KR0151032B1 - 패키지 레벨 직류전압 테스트가 가능한 반도체 메모리장치 - Google Patents

패키지 레벨 직류전압 테스트가 가능한 반도체 메모리장치 Download PDF

Info

Publication number
KR0151032B1
KR0151032B1 KR1019950009642A KR19950009642A KR0151032B1 KR 0151032 B1 KR0151032 B1 KR 0151032B1 KR 1019950009642 A KR1019950009642 A KR 1019950009642A KR 19950009642 A KR19950009642 A KR 19950009642A KR 0151032 B1 KR0151032 B1 KR 0151032B1
Authority
KR
South Korea
Prior art keywords
voltage
test
bonding pads
semiconductor memory
internal
Prior art date
Application number
KR1019950009642A
Other languages
English (en)
Other versions
KR960038412A (ko
Inventor
이승훈
김태진
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950009642A priority Critical patent/KR0151032B1/ko
Priority to JP8082635A priority patent/JPH08304515A/ja
Priority to US08/636,428 priority patent/US6298001B1/en
Publication of KR960038412A publication Critical patent/KR960038412A/ko
Application granted granted Critical
Publication of KR0151032B1 publication Critical patent/KR0151032B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Memories (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Dram (AREA)

Abstract

본 발명은 본 발명의 패키지 레벨 직류 전압 테스트가 가능한 반도체 메모리 장치는, 패키지 상태에서 외부와 전기적인 연결이 가능하고, 정상 모드에서 정상 신호를 입출력하거나, 테스트 모드에서 소정의 내부 직류 전압을 공급받는 복수의 본딩 패드들: 상기 직류 전압을 발생하는 적어도 하나 이상의 내부 직류전압 발생수단: 상기 복수의 본딩 패드들 중 어느 하나와, 상기 내부 직류 전압 발생수단 중 어느 하나 사이에 연결되고, 상기 테스트모드에서 스위칭 온되며 상기 정상 모드에서 스위칭 오프되는 적어도 하나 이상이 스위칭수단: 및 상기 복수의 본딩패드들 중 적어도 다른 두개 이상의 본딩 패드들 사이에 연결되고, 외부에서 공급되는 테스트 구동 신호에 응답하여 상기 스위칭수단 중 적어도 하나를 온/오프하기 위한 스위칭 제어 신호를 생성하는 스위칭 제어수단을 구비하는 것을 특징으로 한다.
따라서, 본 발명에서는 일반 콘트롤 패드를 직류전압 테스트용 패드로 겸용 사용할 수 있어서 칩의 사이즈 증가를 억제할 수 있고 패키지 레벨에서 여러 가지 직류전압을 테스트 할 수 있다.

Description

패키지 레벨 직류 전압 테스트가 가능한 반도체 메모리 장치
제1도는 종래의 웨이퍼 레벨 직류전압 테스트가 가능한 반도체 메모리 장치를 설명하기 위한 도면.
제2도는 본 발명에 의한 패키지 레벨 직류전압 테스트가 가능한 반도체 메모리 장치를 설명하기 위한 도면.
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 패키지상태에서 직류전압 테스트가 가능한 반도체 메모리 장치에 관한 것이다.
최근에 반도체 메모리장치의 고집적화, 다기능화 및 저전원전압화가 급속히 진행되고 있다. 이러한 추세에 의해 반도체 메모리장치에 있어서, 그 집적도 및 입출력 기능이 다양해짐에 따라 반도체 메모리 장치를 외부에서 제어하기 위한 패드 수가 증가하고 있다.
제1도에 종래의 웨이퍼 레벨 직류전압 테스트가 가능한 반도체 메모리 장치를 나타낸다.
제1도에 도시한 반도체 메모리 장치는 , 외부에서 반도체 메모리 장치를 제어하기 위한 일반적인 본딩 패드(20)와, 파워를 제어하기 위해 여러가지 레벨을 가지는 직류전압 발생기(10)와, 직류전압 발생기들(10)에서 발생되는 직류 전압의 레벨을 체크하기 위한 테스트용 패드(22)로 구성된다. 여기에서, 직류전압 발생기(10)는 기판 백바이어스전압(VBB) 발생기, 기준전압(VREF) 발생기, 전원 전압(VP)발생기, 등화 전압(VBL)발생기, 내부 전압 변환기(IVC), 승압 전압(VPP)발생기 등을 나타낸다.
즉, 종래의 반도체 메모리 장치는 일반적인 제어 용도의 본딩 패드(20)의 수가 점차 증가되고, 또한, 직류전압 발생기(10)의 수가 증가됨에 따라서 직류 전압의 레벨을 체크하기 위한 테스트용 패드(22)의 수도 증가하게 된다. 이러한 테스트용 패드(22)의 증가는 결국 칩의 사이즈를 증가시키는 요인이 되고 있다.
또한, 직류전압을 테스트하기 위한 테스트용 패드들(22)은 웨이퍼 테스트시에는 패드상에 테스트용 프로브가 직접 접촉하게 되어 테스트장비와 전기적인 접촉이 되므로 웨이퍼레벨에서는 사용할 수 있으나, 패키지 조립 과정에서 테스트용 패드들(22)은 외부의 리드와 본딩되지 않고, 본딩 패드들(20)만 본딩이 이루어지므로 패키지 상태에서는 외부에서 어떠한 전기적인 접촉이나 연결을 할 수 없게 된다. 즉, 패키지 상태에서는 각각의 직류전압 레벨을 측정할 수 없고, 따라서 웨이퍼레벨에서 테스트된 직류전압레벨이 패키지 조립공정을 거치면서 어떠한 영향을 받게 되는지를 체크할 수 없으므로 정확한 직류 전압 레벨의 테스트가 곤란하였다.
그러나, 패키지 상태에서 이러한 직류전압을 체크하기 위해 외부 단자수를 증가시키게 되면 칩사이즈 및 테스트가 증가되는 문제점이 있다.
본 발명의 목적은 이와같은 종래 기술의 문제를 해결하기 위하여 패키지 상태에서도 직류전압의 테스트가 가능한 반도체 메모리 장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 패키지 레벨 직류 전압 테스트가 가능한 반도체 메모리 장치는, 패키지 상태에서 외부와 전기적인 연결이 가능하고, 정상 모드에서 정상 신호를 입출력하거나, 테스트 모드에서 소정의 내부 직류 전압을 공급받는 복수의 본딩 패드들: 상기 직류 전압을 발생하는 적어도 하나 이상의 내부 직류전압 발생수단: 상기 복수의 본딩 패드들 중 어느 하나와, 상기 내부 직류전압 발생수단 중 어느 하나 사이에 연결되고, 상기 테스트모드에서 스위칭 온되며 상기 정상 모드에서 스위칭오프되는 적어도 하나 이상의 스위칭수단: 및 상기 복수의 본딩패드들 중 적어도 다른 두개 이상의 본딩패드들 사이에 연결되고, 외부에서 공급되는 테스트 구동 신호에 응답하여 상기 스위칭수단 중 적어도 하나를 온/오프하기 위한 스위칭 제어 신호를 생성하는 스위칭 제어수단을 구비하는 것을 특징으로 한다.
따라서, 본 발명에서는 일반 콘트롤용 본딩 패드를 직류전압 테스트용 패드로 겸용하여 사용할 수 있어서 칩의 사이즈 증가를 억제할 수 있고 패키지 레벨에서 여러가지 직류전압을 테스트 할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제2도는 본 발명에 의한 패키지 레벨 직류전압 테스트가 가능한 반도체 메모리 장치를 나타낸다. 제2도에 도시된 본 발명의 반도체 메모리 장치는 패키지 상태에서 외부와 전기적인 연결이 가능하고, 정상 모드에서 정상 신호를 입출력하거나, 테스트 모드서 소정의 내부 직류전압을 입력하는 복수의 본딩 패드들(40, 42, 44, 46)과, 내부 직류전압을 발생하는 적어도 하나 이상의 직류 전압 발생 수단(50)과, 복수의 본딩 패드들(40, 42, 44, 46)중 어느 하나의 본딩 패드(42)와, 내부 직류전압 발생수단(50) 중 어느 하나 사이에 연결되고, 테스트모드에서 스위칭 온되며 정상 모드에서 스위칭오프되는 적어도 하나 이상의 스위칭수단(60) 과, 복수의 본딩패드들(40, 42, 44, 46) 중 적어도 다른 두개의 컨트롤 패드들(44,46) 사이에 연결되고, 외부에서 공급되는 테스트 구동 신호에 응답하여 스위칭수단(50) 중 적어도 하나를 온/오프하기 위한 스위칭 제어 신호를 생성하는 스위칭 제어수단(70)을 포함한다.
이와 같이 구성된 본 발명의 동작 및 효과는 다음과 같다.
우선, 패키지 레벨 직류 전압 테스트시에는 패키지상태에서 본딩 패드(44와 46)를 통하여 외부에서 테스트용 구동신호를 공급받으면, 스위칭 제어수단(70)이 인에이블되어 스위칭 제어신호를 발생하게 된다. 이에 발생된 스위칭 제어신호에 응답하여 스위칭수단(60)이 턴온되므로 내부 직류전압 발생 수단(50)의 출력이 스위칭수단(60)을 통해서 본딩 패드(42)에 연결되게 되므로 외부에서 직류전압 발생수단(50)의 레벨을 측정할 수 있게 된다. 즉, 제2도에 도시된 본 발명의 반도체 메모리장치에서는 직류 레벨을 테스트하기 위한 테스트용 패드를 따로 구비하지 않고, 스위칭 제어 수단(70)에서 생성되는 스위칭 제어 신호에 응답하여 일반적인 본딩 패드들(40, 42, 44, 46)을 내부 직류전압 발생 수단(50)과 연결함으로써 내부 직류전압 발생수단(50)에서 생성되는 직류 전압 레벨을 외부에서 측정할 수 있다.
또한, 정상동작시에는 스위칭 제어수단(70)이 디스에이블상태로 유지되므로 스위칭 제어신호가 발생되지 않고 이에 스위칭수단(60)은 턴오프상태로 있게 된다. 따라서, 본딩 패드(42)는 직류전압 발생수단(50)과는 전기적으로 차단된 상태로 유지되고 내부회로에서 발생되는 신호 즉, 정상 모드시의 정상 신호들을 입출력하는 일반 콘트롤 패드로 사용되게 된다.
이상과 같이 본 발명에서는 하나의 본딩 패드를 신호 입출력용과 직류전압 테스트용으로 겸용하여 사용할 수 있도록 구성함으로써 본딩패드의 수적 증가없이 패키지 상태에서도 직류전압레벨을 측정할 수 있다. 즉, 본 발명에서는 일반 콘트롤용 본딩 패드를 테스트용 패드로 겸용 사용할 수 있어서 테스트용 인한 칩의 사이즈 증가를 억제할 수 있고 패키지 레벨에서 여러가지 직류전압을 테스트 할 수 있다.

Claims (1)

  1. 패키지 상태에서 외부와 전기적인 연결이 가능하고, 정상 모드에서 정상 신호를 입출력하거나, 테스트 모드에서 소정의 내부 직류 전압을 공급받는 복수의 본딩 패드들; 상기 직류 전압을 발생하는 적어도 하나 이상의 내부 직류전압 발생수단; 상기 복수의 본딩 패드들 중 어느 하나와, 상기 내부 직류전압 발생수단 중 어느 하나 사이에 연결되고, 상기 테스트모드에서 스위칭 온되며 상기 정상 모드에서 스위칭오프되는 적어도 하나 이상의 스위칭수단; 및 상기 복수의 본딩패드들 중 적어도 다른 두개 이상의 본딩 패드들 사이에 연결되고, 외부에서 공급되는 테스트 구동 신호에 응답하여 상기 스위칭수단 중 적어도 하나를 온/오프하기 위한 스위칭 제어 신호를 생성하는 스위칭 제어수단을 구비하는 것을 특징으로 하는 패키지 레벨 직류 전압 테스트가 가능한 반도체 메모리 장치.
KR1019950009642A 1995-04-24 1995-04-24 패키지 레벨 직류전압 테스트가 가능한 반도체 메모리장치 KR0151032B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950009642A KR0151032B1 (ko) 1995-04-24 1995-04-24 패키지 레벨 직류전압 테스트가 가능한 반도체 메모리장치
JP8082635A JPH08304515A (ja) 1995-04-24 1996-04-04 パッケージ状態で直流電圧テスト可能な半導体メモリ装置
US08/636,428 US6298001B1 (en) 1995-04-24 1996-04-23 Semiconductor memory device enabling direct current voltage test in package status

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950009642A KR0151032B1 (ko) 1995-04-24 1995-04-24 패키지 레벨 직류전압 테스트가 가능한 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR960038412A KR960038412A (ko) 1996-11-21
KR0151032B1 true KR0151032B1 (ko) 1999-01-15

Family

ID=19412804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009642A KR0151032B1 (ko) 1995-04-24 1995-04-24 패키지 레벨 직류전압 테스트가 가능한 반도체 메모리장치

Country Status (3)

Country Link
US (1) US6298001B1 (ko)
JP (1) JPH08304515A (ko)
KR (1) KR0151032B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897695B1 (ko) * 2006-05-18 2009-05-15 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19852071C2 (de) * 1998-11-11 2000-08-24 Siemens Ag Integrierter Halbleiterchip mit über Bondpads voreingestellter Dateneingabe-/Datenausgabe-Organisationsform
KR20010003089A (ko) * 1999-06-21 2001-01-15 김영환 노말 패키지 실험 겸용 로드박스용 패키지 실험방법
US6754866B1 (en) * 2001-09-28 2004-06-22 Inapac Technology, Inc. Testing of integrated circuit devices
US7444575B2 (en) * 2000-09-21 2008-10-28 Inapac Technology, Inc. Architecture and method for testing of an integrated circuit device
US7240254B2 (en) * 2000-09-21 2007-07-03 Inapac Technology, Inc Multiple power levels for a chip within a multi-chip semiconductor package
US6812726B1 (en) 2002-11-27 2004-11-02 Inapac Technology, Inc. Entering test mode and accessing of a packaged semiconductor device
US6732304B1 (en) 2000-09-21 2004-05-04 Inapac Technology, Inc. Chip testing within a multi-chip semiconductor package
US7313740B2 (en) * 2002-07-25 2007-12-25 Inapac Technology, Inc. Internally generating patterns for testing in an integrated circuit device
US20040019841A1 (en) * 2002-07-25 2004-01-29 Ong Adrian E. Internally generating patterns for testing in an integrated circuit device
US8001439B2 (en) 2001-09-28 2011-08-16 Rambus Inc. Integrated circuit testing module including signal shaping interface
US8166361B2 (en) 2001-09-28 2012-04-24 Rambus Inc. Integrated circuit testing module configured for set-up and hold time testing
US8286046B2 (en) 2001-09-28 2012-10-09 Rambus Inc. Integrated circuit testing module including signal shaping interface
US7061263B1 (en) 2001-11-15 2006-06-13 Inapac Technology, Inc. Layout and use of bond pads and probe pads for testing of integrated circuits devices
KR100452326B1 (ko) * 2002-07-04 2004-10-12 삼성전자주식회사 반도체 메모리장치의 동작전압 모드 선택 방법
US8063650B2 (en) 2002-11-27 2011-11-22 Rambus Inc. Testing fuse configurations in semiconductor devices
JP3738001B2 (ja) * 2002-12-03 2006-01-25 松下電器産業株式会社 半導体集積回路装置
US20050223289A1 (en) * 2004-03-24 2005-10-06 Ming-Jing Ho Semiconductor embedded memory devices having bist circuit situated under the bonding pads
KR101019983B1 (ko) * 2004-04-16 2011-03-09 주식회사 하이닉스반도체 패키징 상태에서 내부전압을 측정할 수 있는 패드 구조를갖는 메모리 장치
JP4299760B2 (ja) * 2004-10-21 2009-07-22 エルピーダメモリ株式会社 半導体装置のテスト方法
KR100753050B1 (ko) * 2005-09-29 2007-08-30 주식회사 하이닉스반도체 테스트장치
CA2541046A1 (en) * 2006-03-27 2007-09-27 Mosaid Technologies Incorporated Power supply testing architecture
WO2008042403A2 (en) 2006-10-03 2008-04-10 Inapac Technologies, Inc. Memory accessing circuit system
KR20090036395A (ko) * 2007-10-09 2009-04-14 주식회사 하이닉스반도체 반도체 메모리 장치의 기준 전압 인식회로
TWI498574B (zh) 2011-05-05 2015-09-01 Mstar Semiconductor Inc 積體電路晶片及其測試方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5297097A (en) * 1988-06-17 1994-03-22 Hitachi Ltd. Large scale integrated circuit for low voltage operation
JPH03290895A (ja) * 1990-04-06 1991-12-20 Sony Corp 半導体集積回路装置
JPH04258893A (ja) * 1991-02-14 1992-09-14 Toshiba Corp メモリカード
US5251179A (en) * 1991-03-29 1993-10-05 At&T Bell Laboratories Apparatus and method for extending battery life
US5430402A (en) * 1993-09-10 1995-07-04 Intel Corporation Method and apparatus for providing selectable sources of voltage
US5594360A (en) * 1994-10-19 1997-01-14 Intel Corporation Low current reduced area programming voltage detector for flash memory
US5602794A (en) * 1995-09-29 1997-02-11 Intel Corporation Variable stage charge pump

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897695B1 (ko) * 2006-05-18 2009-05-15 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치

Also Published As

Publication number Publication date
KR960038412A (ko) 1996-11-21
JPH08304515A (ja) 1996-11-22
US6298001B1 (en) 2001-10-02

Similar Documents

Publication Publication Date Title
KR0151032B1 (ko) 패키지 레벨 직류전압 테스트가 가능한 반도체 메모리장치
KR100238744B1 (ko) 기판상에 집적된 테스트 시스템,동 테스트 시스템이 제공된 기판 및 동 테스트 시스템의 사용 방법
US5355081A (en) Method for testing a semiconductor integrated circuit having self testing circuit
US5796266A (en) Circuit and a method for configuring pad connections in an integrated device
KR0172346B1 (ko) 반도체 장치의 전압클램프회로
KR100414739B1 (ko) 반도체 메모리 소자의 내부전압 발생 장치
US5821529A (en) Measuring board having an optically driven switch and I/O terminal testing system using the same
US5942808A (en) Semiconductor device with plural power supply circuits, plural internal circuits, and single external terminal
US6693447B1 (en) Configuration for identifying contact faults during the testing of integrated circuits
KR100452326B1 (ko) 반도체 메모리장치의 동작전압 모드 선택 방법
KR20000011768A (ko) 자기테스트장치를갖춘집적회로
KR100267088B1 (ko) 반도체메모리장치의기준전압발생회로
KR101297657B1 (ko) 반도체 테스트 스위치 회로
KR100212148B1 (ko) 테스트 모드시 내부 전원전압 클램프 회로
US6194953B1 (en) Circuit configuration for generating an internal supply voltage
US8030958B2 (en) System for providing a reference voltage to a semiconductor integrated circuit
KR19990039586A (ko) 테스트 패드 수가 감소된 메모리 장치 테스트 방법
JPH05341014A (ja) 半導体モジュール装置、半導体モジュール単体及び試験方法
KR20020022922A (ko) 모듈 장착시 가지는 부하를 고려하여 테스트 가능한반도체 메모리 장치 및 테스트 시스템
KR100194203B1 (ko) 반도체 로직 ic의 출력단 패드 제어회로
TW202244511A (zh) 積體電路測試設備
KR0146524B1 (ko) 반도체 메모리 장치
JP3132635B2 (ja) 半導体集積回路の試験方法
JPH0323599A (ja) 半導体記憶装置
JPH06265601A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee