JPH04258893A - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JPH04258893A JPH04258893A JP3020658A JP2065891A JPH04258893A JP H04258893 A JPH04258893 A JP H04258893A JP 3020658 A JP3020658 A JP 3020658A JP 2065891 A JP2065891 A JP 2065891A JP H04258893 A JPH04258893 A JP H04258893A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- terminal
- circuit
- memory element
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】本発明は、１回だけ電気的にデー
タ書き込みの可能なメモリ素子が組み込まれたメモリカ
ードに関する。
タ書き込みの可能なメモリ素子が組み込まれたメモリカ
ードに関する。
【０００３】
【従来の技術】近年、情報処理の高能率化と機密保持な
どの観点から、図２に全体的な構成および図３に内部の
回路構成をそれぞれ斜視的に示すように、電気絶縁性の
カード基材１の内部に、情報（データ）の記憶および処
理を行うメモリ素子（ＩＣチップ）２が実装され、かつ
このメモリ素子２および外部接続用コネクタ３の間を回
路パターン４によって接続されたメモリカードが使用さ
れている。
どの観点から、図２に全体的な構成および図３に内部の
回路構成をそれぞれ斜視的に示すように、電気絶縁性の
カード基材１の内部に、情報（データ）の記憶および処
理を行うメモリ素子（ＩＣチップ）２が実装され、かつ
このメモリ素子２および外部接続用コネクタ３の間を回
路パターン４によって接続されたメモリカードが使用さ
れている。
【０００４】そして、このようなメモリカードの中でも
、１回だけ電気的にデータ書き込みの可能なメモリ素子
２を実装して成るワンタイムプログラマブルＲＯＭカー
ド（以下ＯＴＰＲＯＭカードという）においては、デー
タ書き込みに際してプログラム電源を必要とするため、
図４にその回路構成を平面的に示すごとく、プログラム
電源用端子５が、電源電圧用端子６やデータ信号用端子
７などとともに、外部接続用コネクタ３に設けられてい
る。
、１回だけ電気的にデータ書き込みの可能なメモリ素子
２を実装して成るワンタイムプログラマブルＲＯＭカー
ド（以下ＯＴＰＲＯＭカードという）においては、デー
タ書き込みに際してプログラム電源を必要とするため、
図４にその回路構成を平面的に示すごとく、プログラム
電源用端子５が、電源電圧用端子６やデータ信号用端子
７などとともに、外部接続用コネクタ３に設けられてい
る。
【０００５】また書き込み終了後は、書き込みデータ保
護のため、電源電圧（Ｖｃｃ電圧）を越えた電圧がメモ
リ素子２のＶｐｐ端子に印加されないように、外部接続
用コネクタ３のプログラム電源用端子５がメモリ素子２
と切り離され、かつ電源電圧回路４ａがメモリ素子２の
プログラム電源用端子（Ｖｐｐ端子）に接続されるよう
に構成されている。 すなわち従来のメモリカードに
おいては、外部接続用コネクタ３のプログラム電源用端
子５とメモリ素子２とを接続するプログラム電源回路４
ｂに、切断が容易な箇所８が設けられるとともに、これ
より下流のプログラム電源回路４ｂと電源電圧回路４ａ
との間に接続用パターン９が形成されている。しかして
、切断箇所８が切断された後、接続用パターン９がジャ
ンパー線の半田付けなどにより接続されるように構成さ
れている。また、図５に回路構成を平面的に示すように
、スイッチ１０の切り換え操作により、プログラム電源
回路４ｂの切断と電源電圧回路４ａとの接続を同時に行
い得るように構成されたメモリカードも知られている。
護のため、電源電圧（Ｖｃｃ電圧）を越えた電圧がメモ
リ素子２のＶｐｐ端子に印加されないように、外部接続
用コネクタ３のプログラム電源用端子５がメモリ素子２
と切り離され、かつ電源電圧回路４ａがメモリ素子２の
プログラム電源用端子（Ｖｐｐ端子）に接続されるよう
に構成されている。 すなわち従来のメモリカードに
おいては、外部接続用コネクタ３のプログラム電源用端
子５とメモリ素子２とを接続するプログラム電源回路４
ｂに、切断が容易な箇所８が設けられるとともに、これ
より下流のプログラム電源回路４ｂと電源電圧回路４ａ
との間に接続用パターン９が形成されている。しかして
、切断箇所８が切断された後、接続用パターン９がジャ
ンパー線の半田付けなどにより接続されるように構成さ
れている。また、図５に回路構成を平面的に示すように
、スイッチ１０の切り換え操作により、プログラム電源
回路４ｂの切断と電源電圧回路４ａとの接続を同時に行
い得るように構成されたメモリカードも知られている。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
メモリカードにおいては、データの書き込み後、プログ
ラム電源回路４ｂの切断とプログラム電源回路４ｂ−電
源電圧回路４ａ間の接続という、２つの作業を行わなけ
ればならないため工程が複雑で、それぞれの作業が不確
実になる恐れが多分にあった。また、スイッチ１０で切
り換えるように構成されたメモリカードでは、カード用
として特に超小形の価格が高いスイッチ１０を使用しな
ければならないため、製品価格が上昇する。しかも、ス
イッチ１０の切り換えが確実に行われたかどうかを見逃
す恐れがあった。
メモリカードにおいては、データの書き込み後、プログ
ラム電源回路４ｂの切断とプログラム電源回路４ｂ−電
源電圧回路４ａ間の接続という、２つの作業を行わなけ
ればならないため工程が複雑で、それぞれの作業が不確
実になる恐れが多分にあった。また、スイッチ１０で切
り換えるように構成されたメモリカードでは、カード用
として特に超小形の価格が高いスイッチ１０を使用しな
ければならないため、製品価格が上昇する。しかも、ス
イッチ１０の切り換えが確実に行われたかどうかを見逃
す恐れがあった。
【０００７】本発明はこれらの問題を解決するためにな
されたもので、書き込み終了後のデータ保護のための操
作である、回路パターンの切断および回路間の接続操作
を、１つの作業で簡単かつ確実に行うことができるばか
りでなく、安価なメモリカードの提供を目的とする。
されたもので、書き込み終了後のデータ保護のための操
作である、回路パターンの切断および回路間の接続操作
を、１つの作業で簡単かつ確実に行うことができるばか
りでなく、安価なメモリカードの提供を目的とする。
【０００８】［発明の構成］
【０００９】
【課題を解決するための手段】本発明のメモリカードは
、電源電圧用端子およびプログラム電源用端子を有する
外部接続用コネクタと、１回だけ電気的にデータ書き込
みの可能なメモリ素子と、前記電源電圧用端子およびメ
モリ素子の間を接続する電源電圧回路と、前記プログラ
ム電源用端子およびメモリ素子の間を接続しデータ書き
込み後切断されるプログラム電源回路と、前記プログラ
ム電源回路の切断後電源電圧がプログラム電源回路に印
加されるように電源電圧回路およびプログラム電源回路
の間に介挿されたダイオードとを具備して成ることを特
徴とする。
、電源電圧用端子およびプログラム電源用端子を有する
外部接続用コネクタと、１回だけ電気的にデータ書き込
みの可能なメモリ素子と、前記電源電圧用端子およびメ
モリ素子の間を接続する電源電圧回路と、前記プログラ
ム電源用端子およびメモリ素子の間を接続しデータ書き
込み後切断されるプログラム電源回路と、前記プログラ
ム電源回路の切断後電源電圧がプログラム電源回路に印
加されるように電源電圧回路およびプログラム電源回路
の間に介挿されたダイオードとを具備して成ることを特
徴とする。
【００１０】
【作用】本発明のメモリカードにおいては、外部接続用
コネクタの電源電圧用端子およびメモリ素子を接続する
電源電圧回路と、同じくプログラム電源用端子およびメ
モリ素子を接続するプログラム電源回路との間に、ダイ
オードが介挿されているので、データ書き込み終了後プ
ログラム電源回路を切断した場合、このダイオードを介
して電源電圧用端子電圧がメモリ素子のプログラム電源
用端子に印加される。
コネクタの電源電圧用端子およびメモリ素子を接続する
電源電圧回路と、同じくプログラム電源用端子およびメ
モリ素子を接続するプログラム電源回路との間に、ダイ
オードが介挿されているので、データ書き込み終了後プ
ログラム電源回路を切断した場合、このダイオードを介
して電源電圧用端子電圧がメモリ素子のプログラム電源
用端子に印加される。
【００１１】つまり、ＯＴＰＲＯＭカードにおいては、
メモリ素子のプログラム電源用端子（Ｖｐｐ端子）に電
源電圧用端子（Ｖｃｃ端子）の電圧より高いプログラム
電源電圧が加えられ、データ書き込み作業が行われる。 しかして、書き込み終了後は読み出し専用とし、データ
保護のためにメモリ素子のプログラム電源用端子に印加
される電圧は読み出し時の条件に併せて設定されなけれ
ばならない。こうした機能を本発明に係るメモリカード
の場合は、プログラム電源回路を切断に対応してワンタ
ッチ的にこうした機能を呈することになる。
メモリ素子のプログラム電源用端子（Ｖｐｐ端子）に電
源電圧用端子（Ｖｃｃ端子）の電圧より高いプログラム
電源電圧が加えられ、データ書き込み作業が行われる。 しかして、書き込み終了後は読み出し専用とし、データ
保護のためにメモリ素子のプログラム電源用端子に印加
される電圧は読み出し時の条件に併せて設定されなけれ
ばならない。こうした機能を本発明に係るメモリカード
の場合は、プログラム電源回路を切断に対応してワンタ
ッチ的にこうした機能を呈することになる。
【００１２】
【実施例】以下、本発明の実施例を図面に基いて説明す
る。
る。
【００１３】図１は本発明に係るメモリカードの回路構
成例を平面的に示したもので、図４の場合と同一の構成
部分には同一の符号を付してある。
成例を平面的に示したもので、図４の場合と同一の構成
部分には同一の符号を付してある。
【００１４】この構成例において、カード基材１の内部
に実装され１回だけ電気的にデータ書き込みの可能なメ
モリ素子２は、外部システムとの接続用コネクタ３と回
路パターン４（４ａ，４ｂ） により接続されている。 そして外部接続用コネクタ３は、プログラム電源用端子
５と電源電圧用端子６およびデータ信号用端子７などを
具備している。しかして、メモリ素子２にデータの書き
込みを行うときは、この外部接続用コネクタ３のプログ
ラム電源用端子５からプログラム電源電圧（Ｖｐｐ端子
に） が印加される。また、電源電圧用端子６から電源
電圧（Ｖｃｃ端子に）が印加される。
に実装され１回だけ電気的にデータ書き込みの可能なメ
モリ素子２は、外部システムとの接続用コネクタ３と回
路パターン４（４ａ，４ｂ） により接続されている。 そして外部接続用コネクタ３は、プログラム電源用端子
５と電源電圧用端子６およびデータ信号用端子７などを
具備している。しかして、メモリ素子２にデータの書き
込みを行うときは、この外部接続用コネクタ３のプログ
ラム電源用端子５からプログラム電源電圧（Ｖｐｐ端子
に） が印加される。また、電源電圧用端子６から電源
電圧（Ｖｃｃ端子に）が印加される。
【００１５】さらに、前記外部接続用コネクタ３のプロ
グラム電源用端子５および電源電圧用端子６と、メモリ
素子のＶｃｃ端子およびＶｃｃ端子との間をそれぞれ接
続するプログラム電源回路４ｂと電源電圧回路４ａとの
間には、ダイオード１１がプログラム電源回路４ｂから
電源電圧回路４ａの方向に接続されている。またさらに
、プログラム電源回路４ｂを形成するパターンには、切
断箇所８が設けられており、ナイフによる切断もしくは
接続ジャンパー線の半田付け除去などの手段で、容易に
切断することができるように構成されている。
グラム電源用端子５および電源電圧用端子６と、メモリ
素子のＶｃｃ端子およびＶｃｃ端子との間をそれぞれ接
続するプログラム電源回路４ｂと電源電圧回路４ａとの
間には、ダイオード１１がプログラム電源回路４ｂから
電源電圧回路４ａの方向に接続されている。またさらに
、プログラム電源回路４ｂを形成するパターンには、切
断箇所８が設けられており、ナイフによる切断もしくは
接続ジャンパー線の半田付け除去などの手段で、容易に
切断することができるように構成されている。
【００１６】このように構成された実施例のメモリカー
ドにおいて、メモリ素子２にデータを書き込むときには
、外部接続用コネクタ３に設けられたプログラム電源用
端子５、電源電圧用端子６およびデータ信号用端子７よ
り、メモリ素子に所定のＶｃｃ電圧、Ｖｐｐ電圧および
必要なデータ信号がそれぞれ入力される。このとき、メ
モリ素子２のＶｐｐ電圧としては同じくメモリ素子２の
Ｖｃｃ電圧より高い電圧が印加されるが、ダイオード１
１の作用によりこれが電源電圧回路４ａに影響を与える
ことはない。そして、データの書き込み終了後、プログ
ラム電源回路４ｂの切断箇所８が切断されると、メモリ
素子２のＶｐｐ端子にはダイオード１１を介してＶｃｃ
電圧が印加されるので、書き込まれたデータの保護が確
実になされる。
ドにおいて、メモリ素子２にデータを書き込むときには
、外部接続用コネクタ３に設けられたプログラム電源用
端子５、電源電圧用端子６およびデータ信号用端子７よ
り、メモリ素子に所定のＶｃｃ電圧、Ｖｐｐ電圧および
必要なデータ信号がそれぞれ入力される。このとき、メ
モリ素子２のＶｐｐ電圧としては同じくメモリ素子２の
Ｖｃｃ電圧より高い電圧が印加されるが、ダイオード１
１の作用によりこれが電源電圧回路４ａに影響を与える
ことはない。そして、データの書き込み終了後、プログ
ラム電源回路４ｂの切断箇所８が切断されると、メモリ
素子２のＶｐｐ端子にはダイオード１１を介してＶｃｃ
電圧が印加されるので、書き込まれたデータの保護が確
実になされる。
【００１７】
【発明の効果】以上説明したように本発明のメモリカー
ドにおいては、書き込み後のデータ保護のための操作を
、プログラム電源回路の切断という一つの作業だけで短
時間で効率的に行うことができ、作業ミスの生じるおそ
れがない。しかも、高価なスイッチなどを使用する必要
もないので、製品価格の上昇を招くことがない。
ドにおいては、書き込み後のデータ保護のための操作を
、プログラム電源回路の切断という一つの作業だけで短
時間で効率的に行うことができ、作業ミスの生じるおそ
れがない。しかも、高価なスイッチなどを使用する必要
もないので、製品価格の上昇を招くことがない。
【図１】本発明に係るメモリカードの回路構成例を示す
平面図。
平面図。
【図２】メモリカードの外観を示す斜視図。
【図３】従来のメモリカードの内部構成を示す斜視図。
【図４】従来のメモリカードの回路構成を示す平面図。
【図５】従来のメモリカードの他の回路構成の要部を示
す平面図。
す平面図。
Claims (1)
- 【請求項１】 電源電圧用端子およびプログラム電源
用端子を有する外部接続用コネクタと、１回だけ電気的
にデータ書き込みの可能なメモリ素子と、前記電源電圧
用端子およびメモリ素子の間を接続する電源電圧回路と
、前記プログラム電源用端子およびメモリ素子の間を接
続しデータ書き込み後切断されるプログラム電源回路と
、前記プログラム電源回路の切断後電源電圧がプログラ
ム電源回路に印加されるように電源電圧回路およびプロ
グラム電源回路の間に介挿されたダイオードとを具備し
て成ることを特徴とするメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3020658A JPH04258893A (ja) | 1991-02-14 | 1991-02-14 | メモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3020658A JPH04258893A (ja) | 1991-02-14 | 1991-02-14 | メモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04258893A true JPH04258893A (ja) | 1992-09-14 |
Family
ID=12033315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3020658A Withdrawn JPH04258893A (ja) | 1991-02-14 | 1991-02-14 | メモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04258893A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6298001B1 (en) * | 1995-04-24 | 2001-10-02 | Samsung Electronics Co., Ltd. | Semiconductor memory device enabling direct current voltage test in package status |
| WO2009058177A2 (en) * | 2007-10-30 | 2009-05-07 | Sandisk Corporation | Digital content kiosk and methods for use therewith |
-
1991
- 1991-02-14 JP JP3020658A patent/JPH04258893A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6298001B1 (en) * | 1995-04-24 | 2001-10-02 | Samsung Electronics Co., Ltd. | Semiconductor memory device enabling direct current voltage test in package status |
| WO2009058177A2 (en) * | 2007-10-30 | 2009-05-07 | Sandisk Corporation | Digital content kiosk and methods for use therewith |
| WO2009058177A3 (en) * | 2007-10-30 | 2009-12-23 | Sandisk Corporation | Digital content kiosk and methods for use therewith |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4381410B2 (ja) | 低い高さのｕｓｂインタフェース接続デバイスおよびそのメモリ記憶装置 | |
| US11416691B2 (en) | Electronic device | |
| KR100389710B1 (ko) | 데이터캐리어카드 | |
| JP2000090224A (ja) | 情報処理媒体 | |
| EP1333531B1 (en) | Low height usb interface connecting device and a memory storage apparatus thereof | |
| US5808897A (en) | Integrated circuit device having interchangeable terminal connection | |
| JPH04258893A (ja) | メモリカード | |
| EP0405498B1 (en) | Electronic apparatus having read-only memories | |
| JPH1166246A (ja) | コネクタの不完全装着検出装置 | |
| JP3998518B2 (ja) | 不揮発性メモリ、不揮発性メモリのコネクタおよび不揮発性メモリの制御方法 | |
| KR950001267B1 (ko) | 듀얼 인라인 메모리 모듈 | |
| JPS5842544B2 (ja) | メモリ−カ−ドのブロック選択装置 | |
| JPH0935031A (ja) | 接触ユニット用の接点部 | |
| JPH04256145A (ja) | 集積回路装置 | |
| JPH04335489A (ja) | ｉＣカードリーダライタ | |
| JPH01219918A (ja) | 電子機器 | |
| KR100457788B1 (ko) | 플러그인 형태의 칩 모듈 및 이를 사용하는 단말기 | |
| KR200375509Y1 (ko) | 신호 분리 장치를 구비한 듀얼 인터페이스 메모리 카드 | |
| KR101620955B1 (ko) | 탐침 방지 구조를 구비한 자기띠 리더기 | |
| JP2965183B2 (ja) | Ｉｃカード | |
| JP2000306067A (ja) | Ｉｃカード | |
| JPH04152193A (ja) | Ｉｃカード | |
| JPS6237791A (ja) | Ｉｃカ−ド | |
| KR20070076077A (ko) | 저장매체용 접속 슬롯의 단락 방지장치 | |
| JPH05210769A (ja) | Ｉｃカードリーダライタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |