KR950001267B1 - 듀얼 인라인 메모리 모듈 - Google Patents
듀얼 인라인 메모리 모듈 Download PDFInfo
- Publication number
- KR950001267B1 KR950001267B1 KR1019920014591A KR920014591A KR950001267B1 KR 950001267 B1 KR950001267 B1 KR 950001267B1 KR 1019920014591 A KR1019920014591 A KR 1019920014591A KR 920014591 A KR920014591 A KR 920014591A KR 950001267 B1 KR950001267 B1 KR 950001267B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory module
- memory
- printed circuit
- circuit board
- line memory
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
내용없음.
Description
제1a, b도는 시스템 버스와 메모리 모듈 사이에 인터페이스되는 신호가 정의 되어 있는 버스 구성도.
제2도는 종래의 싱글 인 라인 메모리 모듈의 사시도.
제3도는 이 발명의 실시예의 따른 듀얼 인 라인 메모리 모듈의 측면도이다.
이 발명의 듀얼 인 라인 메모리 모듈(Dual In line Memory Module, DIMM)에 관한 것으로서, 더욱 상세하게 말하자면 표면실장 기법(Surface Mounting Technology, STM)을 이용하여 인쇄회로 기판(Printed Circuit Board, PCB)의 양면에 메모리 칩을 실장함으로써 상위 바이트와 하위 바이트로 되어 있는 두 개의 싱글 인 라인 메모리 모듈(Single In Line Momory Module, SIMM)을 하나의 메모리 모듈로 구성한 듀얼 인 라인 메모리 모듈에 관한 것이다.
IBM(International Business Machine) PC(Personal Comuter)의 호환기종의 설계, 제작, 판매하는 업체에서는 제작공정의 효율화 및 다품종 소량 생산을 위한 FMS(Flexible Manufacturing System)에 대응하기 위해서, PC의 기능을 몇 개의 세부 기능으로 구분한 뒤에 각 기능을 모듈별로 제작하는 모듈 디자인 방식이 하나의 추세로 되어 가고 있다.
이러한 모듈 디자인 방식에 의해 PC의 여러 가지 기능 중에서 시스템 메모리의 기억용량을 확장시키기 위하여 사용되는 확장 메모리 부분을 모듈화 시킨 것이 바로 메모리 모듈이며, 이와 같은 메모리 모듈은 통상적으로 싱글인 라인형으로 제작된다.
상기한 싱글 인 라인형이란, 메인 보드(main board)의 시스템 비스(system bus)와 인터페이스(interface)되는 신호가 정의 되어 있는 메모리 모듈의 커넥터 단자가 물리적으로 일렬로 나열되어 있는 형태를 말한다. 싱글 인 라인 메모리 모듈의 케넥터 단자를 통해 보드의 시스템 버스와 서로 연결되는 신호에 대한 정의가 제1도에 도시되어 있다.
제1a도는 시스템 버스와 메모리의 모듈 사이에 인터페이스되는 상위 바이트의 신호가 정의되어 있는 버스 구성도이고, 제1b도는 시스템 버스와 메모리 모듈 사이에 인터페이스되는 하위 바이트의 신호가 정의되어 있는 버스 구성도이다.
제1a, b도에 도시에 있듯이 시스템 버스와 메모리 모듈 사이에 인터페이스되는 신호의 구성은, 전원 신호(Vcc)와, 접지 신호(GND)와, 어드레스(A0~A10)와 , 데이터 신호(D0~D15)와, 제어 신호(-CASL, -CASH, -WE, PARL, PARH, -RASO)로 정의된다.
종래의 싱글 인 라인 메모리 모듈은, 상기한 바와 같이 신호가 정의되어 있는 커넥터 단자를 통해 메인 보드의 시스템 버스와 연결됨으로써 데이터의 저장 및 독출에 관한 동작을 수행한다.
이하, 첨부된 도면을 참조로 하여 종래의 싱글 인 라인 메모리 모듈에 대하여 상세히 설명하기로 한다.
제2도는 종래의 싱글 인 라인 메모리 모듈의 사시도이다.
제2도에 도시되어 있듯이 종래의 싱글 인 라인 메모리 모듈의 구성은, 인쇄회로 기판(1)과, 상기한 인쇄 회로 기판(1) 위에 장착된 메모리 칩(2)과, 인쇄회로 기판(1)을 통해 각각의 메모리 칩(2)과 전기적으로 연결되어 있는 커넥터 단자(2)로 이루어진다.
상기한 구성에 의한 종래의 싱글 인 라인 메모리 모듈의 동작은 다음과 같다.
사용자가 시스템 메모리의 기억용량을 확장하기 위하여, 싱글 인 라인 메모리 모듈의 커넥터 단자(3)를 메인 보드에서 제공되는 커넥터와 물리적으로 접속시킴으로써 싱글 인 라인 메모리 모듈의 메모리 칩(1)과 메인 보드의 시스템 버스를 전기적으로 연결시키면 싱글 인 라인 메모리 모듈의 기억용량 만큼 시스템 메모리의 기억용량이 증가하게 된다.
상기한 싱글 인 라인 메모리 모듈은, 데이터의 상위 바이트를 위한 싱글 인 라인 메모리 모듈과, 데이터의 하위 바이트를 위한 싱글 인 라인 메모리 모듈의 2개의 메모리 모듈이 한쌍으로 되어 있기 때문에, 위와 같이 시스템 메모리를 확장할 때 마다 2개씩 한쌍으로 된 싱글 인 라인 메모리가 각각 요구되어 진다.
이와 같이 한쌍의 싱글 인 라인 메모리 모듈에 의해 확장된 시스템 메모리는 커넥터 단자(3)를 통해서 제1도에 도시된 신호들을 주고 받음으로써 시스템 버스로부터 입력되는 제어신호에 따라 정보의 저장 및 독출 작업을 수행한다.
그러나 상기한 종래의 싱글 인 라인 메모리 모듈은, 시스템 메모리를 확장할 때마다 데이터의 상위 바이트를 위한 싱글 인 라인 메모리 모듈과 데이터의 하위 바이트를 위한 싱글 인 라인 메모리 모듈의 2개의 메모리 모듈을 장착해야 하는 단점이 있다. 이러한 단점은 확장 메모리를 설치하는데 있어서 상대적으로 넓은 공간을 필요로 하기 때문에 컴퓨터가 경박단소화되는 최근의 추세에 역행하는 결과를 초래한다.
따라서 이 발명의 목적은 상기한 종래의 단점을 해결하기 위한 것으로서, 표면실장 기법을 이용하여 인쇄 회로 기판의 양면에 메모리 칩을 실장함으로써 데이터의 상위 바이트와 하위 바이트를 위한 두 개의 싱글 인 라인 메모리 모듈을 하나의 메모리 모듈로 구성할 수 있는 듀얼 인 라인 메모리 모듈을 제공하는데 있다.
상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 메모리 칩을 양면에 표면시킬 수 있는 인쇄 회로 기판과; 상기한 인쇄회로 기판의 한쪽면 위에 표면실장 기법을 이용하여 장착되어 있는 데이터의 상위 바이트를 위한 메모리 칩과; 인쇄회로 기판의 다른 한쪽면 위에 표면실장 기법을 이용하여 장착되어 있는 데이터의 하위 바이트를 위한 메모리 칩과; 인쇄회로 기판을 통해 각각의 상위 바이트 및 하위 바이트를 위한 메모리 칩과 전기적으로 연결되어 있는 커넥터 단자로 이루어진다.
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하기로 한다.
제3도는 이 발명의 실시예에 따른 듀얼 인 라인 메모리 모듈의 측면도이다.
제3도에 도시되어 있듯이 이 발명의 실시예에 따른 듀얼 인 라인 메모리 모듈의 구성은, 메모리 칩을 양면에 표면실장시킬 수 있는 인쇄회로 기판(4)의 양면 위에 표면실장 기법을 이용하여 물리적으로 장착됨으로써 전기적으로 연결되는 데이터의 상위 바이트 및 바이트를 위한 메모리 칩(5)과, 인쇄회로 기판(4)을 통해 각각의 상위 바이트 및 하위 바이트를 위한 메모리 칩(5)과 전기적으로 연결되어 있는 커넥터 단자(6)로 이루어진다.
상기한 구성에 의한, 이 발명의 실시예에 따른 듀얼 인 라인 메모리 모듈의 작용은 다음과 같다.
사용자가 시스템 메모리의 기억용량을 확장하기 위하여, 듀얼 인 라인 메모리 모듈의 커넥터 단자(6)를 메인 보드에서 제공되는 커넥터(도시되지 않음)와 물리적으로 접속시킴으로써 듀얼 인 라인 메모리 모듈의 메모리 칩(5)과 메인 보드의 시스템 버스를 전기적으로 연결시키면 듀얼 인 라인 메모리 모듈의 기억용량만큼 시스템 메모리의 기억용량이 증가하게 된다.
상기한 듀얼 인 라인 메모리 모듈은 데이터의 상위 바이트를 위한 메모리 모듈과 데이터의 하위 바이트를 위한 메모리 모듈이 하나의 듀얼 인 라인 메모리 모듈에 포함되어 있기 때문에 , 위와 같이 시스템 메모리를 확장할 경우에는 하나의 듀얼 인 라인 메모리만으로써 시스템 메모리의 용량을 확장시킬 수가 있다. 따라서 데이터의 상위 바이트 및 하위 바이트를 위한 두 개의 싱글 인 라인 메모리 모듈을 사용하여 시스템 메모리의 기억용량을 확장하는 경우에 비해서 메모리 모듈의 설치공간을 거의 절반을 줄일 수 있다.
이와 같이 한쌍의 싱글 인 라인 메모리 모듈에 의해 확장된 시스템 메모리는 커넥터 단자(6)를 통해서 제1도에 도시된 신호들을 주고 받음으로써 시스템 버스로부터 입력되는 제어신호에 따라 정보의 저장 및 독출 작업을 수행한다.
이상에서 같이 이 발명의 실시예에서, 표면실장 기법을 이용하여 인쇄회로 기판의 양면에 메모리 칩을 실장함으로써 데이터의 상위 바이트와 하위 바이트를 위한 두 개의 싱글 인 라인 메모리의 모듈을 하나의 메모리 모듈로 구성하여, 시스템 메모리의 기억용량을 확장하는 경우에 메모리 모듈의 설치 공간을 줄일 수 있는 효과를 가진 듀얼 인 라인 메모리 모듈을 제공할 수가 있다. 이 발명의 이러한 효과는 확장 시스템 메모리 모듈 분야에서 이용될 수 있다.
Claims (1)
- 메모리 칩을 양면에 표면실장시킬 수 있는 인쇄회로 기판과; 상기한 인쇄회로 기판의 한쪽면 위에 표면실장 기법을 이용하여 장착되어 있는 데이터의 상위 바이트를 위한 메모리 칩과; 상기한 인쇄회로 기판의 다른 한쪽면 위에 표면실장 기법을 이용하여 장착되어 있는 데이터의 하위 바이트를 위한 메모리 칩과; 인쇄회로 기판을 통해 각각의 상위 바이트 및 하위 바이트를 위한 메모리 칩과 전기적으로 연결되어 있는 커넥터 단자로 이루어지는 것을 특징으로 하는 듀얼 하는 인 라인 메모리 모듈.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920014591A KR950001267B1 (ko) | 1992-08-13 | 1992-08-13 | 듀얼 인라인 메모리 모듈 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920014591A KR950001267B1 (ko) | 1992-08-13 | 1992-08-13 | 듀얼 인라인 메모리 모듈 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940005198A KR940005198A (ko) | 1994-03-16 |
KR950001267B1 true KR950001267B1 (ko) | 1995-02-15 |
Family
ID=19337954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920014591A KR950001267B1 (ko) | 1992-08-13 | 1992-08-13 | 듀얼 인라인 메모리 모듈 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950001267B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100509975B1 (ko) * | 1998-08-28 | 2005-11-11 | 삼성전자주식회사 | 모듈용 인쇄회로기판 |
KR100381892B1 (ko) * | 1999-11-24 | 2003-04-26 | 삼성전자주식회사 | 듀얼-리드 타입 정방형 반도체 패키지 및 그를 사용한양면 실장형 메모리 모듈 |
-
1992
- 1992-08-13 KR KR1019920014591A patent/KR950001267B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940005198A (ko) | 1994-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4146041B2 (ja) | メモリモジュール用のソケット及びそのソケットにメモリモジュールが装着されているメモリモジュール装置 | |
US6004139A (en) | Memory module interface card adapter | |
US5995405A (en) | Memory module with flexible serial presence detect configuration | |
US6061263A (en) | Small outline rambus in-line memory module | |
US7072201B2 (en) | Memory module | |
KR100235222B1 (ko) | 싱글 인라인 메모리 모듈 | |
KR930020653A (ko) | 반도체 기억 장치의 실장 방법 | |
MY116492A (en) | Information storage apparatus and information processing apparatus using the same | |
JP2002117000A (ja) | メモリシステムおよび接続部材 | |
JP2003085122A (ja) | コンピュータシステムおよびスイッチコネクタ | |
US6484290B1 (en) | IC package similar IDE interface solid state disk module and optimized pin design | |
US7200022B2 (en) | Apparatus and method for mounting microelectronic devices on a mirrored board assembly | |
KR950001267B1 (ko) | 듀얼 인라인 메모리 모듈 | |
JP2002026235A (ja) | メモリモジュール及びメモリモジュールソケット並びにこれらを含むシステムボード | |
US6414869B1 (en) | Quad in-line memory module | |
CN100452010C (zh) | 数据传输线的布线方法和使用该方法的印刷线路板组件 | |
US6503091B2 (en) | High speed bus contact system | |
JPH0648077A (ja) | Icメモリカード | |
KR100239686B1 (ko) | Dram의 용량 확장구조 | |
KR940004998Y1 (ko) | 메모리모듈 | |
KR200246958Y1 (ko) | 메모리 테스트용 마더보드의 모듈소켓 결합구조 | |
JPH10116958A (ja) | メモリシステム | |
JP2007109050A (ja) | ディジタル保存装置 | |
JPH07153534A (ja) | 回路基板の接続装置 | |
KR200195300Y1 (ko) | 고체상태의 디스크모듈 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030129 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |