JP3998518B2 - 不揮発性メモリ、不揮発性メモリのコネクタおよび不揮発性メモリの制御方法 - Google Patents
不揮発性メモリ、不揮発性メモリのコネクタおよび不揮発性メモリの制御方法 Download PDFInfo
- Publication number
- JP3998518B2 JP3998518B2 JP2002178134A JP2002178134A JP3998518B2 JP 3998518 B2 JP3998518 B2 JP 3998518B2 JP 2002178134 A JP2002178134 A JP 2002178134A JP 2002178134 A JP2002178134 A JP 2002178134A JP 3998518 B2 JP3998518 B2 JP 3998518B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- connector
- terminal
- memory element
- side connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Storage Device Security (AREA)
Description
【発明の属する技術分野】
本発明は、不揮発性メモリ、不揮発性メモリのコネクタおよび不揮発性メモリの制御方法に関し、特に、コネクタを介してデータの読み出しと書き込みを実行する不揮発性メモリ、不揮発性メモリのコネクタおよび不揮発性メモリの制御方法に関する。
【0002】
【従来の技術】
近年、フラッシュメモリ素子を搭載した各種の不揮発性メモリのモジュールが製品化されている。フラッシュメモリ素子は電気的にデータの書き込みと読み出しが実施可能な素子であるが、マスクROMの代替として使用されるなどその用途は多様化している。すなわち、フラッシュメモリ素子を使用しつつも書き込みを実施できないように構成することがある。
【0003】
また、不揮発性メモリを利用する技術として特開平10−250642号公報に開示された技術が知られている。同公報には、記憶素子に対して通電素子を通してデータの書き込みを実施可能に構成し、車両の加速度を検出するとともに検出加速度に基づいて車両の事故の有無を判定したときに上記通電素子を破壊するように構成した技術が開示されている。すなわち、事故であると判定したときにケーシング内のヒューズを溶断するようなスイッチング回路を複数の素子によって構成している。
【0004】
【発明が解決しようとする課題】
上述した従来の不揮発性メモリにおいては、次のような課題があった。
すなわち、前者の技術においてはフラッシュメモリ素子を搭載した不揮発性メモリのモジュールに対してはコネクタを介してデータの読み出しと書き込みとが実施できるのが通常であり、書き込みを実施不可能にすることは困難であった。ライトプロテクト機能を備えるモジュールも存在するが、この機能は解除することも可能であり、製品出荷後に書き込み禁止状態を維持することが困難であった。
【0005】
また、後者の技術においては書き込み禁止状態を実現するために事故の有無を判定する判定手段と当該判定に基づいて通電素子を破壊するための回路が必要であり、複雑な回路構成が必要であった。また、特殊な事象によって書き込み禁止状態が実現される。従って、かかる構成の不揮発性メモリをマスクROMの代替等種々の用途に使用することができなかった。
本発明は、上記課題にかんがみてなされたもので、汎用製品を利用しつつ簡易に書き込み実施不可能状態を実現可能な不揮発性メモリ、不揮発性メモリのコネクタおよび不揮発性メモリの制御方法の提供を目的とする。
【0006】
【課題を解決するための手段】
上記目的を達成するため、請求項1にかかる発明は、複数の端子を有するメモリ側コネクタを介して読み出し・書き込み機器と接続され、これらの端子からの制御信号によって電気的にデータの読み出しと書き込みとが実行可能なメモリ素子を搭載した不揮発性メモリであって、上記メモリ側コネクタのメモリ素子制御端子から上記メモリ素子に所定の制御信号を供給する接続線上に介装され、当該接続線の導通状態と非導通状態を生成するスイッチ手段と、メモリ側コネクタに接続される読み出し・書き込み機器側コネクタが備える端子への配線状況に応じて上記スイッチ手段を制御して上記接続線の導通状態と非導通状態を切り替えるスイッチ制御手段とを具備する構成としてある。
【0007】
上記のように構成した請求項1にかかる発明においては、不揮発性メモリに備えられたメモリ側コネクタに対して読み出し・書き込み機器側のコネクタを接続し、コネクタの端子を介してメモリ素子に対して制御信号を供給することによってメモリ素子の動作を制御する。ここで、本発明では不揮発性メモリ外の機器である読み出し・書き込み機器からメモリ素子に対して自由にデータを書き込むことを防止するため、スイッチ手段とスイッチ制御手段とを構成している。
【0008】
スイッチ手段は上記メモリ側コネクタのメモリ素子制御端子から上記メモリ素子に所定の制御信号を供給する接続線上に介装され、当該接続線の導通状態と非導通状態を生成する。すなわち、メモリ素子が備えるメモリ素子制御端子に対して外部から所定の制御信号を供給可能な状態と供給不可能な状態を切り替えることができる。スイッチ制御手段はこれらの状態を制御する回路であり、上記メモリ側コネクタに対して接続される読み出し・書き込み機器側コネクタの配線状況によって上記所定の制御信号をメモリ素子に供給可能な状態と供給不可能な状態を切り替える。すなわち、上記メモリ側コネクタに第1の配線態様からなる第1の読み出し・書き込み機器側コネクタが接続されているときに上記接続線を導通状態とする。従って、この場合には読み出し・書き込み機器からメモリ素子に対して所定の制御信号を供給可能であり、上記メモリ素子制御端子をデータ書き込みに関する端子とすることによりデータの書き込みを禁止することができる。
【0009】
また、スイッチ制御手段は、上記メモリ側コネクタに第2の配線態様からなる第2の読み出し・書き込み機器側コネクタが接続されているときに上記接続線を非導通状態とする。従って、この場合には読み出し・書き込み機器からメモリ素子に対して所定の制御信号を供給不可能であり、メモリ素子にデータを書き込むことができない。このように、スイッチ制御手段によって配線状況に応じたスイッチ制御を行うことにより、特定のコネクタによってはメモリ素子に書き込みを行うことができるが、他のコネクタでは書き込み不能にすることができる。以上の構成により、コネクタに対する不揮発性メモリの挿抜のみで非常に容易にメモリ素子に対する制御の可否を規定することができる。
【0010】
ここで、不揮発性メモリに搭載されるメモリ素子においては電気的にデータの読み出しと書き込みとが実行可能であればよく、フラッシュメモリ等種々のEEPROMを採用することができる。また、当該不揮発性メモリに対してはコネクタを介して制御信号を供給することにより読み出し・書き込み等の制御を実施可能であればよく、当該コネクタとしては種々の規格のものを採用可能である。従って、コンパクトフラッシュ(コンパクトフラッシュはサンディスクコーポレイションの登録商標)等種々の規格のモジュールに適用可能である。上記スイッチ手段やスイッチ制御手段を構成する際の容易性に鑑みれば、メモリ素子の端子とメモリ側コネクタの端子との間にコントローラ等種々の回路が介在されたモジュールに対して本発明を適用する構成が好ましい。また、以上のように種々の汎用メモリに対して本発明を適用可能である。
【0011】
スイッチ手段では、メモリ素子に対する書き込みを禁止することができるように導通状態と非導通状態とを生成することができればよく、メモリ側コネクタのメモリ素子制御端子とメモリ素子のメモリ素子制御端子とを結ぶ接続線のいずれかの位置に介在していれば良い。また、メモリ素子制御端子を適宜選択することによって所望の制御を禁止する構成にすることができる。
【0012】
スイッチ手段の好適な構成例として請求項2にかかる発明では、上記メモリ素子制御端子は、メモリ素子に対する書き込み許可の制御端子である構成としてある。すなわち、メモリ素子の書き込み許可信号をメモリ素子に供給する接続線はスイッチ手段によって導通され、あるいは非導通にされる。従って、コネクタの配線状況によってはメモリ素子に書き込み許可信号を供給することができなくなり、メモリ素子に対する書き込みは禁止される。
【0013】
むろん、このように書き込み許可の制御端子での導通・非導通を制御する構成に限定されることはなく他の制御端子を利用しても良い。例えば、上記メモリ素子制御端子としてチップイネーブル信号を供給するためのチップイネーブル端子を採用しても良い。また、本発明においてはコネクタの配線状況に応じて接続線の導通状態と非導通状態とを制御することができるので、例えば、各規格の不揮発性メモリにおいて、その規格での通常の配線となっているコネクタによって上記接続線が非導通状態となり、工場等に備えた特殊なコネクタによって上記接続線が導通状態となるように構成すれば、一般ユーザが当該不揮発性メモリを制御する行為を禁止することができる。また、データの改変を防止することができる。
【0014】
さらに、上記スイッチ制御手段はコネクタの端子への配線状況に応じてスイッチ手段を制御することができればよく、種々の構成が採用可能である。その構成例として請求項3にかかる発明では、上記読み出し・書き込み機器側コネクタには所定の端子が非導通状態あるいはプルアップとなるように配線された第1のコネクタと当該所定の端子が接地配線された第2のコネクタとが存在するとともに上記スイッチ手段は上記接続線上に配設されたヒューズであり、上記スイッチ制御手段は当該ヒューズ両端のいずれか一方をプルアップするとともに他方を上記所定の端子に対応する上記メモリ側コネクタの端子に接続する回路である構成としてある。
【0015】
すなわち、接続線の非導通状態はヒューズによって当該接続線の導通を遮断することによって実現する。このために、第2のコネクタが接続されたときにプルアップ点と第2のコネクタの接地点とが導通するとともにこれらの間にヒューズが介在されるように回路を構成する。かかる構成によれば第2のコネクタを接続したときに遮断電流が流れてヒューズが回路を切断する。また、接続線の導通状態は、未遮断のヒューズによって実現する。このために、第1のコネクタが接続されたときに上記ヒューズが導通を維持するように回路を構成している。すなわち、上記所定の端子は非接地状態であり、ヒューズに溶断電流は流れず、上記メモリ側コネクタのメモリ素子制御端子と上記メモリ素子のメモリ素子制御端子を接続する接続線上で両端子の間にヒューズが介在される状態が維持される。
【0016】
コネクタの配線状況によって導通状態と非導通状態とを制御するためには、上記スイッチ制御手段の回路を適切に駆動するように配線された第1および第2のコネクタが必要であるが、コネクタのいずれか一方の配線状況としては汎用的なもので良い。例えば、一般的なユーザによるメモリ素子の制御を禁止するためには、特定の規格通りの配線状況となっているコネクタを上記第2のコネクタとすればよい。すなわち、規格通りの配線状況となっているコネクタにおいて、接地配線とされた端子を上述の所定の端子と考えれば、このコネクタは上記第2のコネクタとなる。このとき、第1のコネクタにおいて当該所定の端子に対する配線を上記非導通状態あるいはプルアップとすればよい。
【0017】
尚、メモリ素子等において端子の電圧レベルを安定させるためにプルアップが為される場合が多く、本発明において上記メモリ素子制御端子にプルアップ配線が施されているときには当該プルアップ配線を上記ヒューズ両端のプルアップに流用すると好適である。さらに、本発明のようにヒューズによって非導通状態を実現する構成によれば、メモリ素子に対する制御を確実に禁止し、データの書き込みを確実に防止することができる。特に、溶断によって回路を遮断するタイプのヒューズによれば、回路遮断後に再び導通状態にすることは事実上不可能であり、溶断後のメモリ素子制御を確実に防止することができる。さらに、ヒューズは非常に安価であるとともに特定の接続線上に介装させるのみでスイッチ制御手段を構成することができ、低コストかつ容易に書き込み禁止状態や読み出し禁止状態を実現することができる。また、コネクタの接続という非常に簡単な操作のみで書き込み禁止状態にすることができる。
【0018】
また、以上の構成を実現するために適したヒューズとしては、請求項4に記載の発明のように、ヒューズ両端の一方がプルアップされ他方が接地されているときに当該ヒューズに流れる電流によって切断され、上記メモリ素子制御端子間に介在されているときに当該ヒューズに流れる電流によって切断されない容量であればよい。ヒューズの種類としても種々のものを採用可能である。
【0019】
ヒューズの具体例としては、上述の溶断タイプの他、自己復帰型を採用することも可能である。すなわち、自己復帰型のヒューズを利用すると、上記第2のコネクタをメモリ側コネクタに接続し、回路を切断することによってメモリ素子の制御が禁止された後であっても、復帰後に第1のコネクタをメモリ側コネクタに接続することによって再びメモリ素子を制御することができる。従って、第2のコネクタを不揮発性メモリに接続する利用者がメモリ素子を制御することを確実に防止しつつも、第1のコネクタを不揮発性メモリに接続する利用者はメモリ素子に対する書き込みや読み出し等の機能を最大限に利用することができる。
【0020】
さらに、上述のように構成された不揮発性メモリに対して当該不揮発性メモリの規格通りに配線されたコネクタを接続したときに上記メモリ素子に対する制御が禁止される場合であっても、初期状態のデータを書き込む等の必要性からコネクタの接続のみではメモリ素子の制御が禁止されないようなコネクタが必要になる。そこで、請求項5にかかる発明では、電気的にデータの読み出しと書き込みとが実行可能なメモリ素子を搭載した不揮発性メモリのメモリ側コネクタに対して接続され、複数の端子を介してメモリ素子に制御信号を供給する不揮発性メモリのコネクタであって、上記不揮発性メモリは、メモリ側コネクタのメモリ素子制御端子とから上記メモリ素子に所定の制御信号を供給する接続線上に介装され当該接続線の導通状態と非導通状態を生成するスイッチ手段と、メモリ側コネクタの所定の端子が非接地レベルであるときに上記接続線を導通状態とし、当該所定の端子が接地レベルであるときに上記接続線を非導通状態とするスイッチ制御手段とを具備しており、上記メモリ側コネクタの所定の端子に対応する端子が非導通状態あるいはプルアップとなるように配線されている構成としてある。
【0021】
すなわち、メモリ素子制御端子間に介在するスイッチ手段をスイッチ制御手段で制御し、コネクタの端子への配線状況に応じてメモリ素子制御端子の接続線の導通状態と非導通状態とを切り替える不揮発性メモリにおいて、上記接続線の導通状態を維持する配線状況を採用したコネクタを構成する。かかるコネクタによれば、上記メモリ素子のメモリ素子制御端子に制御信号を供給することができ、メモリ素子の制御が可能になる。
【0022】
この配線状況を採用したコネクタのみでメモリ素子の制御が実施できるように構成するためには、不揮発性メモリの規格通りの配線状況を採用したコネクタではメモリ素子の制御が実施できないように構成すると良い。かかる構成にするためには、不揮発性メモリの規格通りに配線されたコネクタで接地配線されている端子に上記所定の端子が対応するようにメモリ側コネクタの端子においてスイッチ手段およびスイッチ制御手段を構成する。この場合、規格通りに配線されたコネクタをメモリ側コネクタに接続したときに上記所定の端子が接地レベルになり、上記接続線はスイッチ制御手段の制御によって上記非導通状態となる。
【0023】
さらに、本請求項にかかる配線状況を採用したコネクタをメモリ側コネクタに接続したときには、上記所定の端子がプルアップレベルあるいは非導通となって非接地レベルになるので、上記接続線はスイッチ制御手段の制御によって上記非導通状態となる。むろん、スイッチ手段として非復帰型のスイッチ、例えば上述のように溶断するヒューズを採用しているときには、一旦回路が遮断された後に再び導通することがないので本請求項にかかる配線状況を採用したコネクタをメモリ側コネクタに接続してもメモリ素子を制御可能な状況にはならない。この例は、出荷前の不揮発性メモリに対して工場で自由に読み出し・書き込みを実施しつつも、工場出荷後には書き込みを禁止したい場合等に好適である。
【0024】
このように、コネクタの配線状況によって導通状態と非導通状態とを切り替えてメモリ素子に対する書き込みの禁止状態を実現する手法は必ずしも実体のある装置に限られる必要はなく、その方法としても機能する。このため、請求項6にかかる発明は、上記不揮発性メモリを制御する制御方法に対応した構成としてある。すなわち、必ずしも実体のある装置に限らず、その方法としても有効であることに相違はない。また、当該方法の発明において上記請求項2〜請求項4に対応した構成を採用することもできる。さらに、このような不揮発性メモリは単独で存在する場合もあるし、ある機器に組み込まれた状態で利用されることもあるなど、発明の思想としてはこれに限らず、各種の態様を含むものである。
【0025】
【発明の効果】
以上説明したように請求項1,請求項6にかかる発明によれば、汎用製品を利用しつつ簡易に書き込み実施不可能状態を実現可能な不揮発性メモリおよび不揮発性メモリの制御方法を提供することができる。
また、請求項2にかかる発明によれば、コネクタの配線状況に応じてメモリ素子に対する書き込みを禁止することができる。
さらに、請求項3にかかる発明によれば、第1のコネクタが接続されたときに導通状態とし、第2のコネクタが接続されたときに非導通状態にすることができる。
さらに、請求項4にかかる発明によれば、メモリ素子制御を確実に防止可能であるとともに、低コストかつ容易に書き込み禁止状態を実現することができる。
さらに、請求項5にかかる発明によれば、メモリ素子に対する制御を禁止可能な不揮発性メモリにおいて、当該制御の禁止による影響を受けずにメモリ素子の制御を実施可能な、不揮発性メモリのコネクタを提供することができる。
【0026】
【発明の実施の形態】
ここでは、下記の順序に従って本発明の実施の形態について説明する。
(1)本発明の概略:
(2)第2のコネクタの構成:
(3)第1のコネクタの構成:
(4)メモリモジュールの構成:
(5)本発明の動作:
(6)他の実施形態:
【0027】
(1)本発明の概略:
図1は本発明にかかる不揮発性メモリにおける書き込みの禁止状態と書き込みの許可状態とが実現される様子を説明する概略図である。本実施形態においては、同図に示すコンパクトフラッシュメモリ10が本発明にかかる不揮発性メモリを構成している。すなわち、コンパクトフラッシュメモリ10に上述のスイッチ手段とスイッチ制御手段とが備えられている。これらのスイッチ手段とスイッチ制御手段以外の構成は通常の規格通りである。
【0028】
同図に示す第1のコネクタ20および第2のコネクタ30は上記コンパクトフラッシュメモリ10のリーダライタであり、同コンパクトフラッシュメモリ10を挿抜することができる。第1のコネクタ20および第2のコネクタ30はそれぞれPC40,41に接続することが可能であり、利用者はPC40,41を操作してコンパクトフラッシュメモリ10に対する制御指示を与えることができる。従って、本実施形態におけるPC40,41が上記請求項に言う読み出し・書き込み機器に該当する。第2のコネクタ30はコンパクトフラッシュメモリの規格通りの配線状況を採用したコネクタであり、第1のコネクタ20はコンパクトフラッシュメモリの規格通りの配線状況とは一部異なる配線となっている。
【0029】
コンパクトフラッシュメモリ10内ではこの配線状況に応じて上記スイッチ手段が制御され、同コンパクトフラッシュメモリ10が備えるメモリ素子への書き込み禁止状態と書き込み許可状態を生成することができる。すなわち、コンパクトフラッシュメモリ10を第1のコネクタ20に挿入したときには書き込みが許可され、第2のコネクタ30に挿入したときには書き込みが禁止される。従って、第1のコネクタ20および第2のコネクタ30が上記請求項に言う読み出し・書き込み機器側コネクタに該当する。本実施形態においては、後述のようにコンパクトフラッシュメモリ10内に溶断タイプのヒューズを搭載していることにより、一旦第2のコネクタ30に挿入されて書き込み禁止状態とされた後には常に書き込み禁止状態となり、再び第1のコネクタ20に挿入しても書き込み許可状態となることはない。
【0030】
従って、本実施形態では図1に示すように、コンパクトフラッシュメモリ10内のデータを提供するデータ提供者が第1のコネクタ20およびPC40を使用し、コンパクトフラッシュメモリ10内のデータを閲覧するデータ閲覧者が第1のコネクタ20およびPC40を使用する構成が好ましい。すなわち、この構成によれば、一旦データ提供者がデータを提供した後にはデータの改変が防止され、データ提供者が意図するデータを閲覧者に閲覧させることができる。また、上述のように本実施形態によればコンパクトフラッシュメモリ10を第2のコネクタ30に挿入するだけで、以後当該コンパクトフラッシュメモリ10に対する書き込みを禁止することができる。従って、プロテクトのためのスイッチを操作するなどの動作は全く必要ない。以下、本実施形態における各部の構成を詳細に説明する。
【0031】
(2)第2のコネクタの構成:
図2は、第2のコネクタ30の端子部分を拡大するとともに主な配線状況を模式的に示す図である。第2のコネクタ30は、複数の雄ピンからなる端子を備えており、当該雄ピンに対して上記コンパクトフラッシュメモリ10が備える雌型の端子を挿入することによってPC41からコンパクトフラッシュメモリ10に対して所定の制御信号を供給し、また、コンパクトフラッシュメモリ10からデータを読み出すようになっている。
【0032】
第2のコネクタ30において、各端子にはコンパクトフラッシュメモリの規格通りの配線が施されている。図2においては、電源端子Vccとアドレス端子とデータ端子と制御信号端子と接地端子とを模式的に示している。すなわち、アドレス端子に供給するパルス信号によってデータの書き込みや読み出しをするメモリアドレスを指定するとともにデータ端子を介してデータの授受を実行可能に構成されている。データの書き込みにおいては、制御信号端子の中のライトイネーブル端子WE(本明細書ではWE等の文字上のバーを省略する。以下同じ。)と図示しないチップイネーブル端子に供給されるパルスの立ち上がりあるいは立ち下がりに基づいてアドレスやデータをラッチすることによってメモリ素子に書き込むデータや書き込み対象となるメモリ素子を決定する。
【0033】
むろん、制御信号端子は他にも図示しないリードイネーブル端子等を備えており、第2のコネクタ30ではリードイネーブル端子にパルス信号を供給してメモリ素子からのデータ出力を許可するなど、種々の動作を実施させるための配線が施されている。尚、図2において最下部に示した3本の端子はいずれも接地配線されている。以上図2に示す各端子およびその配線は、コンパクトフラッシュメモリの規格通りの配線であり、通常のコンパクトフラッシュメモリであれば第2のコネクタ30によってデータの書き込みおよび読み出しが実施可能である。
【0034】
(3)第1のコネクタの構成:
図3は、第1のコネクタ20の端子部分を拡大するとともに主な配線状況を模式的に示す図である。第1のコネクタ20は、複数の雄ピンからなる端子を備えており、1つの端子を除いて各端子にはコンパクトフラッシュメモリの規格通りの配線が施されている。すなわち、図3に示すように、図2において接地配線されていた端子の一つが接地ではなく非導通端子NC(No Connection)となっており、この非導通端子NC以外の配線は上記図2に示す配線状況と同様である。
【0035】
このように、第1のコネクタ20においては非導通端子NCを備えることにより、コンパクトフラッシュメモリ10が当該第1のコネクタ20に接続されたときに、通常であれば接地レベルになる端子を非接地レベルにすることができる。本実施形態において非導通端子NCは後述するようにヒューズを溶断させる電流を流さないようなレベルになっていれば良く、この意味で非導通端子NCが非導通であることが必須ではなく、プルアップされていても良い。
【0036】
第1のコネクタ20において上記非導通端子NC以外の端子は上記第2のコネクタ30と同様の配線が施されており、接地配線はコンパクトフラッシュメモリ10に対する信号授受に影響を与えないので、第1のコネクタ20においてもPC40からコンパクトフラッシュメモリ10に対して所定の制御信号を供給し、また、コンパクトフラッシュメモリ10からデータを読み出すことができる。
【0037】
(4)メモリモジュールの構成:
図4は、コンパクトフラッシュメモリ10内の要部素子および要部配線を説明する説明図である。同図に示すように、コンパクトフラッシュメモリ10はデータを蓄積する複数のメモリ素子11と、メモリ素子11に対するインタフェースになるとともにメモリ素子11に対して供給する信号を制御するメモリ素子コントローラ12とを備えている。メモリ素子コントローラ12に対しては複数の信号線が接続されており、これらの接続線はコンパクトフラッシュメモリ10の各端子に対して接続されている。
【0038】
同図4に示すコンパクトフラッシュメモリ10の左側の辺には上記雌型の端子が備えられており、上記第1のコネクタ20および第2のコネクタ30の雄ピンを挿入して対応する端子同士の導通を確保するようになっている。従って、本実施形態においては、上記雌型の端子を備えるとともに上記第1のコネクタ20および第2のコネクタ30を接続可能に構成した部位が上記請求項に言うメモリ側コネクタに該当する。同図においては、上記図2,図3と同様に、電源端子Vccとアドレス端子とデータ端子と制御信号端子と接地端子とを模式的に示している。すなわち、アドレスを示すパルス信号は上記アドレス端子からメモリ素子コントローラ12に供給され、データを示すパルス信号は上記データ端子からメモリ素子コントローラ12に供給され、制御信号を示すパルス信号は上記制御信号端子からメモリ素子コントローラ12に供給される。
【0039】
第1のコネクタ20および第2のコネクタ30のライトイネーブル端子WEからは、コンパクトフラッシュメモリ10のライトイネーブル端子WE1に対して書き込み許可信号が供給される。同書き込み許可信号はハイレベルからローレベルになることにより書き込み許可状態を表すパルス信号であり、メモリ素子コントローラ12は書き込み許可信号に応じて制御動作を行い、当該パルスの立ち下がりあるいは立ち上がりにおいてデータをラッチさせる。従って、当該パルス信号がメモリ素子コントローラ12のライトイネーブル端子WE2に対して供給されることにより、メモリ素子11に対するデータの書き込み許可状態が実現される。
【0040】
上記メモリ素子11やメモリ素子コントローラ12,接続線等の構成は通常のコンパクトフラッシュメモリとほぼ同様であるが、本発明においては外部コネクタとの接続端子としてのライトイネーブル端子WE1とメモリ素子コントローラ12のライトイネーブル端子WE2との間の接続線の構成および通常は接地配線されている端子の構成が通常のコンパクトフラッシュメモリと異なっている。すなわち、両端子間は保護抵抗R1およびヒューズFが介装されつつ接続されている。また、ヒューズFの一方端はプルアップ抵抗R2を介してプルアップ配線されており、ヒューズFの他方端は所定の端子Pに対して直接的に接続されている。
【0041】
当該所定の端子Pは、通常のコンパクトフラッシュメモリにおいて接地配線される端子であるが、本実施形態では接地されず上記ヒューズFの他方端に対して接続されている。また、当該所定の端子Pは上記図2に示す第2のコネクタ30における接地端子に対応する端子であるとともに、図3に示す第1のコネクタ20における非導通端子NCに対応する端子である。従って、上記第2のコネクタ30に対してコンパクトフラッシュメモリ10を挿入したときには当該所定の端子Pが接地レベルとなり、上記第1のコネクタ20に対してコンパクトフラッシュメモリ10を挿入したときには当該所定の端子Pが非導通状態NCとなる。
【0042】
また、ヒューズFは、プルアップ抵抗R2が介在された状態で電源レベルVccから接地レベルに流れる電流によって溶断するが、外部コネクタとの接続端子としてのライトイネーブル端子WE1とメモリ素子コントローラ12のライトイネーブル端子WE2との接続線上に保護抵抗R1が介在された状態で伝達される書き込み許可信号のパルスによっては溶断しない容量となっている。以上の構成によって、本実施形態にかかるコンパクトフラッシュメモリ10は挿入されるコネクタの差異に応じて書き込み許可状態と書き込み禁止状態とが実現されるようになっている。以上のように、本実施形態においてはヒューズFが上記スイッチ手段を構成し、所定の端子Pと上記ヒューズを接続する接続線およびプルアップ抵抗R2を介装したプルアップ配線が上記スイッチ制御手段を構成する。
【0043】
(5)本発明の動作:
以下、上記構成における本発明の動作を説明する。図5は、上記コンパクトフラッシュメモリ10に上記第1のコネクタ20を接続した状態を示す要部配線図である。すなわち、上述のように第1のコネクタ20の非導通端子NCと上記所定の端子Pとが対応しているため、第1のコネクタ20が接続された状態で所定の端子Pは非導通状態となる。一方、ライトイネーブル端子WE1は第1のコネクタ20のライトイネーブル端子WEと接続される。
【0044】
当該第1のコネクタ20のライトイネーブル端子WEからは、各メモリ素子11に対する書き込み許可信号が供給される。図5に示すように、第1のコネクタ20が接続された場合、ライトイネーブル端子WEから供給される書き込み許可信号のパルスはライトイネーブル端子WE1から保護抵抗R1を伝達してヒューズFの前段の分岐点Sに到達する。所定の端子Pは非導通端子NCが接続されることによって非導通状態となっているので、書き込み許可信号のパルスは当該所定の端子Pには伝達されない。
【0045】
一方、分岐点SはヒューズFを介してメモリ素子コントローラ12のライトイネーブル端子WE2と導通しているので、上記書き込み許可信号のパルスはヒューズFを伝達して当該ライトイネーブル端子WE2に到達する。従って、第1のコネクタ20がコンパクトフラッシュメモリ10に接続されている状態で、上記書き込み許可信号によってコンパクトフラッシュメモリ10に対してデータを書き込むことができる。尚、ヒューズFは上述のように当該書き込み許可信号のパルスの伝達によっては溶断しない容量となっているので、書き込み許可信号の伝送路に当該ヒューズFが存在しても信号伝達に何ら影響はない。
【0046】
図6の左右に示す図は、上記コンパクトフラッシュメモリ10に上記第2のコネクタ30を接続した状態を示す要部配線図である。上述のように第2のコネクタ30においては上記所定の端子Pと接地端子とが対応しているため、第2のコネクタ30が接続された状態で所定の端子Pは接地状態となる。ライトイネーブル端子WE1は第2のコネクタ30のライトイネーブル端子WEと接続される。図6の左側に示す図は、コンパクトフラッシュメモリ10が第2のコネクタ30に接続された直後の状態を示している。
【0047】
この状態において、電源レベルVccはプルアップ抵抗R2およびヒューズFを介して接地レベルと導通されており、電源レベルVccから接地レベルに向けて所定の電流Iが流れる。上述のように、ヒューズFはプルアップ抵抗R2が介在された状態で電源レベルVccから接地レベルに流れる電流によって溶断する容量となっており、上記電流Iによって溶断する。従って、コンパクトフラッシュメモリ10に対して第2のコネクタ30を接続することにより、図6の右側に示すようにヒューズF部分にて接続線が非導通状態となる。
【0048】
この非導通状態にて第2のコネクタ30のライトイネーブル端子WEから各メモリ素子11に対する書き込み許可信号が供給された場合、ヒューズF部分の断線によって当該書き込み許可信号は上記メモリ素子コントローラ12のライトイネーブル端子WE2に到達しない。従って、メモリ素子11に対するデータの書き込みが可能な状態にはならない。以上のように、本実施形態にかかるコンパクトフラッシュメモリ10は、第1のコネクタ20に挿入されたときに自由にデータの書き込みおよび読み出しが実施できるが、第2のコネクタ30に挿入されたときにはデータの書き込みを実施することができない。むろん、データの読み出しは実施可能である。
【0049】
かかる構成によれば、汎用的なコンパクトフラッシュメモリに対してヒューズFを追加することによって書き込み禁止状態を生成することができ、他にセンサや切り替えスイッチ等、特殊な回路構成を一切必要としない。また、コネクタ側においても汎用的なコネクタ(第2のコネクタ30)において書き込みを禁止し、書き込みを実施するためのコネクタとしても接地配線を非導通配線あるいはプルアップ配線するのみで実現可能であり、非常に安価かつ容易に本発明にかかるシステムを構成することができる。
【0050】
また、本実施形態においてはヒューズFの溶断によって書き込み禁止状態を実現しているので、一旦書き込み禁止状態になった後にはそのコンパクトフラッシュメモリ10において永久にデータの書き込みを禁止することができる。さらに、書き込み禁止状態を実現する際の動作としてはコンパクトフラッシュメモリ10を第2のコネクタ30に対して挿入するのみで良く、ライトプロテクトのための物理的なスイッチ操作等の特別な動作が全く不要である。
【0051】
(6)他の実施形態:
上記実施形態においては、コンパクトフラッシュメモリ10内にて書き込み許可信号を伝送する接続線に溶断型のヒューズFを介装させていたが、むろんこの実施形態に限定されることはなく、他にも種々の態様を採用可能である。例えば、上記接続線にて溶断型のヒューズFの代わりに自己復帰型のヒューズを介装させる構成を採用しても良い。コンパクトフラッシュメモリ10内の他の配線や第1のコネクタ20および第2のコネクタ30は上記実施形態と同様に構成すればよい。
【0052】
この場合、第2のコネクタ30に対してコンパクトフラッシュメモリ10を挿入したときに上記接続線を非導通状態として確実に書き込み禁止状態を実現することができるとともに、第1のコネクタ20に対してコンパクトフラッシュメモリ10を挿入すれば、いつでもデータの書き込みが実施可能である。すなわち、第1のコネクタ20を所有する、特殊な利用者のみがデータの書き換えを実施することができる。
【0053】
さらに、上記実施形態においては、不揮発性メモリとしてコンパクトフラッシュメモリを採用していたが、むろん本発明はコンパクトフラッシュメモリに限定されることはなく、他の規格の不揮発性メモリに対して広く適用することができる。第1のコネクタとしてもそれぞれの規格に応じたコネクタにおいて、接地配線を非導通やプルアップにすることによって対応することができる。むろん、PCMCIA(Personal Computer Memory Card International Association)カードであっても良いし、一つのリーダライタで各種規格の不揮発性メモリを挿入可能に構成したコネクタに対して、本発明を適用することも可能である。
【0054】
上述のように、本発明では、複数の端子を介して供給される制御信号によって電気的にデータの読み出しと書き込みとが実行可能なメモリ素子を搭載した不揮発性メモリにおいて、メモリ側コネクタのメモリ素子制御端子から上記メモリ素子に所定の制御信号を供給する接続線上にスイッチ手段を構成する。このスイッチ手段においては、読み出し・書き込み機器側コネクタが備える端子への配線状況に応じて上記接続線の導通状態と非導通状態が切り替えられる。従って、この不揮発性メモリにおいて書き込みを実施不可能に構成することができる。
【図面の簡単な説明】
【図1】書き込みの禁止状態と書き込みの許可状態とが実現される様子を説明する本発明の概略図である。
【図2】第2のコネクタの端子部分および主な配線状況を模式的に示す図である。
【図3】第1のコネクタの端子部分および主な配線状況を模式的に示す図である。
【図4】コンパクトフラッシュメモリ内の要部素子および要部配線を説明する説明図である。
【図5】コンパクトフラッシュメモリに第1のコネクタを接続した状態を示す要部配線図である。
【図6】コンパクトフラッシュメモリに第2のコネクタを接続した状態を示す要部配線図である。
【符号の説明】
10…コンパクトフラッシュメモリ
11…メモリ素子
12…メモリ素子コントローラ
20…第1のコネクタ
30…第2のコネクタ
40,41…PC
F…ヒューズ
NC…非導通端子
P…端子
R1…保護抵抗
R2…プルアップ抵抗
WE,WE1,WE2…ライトイネーブル端子
Claims (6)
- 複数の端子を有するメモリ側コネクタを介して読み出し・書き込み機器と接続され、これらの端子からの制御信号によって電気的にデータの読み出しと書き込みとが実行可能なメモリ素子を搭載した不揮発性メモリであって、
上記メモリ側コネクタのメモリ素子制御端子から上記メモリ素子に所定の制御信号を供給する接続線上に介装され、当該接続線の導通状態と非導通状態を生成するスイッチ手段と、
メモリ側コネクタに接続される読み出し・書き込み機器側コネクタが備える端子への配線状況に応じて上記スイッチ手段を制御して上記接続線の導通状態と非導通状態を切り替えるスイッチ制御手段とを具備することを特徴とする不揮発性メモリ。 - 上記メモリ素子制御端子は、メモリ素子に対する書き込み許可の制御端子であることを特徴とする上記請求項1に記載の不揮発性メモリ。
- 上記読み出し・書き込み機器側コネクタには所定の端子が非導通状態あるいはプルアップとなるように配線された第1のコネクタと当該所定の端子が接地配線された第2のコネクタとが存在するとともに上記スイッチ手段は上記接続線上に配設されたヒューズであり、上記スイッチ制御手段は当該ヒューズ両端のいずれか一方をプルアップするとともに他方を上記所定の端子に対応する上記メモリ側コネクタの端子に接続する回路であることを特徴とする上記請求項1または請求項2のいずれかに記載の不揮発性メモリ。
- 上記ヒューズは、その両端の一方がプルアップされ他方が接地されているときに当該ヒューズに流れる電流によって切断され、上記メモリ素子制御端子の間に介在されているときに当該ヒューズに流れる電流によって切断されない容量であることを特徴とする上記請求項3に記載の不揮発性メモリ。
- 電気的にデータの読み出しと書き込みとが実行可能なメモリ素子を搭載した不揮発性メモリのメモリ側コネクタに対して接続され、複数の端子を介してメモリ素子に制御信号を供給する不揮発性メモリのコネクタであって、
上記不揮発性メモリは、メモリ側コネクタのメモリ素子制御端子とから上記メモリ素子に所定の制御信号を供給する接続線上に介装され当該接続線の導通状態と非導通状態を生成するスイッチ手段と、メモリ側コネクタの所定の端子が非接地レベルであるときに上記接続線を導通状態とし、当該所定の端子が接地レベルであるときに上記接続線を非導通状態とするスイッチ制御手段とを具備しており、
上記メモリ側コネクタの所定の端子に対応する端子が非導通状態あるいはプルアップとなるように配線されていることを特徴とする不揮発性メモリのコネクタ。 - 複数の端子を有するメモリ側コネクタを介して読み出し・書き込み機器と接続され、これらの端子からの制御信号によって電気的にデータの読み出しと書き込みとが実行可能なメモリ素子を搭載した不揮発性メモリの制御方法であって、
上記メモリ側コネクタのメモリ素子制御端子から上記メモリ素子に所定の制御信号を供給する接続線上に介装されたスイッチを制御して、メモリ側コネクタに接続される読み出し・書き込み機器側コネクタが備える端子への配線状況に応じて上記接続線の導通状態と非導通状態を切り替えることを特徴とする不揮発性メモリの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002178134A JP3998518B2 (ja) | 2002-06-19 | 2002-06-19 | 不揮発性メモリ、不揮発性メモリのコネクタおよび不揮発性メモリの制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002178134A JP3998518B2 (ja) | 2002-06-19 | 2002-06-19 | 不揮発性メモリ、不揮発性メモリのコネクタおよび不揮発性メモリの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004021777A JP2004021777A (ja) | 2004-01-22 |
JP3998518B2 true JP3998518B2 (ja) | 2007-10-31 |
Family
ID=31175951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002178134A Expired - Fee Related JP3998518B2 (ja) | 2002-06-19 | 2002-06-19 | 不揮発性メモリ、不揮発性メモリのコネクタおよび不揮発性メモリの制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3998518B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006236064A (ja) * | 2005-02-25 | 2006-09-07 | Oki Electric Ind Co Ltd | メモリ制御装置およびメモリシステム |
JP2007065959A (ja) * | 2005-08-31 | 2007-03-15 | Seiko Epson Corp | 電子デバイス、及び電子デバイスの製造方法 |
JP4871701B2 (ja) * | 2006-11-02 | 2012-02-08 | 株式会社日立製作所 | ストレージシステム |
JP4706626B2 (ja) * | 2006-11-30 | 2011-06-22 | 株式会社デンソー | 電子制御装置 |
-
2002
- 2002-06-19 JP JP2002178134A patent/JP3998518B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004021777A (ja) | 2004-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES2291474T3 (es) | Esquema de bits cosistente para una memoria de un componente sustituible de impresora. | |
EP0426663B1 (en) | Apparatus for defined switching of a microcomputer to standby mode | |
EP1212754B1 (en) | Electric/electronic circuit device | |
JPH0769759B2 (ja) | メモリカード用接続機構 | |
KR100495657B1 (ko) | 복수의 통신 모드들을 갖는 집적 회로 장치 및 그것의동작 방법 | |
KR20070041835A (ko) | 역전류방지 usb 회로장치 | |
CN1979686A (zh) | 内嵌非易失存储器的系统集成芯片的安全测试方法 | |
JP3998518B2 (ja) | 不揮発性メモリ、不揮発性メモリのコネクタおよび不揮発性メモリの制御方法 | |
JP4706626B2 (ja) | 電子制御装置 | |
JPH11306086A (ja) | メモリモジュール装置 | |
JPH1069453A (ja) | 増設ユニットを備えるプログラマブルコントローラ | |
JP2008153588A (ja) | 電気ヒューズ回路 | |
JPH1166246A (ja) | コネクタの不完全装着検出装置 | |
JP2006210723A (ja) | 半導体装置 | |
KR100795278B1 (ko) | 전자 장치와, 이를 사용하는 기기 및 시스템 | |
JP3671140B2 (ja) | 電気・電子回路装置 | |
CN217640658U (zh) | 防误擦写保护电路及车载控制系统 | |
US20090307550A1 (en) | Method and apparatus for allocating inputs in microcontrollers, and corresponding microcontroller | |
JPH1153253A (ja) | メモリモジュール基板及びメモリモジュール基板を搭載した機器 | |
JPS62108099A (ja) | Icカ−ド | |
US20240204507A1 (en) | Power supply control system and processing method | |
JP5061860B2 (ja) | 実装回路及び半導体試験装置 | |
JP2006209876A (ja) | 電子制御装置 | |
JP2005284672A (ja) | 通信装置 | |
JP2007114922A (ja) | 拡張ボード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050422 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3998518 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140817 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |