JP5061860B2 - 実装回路及び半導体試験装置 - Google Patents
実装回路及び半導体試験装置 Download PDFInfo
- Publication number
- JP5061860B2 JP5061860B2 JP2007299267A JP2007299267A JP5061860B2 JP 5061860 B2 JP5061860 B2 JP 5061860B2 JP 2007299267 A JP2007299267 A JP 2007299267A JP 2007299267 A JP2007299267 A JP 2007299267A JP 5061860 B2 JP5061860 B2 JP 5061860B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- mounting
- bit code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
例えば、実装回路100において、出力電圧Vout1が5V、出力電圧Vout2が12Vであるとする。また、PSM101BがPSM101Aの代わりに挿入されたとする(すなわち、PSM101Bが誤挿入されたとする)。この場合、出力ON/OFF回路104Aは誤動作して、出力電圧Vout2を負荷回路106Aに供給する。そうすると、負荷回路106Aには本来5Vの出力電圧が供給されるべきであるにもかかわらず、12Vの出力電圧Vout2が供給されることとなる。このため、負荷回路106Aを破壊する可能性があった。
また、FCM(マザーボード)に実装されるPSM(ドータボード)の種類が増加すると、PSM(ドータボード)の誤挿入の可能性は格段に増加する。すなわち、ドータボードの誤挿入による出力ON/OFF回路104A,104B(制御回路)の誤動作や負荷回路106A,106B(所定回路)の破壊を招く可能性は格段に増加する。このため、ドータボードの誤挿入による制御回路の誤動作や所定回路の破壊を防ぐ要請があった。
所定回路が搭載されたマザーボードと、当該所定回路を制御する制御回路が搭載され、当該マザーボードに挿入されるドータボードと、前記マザーボードが接続され、前記制御回路の動作を制御する制御信号及び入力電圧を当該マザーボードに出力するバックプレーンと、を備える実装回路において、
前記マザーボードは、前記バックプレーンから入力された入力電圧を前記ドータボードに供給し、
電源電圧のラインとグランドとの間に設けられた抵抗用の複数の実装位置から選択された実装位置への抵抗の実装に応じて、前記ドータボードを識別するための識別信号を出力する出力手段と、
前記出力手段から出力された識別信号及び前記制御信号が入力され、当該識別信号が前記ドータボードの挿入の正当性を示す信号であることを検出し、且つ、当該制御信号が前記制御回路の動作を指令する信号であることを検出した場合に、前記制御回路を動作させる動作制御信号を出力する出力制御手段と、
を備える。
先ず、図1を参照して本実施の形態の実装回路1の構成を説明する。実装回路1は、半導体試験装置(図示省略)に適用される回路である。実装回路1は、ドータボードとしてのPSM10A,10Bと、マザーボードとしてのFCM11と、BKP12と、を備えて構成される。
例えば、ON/OFF制御信号Aが「Hi信号」の場合、出力ON/OFF回路14Aは、出力電圧Vout1を負荷回路17Aに出力する。ON/OFF制御信号A:「Hi信号」は、動作制御信号に該当する。また、ON/OFF制御信号Aが「Lo信号」の場合、出力ON/OFF回路14Aは、出力電圧Vout1を負荷回路17Aに出力しない。
ON/OFF制御信号は、出力ON/OFF回路14A(又は出力ON/OFF回路14B)を動作させるか否かを指令する制御信号である。例えば、ON/OFF制御信号:「Hi信号」は、出力ON/OFF回路14Aを動作させる(すなわち、出力電圧Vout1を負荷回路17Aに出力させる)信号を示す。また、ON/OFF制御信号:「Lo信号」は、出力ON/OFF回路14Aを動作させない信号を示す。ON/OFF制御信号は、BKP12から出力され、AND回路16A(又はAND回路16B)に入力される。
ビットコードがPSM10Aの挿入の正当性を示す信号であることを検出するとは、例えば、ビットコード「111」がPSM10Aの挿入の正当性を示す信号(すなわち、PSM10AがFCM11に正しく挿入されたことを示す信号)である場合、当該ビットコード「111」を検出することをいう。ON/OFF制御信号が出力ON/OFF回路14Aの動作を指令する信号であることを検出するとは、ON/OFF制御信号:「Hi信号」を検出することをいう。
この場合、ビットコード「111」はAND回路16Bに、ビットコード「110」はAND回路16Aにそれぞれ入力される。AND回路16Aは、ビットコード「110」が入力されるので、PSM10AがFCM11に正しく挿入された条件を満たさない。この場合、AND回路16Aは、ON/OFF制御信号Aを「Lo信号」として出力する。同様に、AND回路16Bは、ビットコード「111」が入力されるので、PSM10BがFCM11に正しく挿入された条件を満たさない。この場合、AND回路16Bは、ON/OFF制御信号Bを「Lo信号」として出力する。このため、出力ON/OFF回路14A,14Bは、動作しない。したがって、出力電圧Vout2が負荷回路17A(又は出力電圧Vout1が負荷回路17B)に供給されることはない。
10A,10B PSM
11 FCM
12 BKP
12A,15A,15B,18A,18B,19 接続コネクタ
13A,13B 3ビットコード回路
14A,14B 出力ON/OFF回路
16A,16B AND回路
17A,17B 負荷回路
131A,131B 抵抗回路部
161A,161B 接続回路部
Claims (2)
- 所定回路が搭載されたマザーボードと、当該所定回路を制御する制御回路が搭載され、当該マザーボードに挿入されるドータボードと、前記マザーボードが接続され、前記制御回路の動作を制御する制御信号及び入力電圧を当該マザーボードに出力するバックプレーンと、を備える実装回路において、
前記マザーボードは、前記バックプレーンから入力された入力電圧を前記ドータボードに供給し、
電源電圧のラインとグランドとの間に設けられた抵抗用の複数の実装位置から選択された実装位置への抵抗の実装に応じて、前記ドータボードを識別するための識別信号を出力する出力手段と、
前記出力手段から出力された識別信号及び前記制御信号が入力され、当該識別信号が前記ドータボードの挿入の正当性を示す信号であることを検出し、且つ、当該制御信号が前記制御回路の動作を指令する信号であることを検出した場合に、前記制御回路を動作させる動作制御信号を出力する出力制御手段と、
を備える実装回路。 - 請求項1に記載の実装回路を備えた半導体試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007299267A JP5061860B2 (ja) | 2007-11-19 | 2007-11-19 | 実装回路及び半導体試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007299267A JP5061860B2 (ja) | 2007-11-19 | 2007-11-19 | 実装回路及び半導体試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009122073A JP2009122073A (ja) | 2009-06-04 |
JP5061860B2 true JP5061860B2 (ja) | 2012-10-31 |
Family
ID=40814370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007299267A Expired - Fee Related JP5061860B2 (ja) | 2007-11-19 | 2007-11-19 | 実装回路及び半導体試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5061860B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7208186B2 (ja) * | 2020-03-06 | 2023-01-18 | 矢崎総業株式会社 | スイッチモジュール |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59138779U (ja) * | 1983-03-08 | 1984-09-17 | 三洋電機株式会社 | 接続判別装置 |
JPH04324378A (ja) * | 1991-04-25 | 1992-11-13 | Nec Corp | バーインボードの認識方法 |
JPH0528034A (ja) * | 1991-07-23 | 1993-02-05 | Fujitsu Ltd | メモリ容量設定方式 |
JP3378671B2 (ja) * | 1994-08-22 | 2003-02-17 | 株式会社アドバンテスト | 半導体試験装置用テストヘッド |
JPH08320214A (ja) * | 1995-05-26 | 1996-12-03 | Matsushita Electric Works Ltd | 部品実装コードを有するプリント基板及び部品実装位置の特定方法 |
JP2000347776A (ja) * | 1999-06-04 | 2000-12-15 | Nec Saitama Ltd | パッケージ誤挿入時の安全制御方式 |
JP2005181222A (ja) * | 2003-12-22 | 2005-07-07 | Renesas Technology Corp | 半導体装置の製造方法 |
JP4581930B2 (ja) * | 2005-09-09 | 2010-11-17 | 富士電機システムズ株式会社 | 電力用半導体素子の異常検出装置 |
-
2007
- 2007-11-19 JP JP2007299267A patent/JP5061860B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009122073A (ja) | 2009-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5203004A (en) | Multi-board system having electronic keying and preventing power to improperly connected plug-in board with improperly configured diode connections | |
US8312298B2 (en) | PXI express controller power control state machine | |
JP4988671B2 (ja) | シリアルバスシステム及びハングアップスレーブリセット方法 | |
US7673186B2 (en) | Apparatus and method for cold sparing in multi-board computer systems | |
JPH1195884A (ja) | 二重電圧pciコネクタ | |
JP6003171B2 (ja) | 電子機器 | |
JP5061860B2 (ja) | 実装回路及び半導体試験装置 | |
JP2007187448A (ja) | 電子回路基板の接続確認方法および電子機器 | |
US20020112191A1 (en) | Intelligent power module for highly available compact PCI board | |
US9013200B2 (en) | Circuitry for hot-swappable circuit boards | |
JPH1166246A (ja) | コネクタの不完全装着検出装置 | |
US20110261495A1 (en) | E-fuse System For Supplying Current To A Load Along More Than One Path | |
US10817036B2 (en) | Computer system having redundant power supply and system board | |
JP2008228465A (ja) | 電装装置 | |
JP4938296B2 (ja) | 画像形成装置 | |
JP2009116665A (ja) | 情報処理装置 | |
JP2007096184A (ja) | プリント配線基板の誤挿入による誤動作防止方法および誤動作防止構造 | |
WO2016127578A1 (zh) | 处理器子卡、适配处理器子卡的电源板及系统板 | |
JP4909202B2 (ja) | 電子部品供給装置 | |
JP4507777B2 (ja) | 電源制御装置 | |
JP2007114922A (ja) | 拡張ボード | |
JP2021064455A (ja) | 回路構成体および電子機器 | |
WO2021042457A1 (zh) | 显示驱动芯片、显示面板、设备及系统 | |
JPH08146073A (ja) | 印刷装置における電子回路基板の実装確認方法 | |
JP3090313B2 (ja) | 電源盤出力制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120723 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |