JPH08146073A - 印刷装置における電子回路基板の実装確認方法 - Google Patents
印刷装置における電子回路基板の実装確認方法Info
- Publication number
- JPH08146073A JPH08146073A JP6285427A JP28542794A JPH08146073A JP H08146073 A JPH08146073 A JP H08146073A JP 6285427 A JP6285427 A JP 6285427A JP 28542794 A JP28542794 A JP 28542794A JP H08146073 A JPH08146073 A JP H08146073A
- Authority
- JP
- Japan
- Prior art keywords
- control board
- electronic circuit
- board
- connection
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【目的】 電子回路基板の誤接続、未挿入の確認を自動
的に行う印刷装置における電子回路基板の実装確認方式
を提供する。 【構成】 主制御基板７と各制御基板１〜３との間にマ
ザーボード５を経由して接続されるＡＩＤ−Ｎ等の各接
続端子を各制御基板１〜３のピンと１対１の対応で接続
し、かつ各制御基板１〜３のピン毎に、マザーボード５
とのコネクタ４ａ、４ｂ、４ｃの接続位置を変え、各制
御基板１〜３の接続の有無により、前記信号ラインの出
力レベルの変化を主制御基板７の基板接続検出制御回路
８にて検出し電子回路基板の誤接続、未挿入の確認を自
動的に行なうようにした。
的に行う印刷装置における電子回路基板の実装確認方式
を提供する。 【構成】 主制御基板７と各制御基板１〜３との間にマ
ザーボード５を経由して接続されるＡＩＤ−Ｎ等の各接
続端子を各制御基板１〜３のピンと１対１の対応で接続
し、かつ各制御基板１〜３のピン毎に、マザーボード５
とのコネクタ４ａ、４ｂ、４ｃの接続位置を変え、各制
御基板１〜３の接続の有無により、前記信号ラインの出
力レベルの変化を主制御基板７の基板接続検出制御回路
８にて検出し電子回路基板の誤接続、未挿入の確認を自
動的に行なうようにした。
Description
【０００１】
【産業上の利用分野】本発明は、印刷装置における電子
回路基板の実装確認方法に係り、特に、印刷プロセスを
制御する複数の電子回路基板を接続するためのマザーボ
ードにおいて、各電子回路基板の未接続、誤接続を検出
する方法に関するものである。
回路基板の実装確認方法に係り、特に、印刷プロセスを
制御する複数の電子回路基板を接続するためのマザーボ
ードにおいて、各電子回路基板の未接続、誤接続を検出
する方法に関するものである。
【０００２】
【従来の技術】従来技術の一例を、図３、４、５を参照
して説明する。、従来の電子写真装置における印刷プロ
セスを制御する複数の電子回路基板（以下、用途に応じ
て主制御基板または制御基板という）の接続確認方法に
ついて説明する。図３は、従来の電子写真装置の主制御
基板および各制御基板を取り付けたマザーボードの構造
を示す摸式図、図４は、図３の制御基板の接続部の構造
を示す摸式図、図５は、図３のマザーボードのコネクタ
ー部の構造を示す摸式図である。
して説明する。、従来の電子写真装置における印刷プロ
セスを制御する複数の電子回路基板（以下、用途に応じ
て主制御基板または制御基板という）の接続確認方法に
ついて説明する。図３は、従来の電子写真装置の主制御
基板および各制御基板を取り付けたマザーボードの構造
を示す摸式図、図４は、図３の制御基板の接続部の構造
を示す摸式図、図５は、図３のマザーボードのコネクタ
ー部の構造を示す摸式図である。
【０００３】図３において、１は制御基板Ａ、２は制御
基板Ｂ、３は制御基板Ｃ、４ａ，４ｂ，４ｃ，４ｄは、
接続用のコネクタ、５はマザーボード、７は主制御基板
である。ここでは、説明上、多数の制御基板が配設され
ているが、制御基板Ａ１、制御基板Ｂ２、制御基板Ｃ３
の三枚を例にとり、説明する。図３に示す如く、マザー
ボード５は、主制御基板７と、制御基板Ａ１，制御基板
Ｂ２，制御基板Ｃ３に設けられた各信号ライン（図５を
参照）とを接続するためのコネクタ４ｄ，４ａ，４ｂ，
４ｃが実装されている。前記コネクタ４ｄ，４ａ，４
ｂ，４ｃは、生産性、コストの面より、同種、同ピン数
のコネクタを使用しており、同様に、主制御基板７，制
御基板Ａ１，制御基板Ｂ２，制御基板Ｃ３も、同形、同
寸法の基板を使用している。
基板Ｂ、３は制御基板Ｃ、４ａ，４ｂ，４ｃ，４ｄは、
接続用のコネクタ、５はマザーボード、７は主制御基板
である。ここでは、説明上、多数の制御基板が配設され
ているが、制御基板Ａ１、制御基板Ｂ２、制御基板Ｃ３
の三枚を例にとり、説明する。図３に示す如く、マザー
ボード５は、主制御基板７と、制御基板Ａ１，制御基板
Ｂ２，制御基板Ｃ３に設けられた各信号ライン（図５を
参照）とを接続するためのコネクタ４ｄ，４ａ，４ｂ，
４ｃが実装されている。前記コネクタ４ｄ，４ａ，４
ｂ，４ｃは、生産性、コストの面より、同種、同ピン数
のコネクタを使用しており、同様に、主制御基板７，制
御基板Ａ１，制御基板Ｂ２，制御基板Ｃ３も、同形、同
寸法の基板を使用している。
【０００４】いま、上記三枚の制御基板のうち、制御基
板Ｃ３について、前記マザーボード５のコネクタ部との
接続を説明する。図４は、図３に示す如くＡ方向からの
コネクタ４ｃの正面図である。前記コネクタ４ｃには、
複数のコンタクト１１が設けられている。図５に示す如
く、制御基板Ｃ３には、コネクタ４ｃとの接続部に複数
の接栓９が設けられている。この接栓部９をコネクタ４
ｃに挿入することにより、当該各々の接栓９と前記コネ
クタ４ｃのコンタクト１１とが接触し、制御基板Ｃ３の
信号ライン１２とマザーボード５とが接続することにな
る。
板Ｃ３について、前記マザーボード５のコネクタ部との
接続を説明する。図４は、図３に示す如くＡ方向からの
コネクタ４ｃの正面図である。前記コネクタ４ｃには、
複数のコンタクト１１が設けられている。図５に示す如
く、制御基板Ｃ３には、コネクタ４ｃとの接続部に複数
の接栓９が設けられている。この接栓部９をコネクタ４
ｃに挿入することにより、当該各々の接栓９と前記コネ
クタ４ｃのコンタクト１１とが接触し、制御基板Ｃ３の
信号ライン１２とマザーボード５とが接続することにな
る。
【０００５】次に、制御基板とマザーボードとの誤接続
の防止方法を説明する。ここで、図４に示すように、主
制御基板７，制御基板Ａ１，制御基板Ｂ２，制御基板Ｃ
３のマザーボード５への誤接続の具体的防止方法とし
て、コネクタ４ｃにキー１０を挿入する。前記制御基板
Ｃ３は、前記コネクタ４ｃのキー１０の挿入位置に相当
する部位に溝１３を設ける。このように構成された前記
コネクタ４ｃに、前記制御基板Ｃ３を挿入したとき、こ
の溝１３と前記キー１０とが係合して干渉しないため、
接続することができる。
の防止方法を説明する。ここで、図４に示すように、主
制御基板７，制御基板Ａ１，制御基板Ｂ２，制御基板Ｃ
３のマザーボード５への誤接続の具体的防止方法とし
て、コネクタ４ｃにキー１０を挿入する。前記制御基板
Ｃ３は、前記コネクタ４ｃのキー１０の挿入位置に相当
する部位に溝１３を設ける。このように構成された前記
コネクタ４ｃに、前記制御基板Ｃ３を挿入したとき、こ
の溝１３と前記キー１０とが係合して干渉しないため、
接続することができる。
【０００６】また同様に、他の制御基板についても、各
々他の制御基板と異なる位置にそれぞれキー１０と溝１
３とを設ける。これにより、例えば、制御基板Ｃ３の位
置に制御基板Ａ１を接続しようとしても、制御基板Ａ１
の溝１３とコネクタ４ｃのキー１０の位置とが一致しな
いため、両者を係合させることができず、制御基板Ａ１
を接続することができず、誤接続の防止をすることがで
きていた。
々他の制御基板と異なる位置にそれぞれキー１０と溝１
３とを設ける。これにより、例えば、制御基板Ｃ３の位
置に制御基板Ａ１を接続しようとしても、制御基板Ａ１
の溝１３とコネクタ４ｃのキー１０の位置とが一致しな
いため、両者を係合させることができず、制御基板Ａ１
を接続することができず、誤接続の防止をすることがで
きていた。
【０００７】
【発明が解決しようとする課題】従来の技術における印
刷装置における電子回路基板の実装確認方法、例えば上
記各制御基板とマザーボードとの誤接続防止方法では、
各制御基板に溝を異なる位置に設けなければならない。
さらに、上記の如く、各制御基板は同一形状、同一寸法
の製品とするため、共通の抜き型等により製作するた
め、各制御基板への溝入れは、抜き型加工後になされれ
ねばならず、加工工数およびコネクタへのキー挿入作業
の工数も発生し、煩瑣であるとともに、コストがアップ
するという問題点があった。また、各制御基板の誤挿入
を防止することはできるが、制御基板の未挿入までは自
動的に確認することができず、目視による確認作業を行
わなければならないという問題点があった。本発明は、
かかる従来技術の問題点を解決するためになされたもの
で、上記の加工作業を削除すると共に、電子回路基板の
誤接続、未挿入の確認を自動的に行い、作業員および保
守員の負担を軽減することができる印刷装置における電
子回路基板の実装確認方式を提供することをその目的と
する。
刷装置における電子回路基板の実装確認方法、例えば上
記各制御基板とマザーボードとの誤接続防止方法では、
各制御基板に溝を異なる位置に設けなければならない。
さらに、上記の如く、各制御基板は同一形状、同一寸法
の製品とするため、共通の抜き型等により製作するた
め、各制御基板への溝入れは、抜き型加工後になされれ
ねばならず、加工工数およびコネクタへのキー挿入作業
の工数も発生し、煩瑣であるとともに、コストがアップ
するという問題点があった。また、各制御基板の誤挿入
を防止することはできるが、制御基板の未挿入までは自
動的に確認することができず、目視による確認作業を行
わなければならないという問題点があった。本発明は、
かかる従来技術の問題点を解決するためになされたもの
で、上記の加工作業を削除すると共に、電子回路基板の
誤接続、未挿入の確認を自動的に行い、作業員および保
守員の負担を軽減することができる印刷装置における電
子回路基板の実装確認方式を提供することをその目的と
する。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る印刷装置における電子回路基板の実装
確認方法は、印刷プロセスを制御する複数の電子回路基
板を搭載し、前記複数の電子回路基板の各信号ラインを
接続するためのマザーボードを備え、前記マザーボード
に実装された複数のコネクタに前記各電子回路基板の信
号ラインが接続されている印刷装置における電子回路基
板の実装確認方法において、前記印刷装置をパワーオン
するステップと、前記複数の電子回路基板の初期診断を
行うステップと、前記マザーボードに接続されている前
記複数の電子回路基板の信号ラインの出力レベルを検出
するステップと、前記検出された出力レベルにより、前
記複数の電子回路基板のマザーボードへの未接続、誤接
続を検出するステップとからなる方法である。
に、本発明に係る印刷装置における電子回路基板の実装
確認方法は、印刷プロセスを制御する複数の電子回路基
板を搭載し、前記複数の電子回路基板の各信号ラインを
接続するためのマザーボードを備え、前記マザーボード
に実装された複数のコネクタに前記各電子回路基板の信
号ラインが接続されている印刷装置における電子回路基
板の実装確認方法において、前記印刷装置をパワーオン
するステップと、前記複数の電子回路基板の初期診断を
行うステップと、前記マザーボードに接続されている前
記複数の電子回路基板の信号ラインの出力レベルを検出
するステップと、前記検出された出力レベルにより、前
記複数の電子回路基板のマザーボードへの未接続、誤接
続を検出するステップとからなる方法である。
【０００９】より詳しく説明すると、電子回路基板、す
なわち、主制御基板と各制御基板との間に、マザーボー
ドを経由して接続される信号ラインを、各々の制御基板
に対し１対１の対応で接続させ、かつ各制御基板ごと
に、マザーボードとのコネクタの接続位置を変え、具体
的には各々異なるピン番号とし、各制御基板の接続の有
無により、信号ラインの出力レベルを変化させ、この出
力レベルの変化を、主制御基板にて検出させることによ
り達成する方法である。
なわち、主制御基板と各制御基板との間に、マザーボー
ドを経由して接続される信号ラインを、各々の制御基板
に対し１対１の対応で接続させ、かつ各制御基板ごと
に、マザーボードとのコネクタの接続位置を変え、具体
的には各々異なるピン番号とし、各制御基板の接続の有
無により、信号ラインの出力レベルを変化させ、この出
力レベルの変化を、主制御基板にて検出させることによ
り達成する方法である。
【００１０】
【作用】上記各技術的手段の働きは下記の通りである。
【００１１】本発明の構成によれば、複数の電子回路基
板の初期診断を行うので、前記電子回路基板の故障と、
誤接続、未接続とを区別することができる。また、主制
御基板に対する各制御基板からの信号ラインを設け、前
記信号ラインの出力レベルを検出することにより、例え
ば一の制御基板が未挿入の場合、主制御基板にて一の信
号ラインの出力レベルが変化を検出し、主制御基板と一
の制御基板とが未接続であることを検出することができ
る。また、誤って、例えば他の一の制御基板の位置に、
一の制御基板を接続しても、コネクタのピン番号が異な
らしめてあるため、主制御基板と一の制御基板との信号
ラインが接続することができず、一の制御基板が未接続
状態と同様となり、制御基板が誤って接続されているこ
とが確認することができる。さらに、主制御基板に対し
各制御基板の信号ラインが１対１の対応で接続されてい
るため、どの制御基板が未接続か、誤接続されているか
どうかを検出することができる。
板の初期診断を行うので、前記電子回路基板の故障と、
誤接続、未接続とを区別することができる。また、主制
御基板に対する各制御基板からの信号ラインを設け、前
記信号ラインの出力レベルを検出することにより、例え
ば一の制御基板が未挿入の場合、主制御基板にて一の信
号ラインの出力レベルが変化を検出し、主制御基板と一
の制御基板とが未接続であることを検出することができ
る。また、誤って、例えば他の一の制御基板の位置に、
一の制御基板を接続しても、コネクタのピン番号が異な
らしめてあるため、主制御基板と一の制御基板との信号
ラインが接続することができず、一の制御基板が未接続
状態と同様となり、制御基板が誤って接続されているこ
とが確認することができる。さらに、主制御基板に対し
各制御基板の信号ラインが１対１の対応で接続されてい
るため、どの制御基板が未接続か、誤接続されているか
どうかを検出することができる。
【００１２】
【実施例】本発明の一実施例を図１および図２を参照し
て説明する。 〔実施例 １〕図１は、本発明の一実施例に係る印刷装
置における電子回路基板の実装確認方式の回路構成模式
図、図２は、図１の実施例における電子回路基板の実装
確認方式のチヤート図である。図中、図３と同一符号
は、同等部分であるので詳細な説明は省略し、新たな符
号のみ説明する。６ａ、６ｂ、６ｃは抵抗器、８は、基
板接続検出制御回路、Ｖｃｃは定電圧電源、ＧＮＤライ
ンは接地線、ＡＩＤ−Ｎ、ＢＩＤ−Ｎ、ＣＩＤ−Ｎは、
基板接続検出制御回路８の接続端子である。
て説明する。 〔実施例 １〕図１は、本発明の一実施例に係る印刷装
置における電子回路基板の実装確認方式の回路構成模式
図、図２は、図１の実施例における電子回路基板の実装
確認方式のチヤート図である。図中、図３と同一符号
は、同等部分であるので詳細な説明は省略し、新たな符
号のみ説明する。６ａ、６ｂ、６ｃは抵抗器、８は、基
板接続検出制御回路、Ｖｃｃは定電圧電源、ＧＮＤライ
ンは接地線、ＡＩＤ−Ｎ、ＢＩＤ−Ｎ、ＣＩＤ−Ｎは、
基板接続検出制御回路８の接続端子である。
【００１３】図１において、制御基板Ａ１との接続コネ
クタ４ａとの接栓の内、一つをＧＮＤラインへ接続す
る。図示では、接栓１ピンをＧＮＤラインへ接続されて
いる。次に、制御基板Ｂ２も前記制御基板Ａ１と同様
に、接栓の内一つをＧＮＤラインへ接続する。ただし、
前記制御基板Ａ１および他の制御基板Ｃ３と異なる接栓
ピン番号とする。図示では、接栓２ピンをＧＮＤライン
へ接続されている。さらに、制御基板Ｃ３も同様に、他
の制御基板の接栓ピン番号と異なる接栓の一つをＧＮＤ
ラインへ接続する。図示では、接栓３ピンをＧＮＤライ
ンへ接続されている。
クタ４ａとの接栓の内、一つをＧＮＤラインへ接続す
る。図示では、接栓１ピンをＧＮＤラインへ接続されて
いる。次に、制御基板Ｂ２も前記制御基板Ａ１と同様
に、接栓の内一つをＧＮＤラインへ接続する。ただし、
前記制御基板Ａ１および他の制御基板Ｃ３と異なる接栓
ピン番号とする。図示では、接栓２ピンをＧＮＤライン
へ接続されている。さらに、制御基板Ｃ３も同様に、他
の制御基板の接栓ピン番号と異なる接栓の一つをＧＮＤ
ラインへ接続する。図示では、接栓３ピンをＧＮＤライ
ンへ接続されている。
【００１４】上記で選定した各接栓ピン番号１、２、３
以外の各制御基板Ａ１、Ｂ２、Ｃ３内における未使用ピ
ンは、他の信号ラインに使用しないものとする。例え
ば、制御基板Ａ１においては、接栓２ピン、３ピンは未
使用ピンの状態とし、他の信号ラインには使用しない。
これら各制御基板Ａ１、Ｂ２、Ｃ３の各接栓ピン番号
１、２、３からのＧＮＤ信号ラインは、マザーボード５
を経由して、主制御基板７との接続コネクタ４ｄと接続
される。
以外の各制御基板Ａ１、Ｂ２、Ｃ３内における未使用ピ
ンは、他の信号ラインに使用しないものとする。例え
ば、制御基板Ａ１においては、接栓２ピン、３ピンは未
使用ピンの状態とし、他の信号ラインには使用しない。
これら各制御基板Ａ１、Ｂ２、Ｃ３の各接栓ピン番号
１、２、３からのＧＮＤ信号ラインは、マザーボード５
を経由して、主制御基板７との接続コネクタ４ｄと接続
される。
【００１５】図１に示すように、制御基板Ａ１の接栓１
ピンからの信号ラインは、コネクタ４ｄの１ピン、制御
基板Ｂ２の接栓２ピンからの信号ラインは、コネクタ４
ｄの２ピン、制御基板Ｃ３の接栓３ピンからの信号ライ
ンは、コネクタ４ｄの３ピンへとそれぞれ順次接続され
る。このようにして各制御基板Ａ１、Ｂ２、Ｃ３の接栓
ピンと１対１の対応にて、主制御基板７の各ピンと接続
される。さらに、これらの信号ラインは、主制御基板７
の基板接続検出制御回路８のＡＩＤ−Ｎ、ＢＩＤ−Ｎ、
ＣＩＤ−Ｎの各端子へ接続される。
ピンからの信号ラインは、コネクタ４ｄの１ピン、制御
基板Ｂ２の接栓２ピンからの信号ラインは、コネクタ４
ｄの２ピン、制御基板Ｃ３の接栓３ピンからの信号ライ
ンは、コネクタ４ｄの３ピンへとそれぞれ順次接続され
る。このようにして各制御基板Ａ１、Ｂ２、Ｃ３の接栓
ピンと１対１の対応にて、主制御基板７の各ピンと接続
される。さらに、これらの信号ラインは、主制御基板７
の基板接続検出制御回路８のＡＩＤ−Ｎ、ＢＩＤ−Ｎ、
ＣＩＤ−Ｎの各端子へ接続される。
【００１６】いま、制御基板Ｂ２が未接続の場合は、前
記コネクタ４ｂの２ピンが未接続となるため、主制御基
板７とのコネクタ４ｄの２ピンは、Ｖｃｃが負荷されて
いる抵抗器６ｂにてＢＩＤ−Ｎ接続端子の信号出力レベ
ルが、高電位（以下、Ｈｉｇｈという）状態となり、基
板接続検出制御回路８にて、制御基板Ｂ２の未接続を検
出することができる。
記コネクタ４ｂの２ピンが未接続となるため、主制御基
板７とのコネクタ４ｄの２ピンは、Ｖｃｃが負荷されて
いる抵抗器６ｂにてＢＩＤ−Ｎ接続端子の信号出力レベ
ルが、高電位（以下、Ｈｉｇｈという）状態となり、基
板接続検出制御回路８にて、制御基板Ｂ２の未接続を検
出することができる。
【００１７】また、前記コネクタ４ａに制御基板Ｃ３が
誤挿入された場合、接栓ピンの位置が異なるため、前記
コネクタ４ａの１ピンは未接続状態となり、コネクタ４
ｄの１ピンのＡＩＤ−Ｎ端子信号が抵抗器６ａによりＨ
ｉｇｈ状態となり、基板接続検出制御回路８にて制御基
板Ａ１の未接続を検出することができる。これにより、
各制御基板Ａ１、Ｂ２、Ｃ３を接続しているにもかかわ
らず、未接続の表示を出すことにより、各制御基板が誤
接続されていることを検知することができる。
誤挿入された場合、接栓ピンの位置が異なるため、前記
コネクタ４ａの１ピンは未接続状態となり、コネクタ４
ｄの１ピンのＡＩＤ−Ｎ端子信号が抵抗器６ａによりＨ
ｉｇｈ状態となり、基板接続検出制御回路８にて制御基
板Ａ１の未接続を検出することができる。これにより、
各制御基板Ａ１、Ｂ２、Ｃ３を接続しているにもかかわ
らず、未接続の表示を出すことにより、各制御基板が誤
接続されていることを検知することができる。
【００１８】各制御基板が正しくマザーボード５に接続
されている場合、ＡＩＤ−Ｎ、ＢＩＤ−Ｎ、ＣＩＤ−Ｎ
の各接続端子の信号出力レベルは、それぞれ低電位（以
下、Ｌｏｗという）の状態となっている。このＬｏｗ状
態を検出すれば、正しくマザーボード５に接続されてい
ることがわかる。
されている場合、ＡＩＤ−Ｎ、ＢＩＤ−Ｎ、ＣＩＤ−Ｎ
の各接続端子の信号出力レベルは、それぞれ低電位（以
下、Ｌｏｗという）の状態となっている。このＬｏｗ状
態を検出すれば、正しくマザーボード５に接続されてい
ることがわかる。
【００１９】図２に示す本実施例の制御基板実装確認方
式のフロチャート図を参照してさらに詳細に説明する。
まず、ステップＳ1において、本電子写真装置をパワー
オンし、主制御基板７にて、各制御基板Ａ１、Ｂ２、Ｃ
３に電源が供給される。次に、ステップＳ2において、
主制御基板７にて、各制御基板Ａ１、Ｂ２、Ｃ３そのも
のが正常な状態にあるかを確認するための、初期診断動
作に入り、初期診断される。各制御基板Ａ１、Ｂ２、Ｃ
３が、故障している場合には、その交換、修理が行わ
れ、のちにチェックされる未接続および誤接続と区別さ
れる。
式のフロチャート図を参照してさらに詳細に説明する。
まず、ステップＳ1において、本電子写真装置をパワー
オンし、主制御基板７にて、各制御基板Ａ１、Ｂ２、Ｃ
３に電源が供給される。次に、ステップＳ2において、
主制御基板７にて、各制御基板Ａ１、Ｂ２、Ｃ３そのも
のが正常な状態にあるかを確認するための、初期診断動
作に入り、初期診断される。各制御基板Ａ１、Ｂ２、Ｃ
３が、故障している場合には、その交換、修理が行わ
れ、のちにチェックされる未接続および誤接続と区別さ
れる。
【００２０】次に、ステップＳ3において、制御基板Ａ
１が正しく接続されているかどうかＡＩＤ−Ｎ接続端子
の信号出力レベルが、Ｈｉｇｈであるか、Ｌｏｗである
かがチェックされる。Ｈｉｇｈのときは、未接続および
誤接続されている場合であり、アラーム表示を行うとと
もに、電子写真装置のメイン動作の開始を禁止し、装置
の誤動作、各制御基板の破損等を防止する。
１が正しく接続されているかどうかＡＩＤ−Ｎ接続端子
の信号出力レベルが、Ｈｉｇｈであるか、Ｌｏｗである
かがチェックされる。Ｈｉｇｈのときは、未接続および
誤接続されている場合であり、アラーム表示を行うとと
もに、電子写真装置のメイン動作の開始を禁止し、装置
の誤動作、各制御基板の破損等を防止する。
【００２１】次に、ステップＳ4において、制御基板Ｂ
２について、上記と同様のチェックがなされ、同様のア
ラーム表示を行うとともに、電子写真装置のメイン動作
の開始を禁止し、装置の誤動作、各制御基板の破損等を
防止する。
２について、上記と同様のチェックがなされ、同様のア
ラーム表示を行うとともに、電子写真装置のメイン動作
の開始を禁止し、装置の誤動作、各制御基板の破損等を
防止する。
【００２２】次に、ステップＳ5において、制御基板Ｃ
３について、上記と同様のチェックがなされ、同様のア
ラーム表示を行うとともに、電子写真装置のメイン動作
の開始を禁止し、装置の誤動作、各制御基板の破損等を
防止する。
３について、上記と同様のチェックがなされ、同様のア
ラーム表示を行うとともに、電子写真装置のメイン動作
の開始を禁止し、装置の誤動作、各制御基板の破損等を
防止する。
【００２３】このようにして、全ての制御基板が正しく
接続されているかどうか確認が繰り返され、すべてのチ
ェック作業が完了されてのち、メイン動作に進み、次ぎ
の各プロセスに進ませることができる。
接続されているかどうか確認が繰り返され、すべてのチ
ェック作業が完了されてのち、メイン動作に進み、次ぎ
の各プロセスに進ませることができる。
【００２４】
【発明の効果】以上詳細に説明した如く、本発明の構成
によれば、加工作業を削除するとともに、電子回路基板
の誤接続、未挿入の確認を自動的に行い、作業員および
保守員の負担を軽減することができる印刷装置における
電子回路基板の実装確認方式を提供することができる。
より、詳しく説明すると、主制御基板と他の制御基板と
を接続している信号ラインの出力レベルをチェックする
ことにより、各制御基板のどの基板が誤接続、未接続か
を自動的に検出し表示するようにしたので、前記基板間
の誤接続防止のための機械的加工を削除するとともに、
未接続確認を容易にする効果がある。
によれば、加工作業を削除するとともに、電子回路基板
の誤接続、未挿入の確認を自動的に行い、作業員および
保守員の負担を軽減することができる印刷装置における
電子回路基板の実装確認方式を提供することができる。
より、詳しく説明すると、主制御基板と他の制御基板と
を接続している信号ラインの出力レベルをチェックする
ことにより、各制御基板のどの基板が誤接続、未接続か
を自動的に検出し表示するようにしたので、前記基板間
の誤接続防止のための機械的加工を削除するとともに、
未接続確認を容易にする効果がある。
【図１】本発明の一実施例に係る印刷装置における電子
回路基板の実装確認方式の回路構成模式図である。
回路基板の実装確認方式の回路構成模式図である。
【図２】図１の実施例における電子回路基板の実装確認
方式のチヤート図である。
方式のチヤート図である。
【図３】従来の電子写真装置の主制御基板および各制御
基板を取り付けたマザーボードの構造を示す摸式図であ
る。
基板を取り付けたマザーボードの構造を示す摸式図であ
る。
【図４】図３の制御基板の接続部の構造を示す摸式図で
ある。
ある。
【図５】図３のマザーボードのコネクター部の構造を示
す摸式図である。
す摸式図である。
１…制御基板Ａ ２…制御基板Ｂ ３…制御基板Ｃ ４ａ、４ｂ、４ｃ、４ｄ…コネクタ ５…マザーボード ６ａ、６ｂ、６ｃ…抵抗器 ７…主制御基板 ８…基板接続検出制御回路 ９…接栓 １０…キー １１…コンタクト ＡＩＤ−Ｎ…基板接続検出制御回路の接続端子 ＢＩＤ−Ｎ…基板接続検出制御回路の接続端子 ＣＩＤ−Ｎ…基板接続検出制御回路の接続端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 功 茨城県ひたちなか市武田1060番地 日立工 機株式会社内
Claims (1)
- 【請求項１】 印刷プロセスを制御する複数の電子回路
基板を搭載し、前記複数の電子回路基板の各信号ライン
を接続するためのマザーボードを備え、前記マザーボー
ドに実装された複数のコネクタに前記各電子回路基板の
信号ラインが接続されている印刷装置における電子回路
基板の実装確認方法において、 前記印刷装置をパワーオンするステップと、前記複数の
電子回路基板の初期診断を行うステップと、前記マザー
ボードに接続されている前記複数の電子回路基板の信号
ラインの出力レベルを検出するステップと、前記検出さ
れた出力レベルにより、前記複数の電子回路基板のマザ
ーボードへの未接続、誤接続を検出するステップとから
なる印刷装置における電子回路基板の実装確認方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6285427A JPH08146073A (ja) | 1994-11-18 | 1994-11-18 | 印刷装置における電子回路基板の実装確認方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6285427A JPH08146073A (ja) | 1994-11-18 | 1994-11-18 | 印刷装置における電子回路基板の実装確認方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08146073A true JPH08146073A (ja) | 1996-06-07 |
Family
ID=17691387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6285427A Withdrawn JPH08146073A (ja) | 1994-11-18 | 1994-11-18 | 印刷装置における電子回路基板の実装確認方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08146073A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002125314A (ja) * | 2000-10-16 | 2002-04-26 | Nec Corp | コネクタ不正接続保護回路 |
| JP2008203115A (ja) * | 2007-02-21 | 2008-09-04 | Kyocera Mita Corp | 嵌合状態検査装置及び画像形成装置 |
| WO2017070902A1 (zh) * | 2015-10-29 | 2017-05-04 | 华为技术有限公司 | 一种检测btb扣合可靠性的方法、终端及检测装置 |
-
1994
- 1994-11-18 JP JP6285427A patent/JPH08146073A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002125314A (ja) * | 2000-10-16 | 2002-04-26 | Nec Corp | コネクタ不正接続保護回路 |
| JP2008203115A (ja) * | 2007-02-21 | 2008-09-04 | Kyocera Mita Corp | 嵌合状態検査装置及び画像形成装置 |
| WO2017070902A1 (zh) * | 2015-10-29 | 2017-05-04 | 华为技术有限公司 | 一种检测btb扣合可靠性的方法、终端及检测装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4675769A (en) | Electronic board identification | |
| JPH08146073A (ja) | 印刷装置における電子回路基板の実装確認方法 | |
| WO2003075026A1 (en) | Device with board abnormality detecting circuit | |
| JP2002050435A (ja) | 活線挿抜検出回路および活線挿抜方法 | |
| CN101131661A (zh) | 检测装置 | |
| JPH08125361A (ja) | 活性挿抜可能なプリント基板 | |
| JPH05134790A (ja) | ケーブルの誤接続防止回路 | |
| JP5061860B2 (ja) | 実装回路及び半導体試験装置 | |
| JPH04194672A (ja) | プリント基板の誤接続検出装置 | |
| KR100642127B1 (ko) | 기판점검장비의 전원제어장치 및 방법 | |
| JPH10177080A (ja) | 回路基板構造 | |
| KR20110001654A (ko) | 차량용 인쇄회로기판의 체결 확인 장치 및 이를 이용한 ｅｃｕ 모듈 | |
| JPS5849590Y2 (ja) | プリント基板の插抜検知装置 | |
| JPS6225782Y2 (ja) | ||
| JPS61227000A (ja) | 基板モジユ−ル誤插入防止機能付き制御装置 | |
| JPH0661663A (ja) | サーキットボード接続確認装置 | |
| JP3042522B1 (ja) | プリント基板の異同検知機構 | |
| JPH11238031A (ja) | データ処理装置 | |
| JPS63232281A (ja) | プリント板の不完全実装個所検出方式 | |
| JPH05191065A (ja) | 基板挿入確認装置 | |
| JPH02214914A (ja) | 交換モジュールリセット方式 | |
| CN115395312A (zh) | 连接器组件、显示面板、检测设备以及对位测试方法 | |
| JPH03239976A (ja) | バーンイン試験用印加電圧選択方式 | |
| JPH0290220A (ja) | コネクタ位置通知方法 | |
| JPH04129184A (ja) | プリント板パッケージへの電源供給方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020205 |