JPH08125361A - 活性挿抜可能なプリント基板 - Google Patents
活性挿抜可能なプリント基板Info
- Publication number
- JPH08125361A JPH08125361A JP6262315A JP26231594A JPH08125361A JP H08125361 A JPH08125361 A JP H08125361A JP 6262315 A JP6262315 A JP 6262315A JP 26231594 A JP26231594 A JP 26231594A JP H08125361 A JPH08125361 A JP H08125361A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- detection
- pin
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Abstract
(57)【要約】
【目的】 プリント基板を装置の電源を遮断せずに挿抜
する際、挿抜角度により発生するコネクタ上の各信号ピ
ンの接続及び切断の速度差によるプリント基板の誤動作
を防止し、運用装置の状態に悪影響を及ぼさないように
する。 【構成】 プリント基板と装置２との間を接続するため
の１つ、若しくは複数のコネクタ３において、コネクタ
３の両端付近にそれぞれ他の信号ピン４等より短い、挿
抜を検出することを目的としたピン７を設けると共に、
この検出ピン７が切断されている間においては、プリン
ト基板１がセットされる回路１０を設ける。
する際、挿抜角度により発生するコネクタ上の各信号ピ
ンの接続及び切断の速度差によるプリント基板の誤動作
を防止し、運用装置の状態に悪影響を及ぼさないように
する。 【構成】 プリント基板と装置２との間を接続するため
の１つ、若しくは複数のコネクタ３において、コネクタ
３の両端付近にそれぞれ他の信号ピン４等より短い、挿
抜を検出することを目的としたピン７を設けると共に、
この検出ピン７が切断されている間においては、プリン
ト基板１がセットされる回路１０を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、運用状態中の装置に対
し、電源を遮断せず、装置の状態には何ら影響を及ぼす
ことなく挿抜することができる活性挿抜可能なプリント
基板に関する。
し、電源を遮断せず、装置の状態には何ら影響を及ぼす
ことなく挿抜することができる活性挿抜可能なプリント
基板に関する。
【０００２】
【従来の技術】従来の活性挿抜可能なプリント基板とし
ては、図３に示すような構成が知られている。図３にお
いて、１はプリント基板、２はプリント基板１が挿抜さ
れる装置、３はプリント基板１に設けられたオス型のコ
ネクタであり、複数本の信号ピン４と、電源ピン５と、
ＧＮＤピン６を有すると共に、任意の位置に挿抜検出用
の短い検出ピン７を有している。８は装置２に設けられ
たメス型のコネクタであり、プリント基板１の挿抜時に
そのコネクタ３が接続され、若しくは離脱される。
ては、図３に示すような構成が知られている。図３にお
いて、１はプリント基板、２はプリント基板１が挿抜さ
れる装置、３はプリント基板１に設けられたオス型のコ
ネクタであり、複数本の信号ピン４と、電源ピン５と、
ＧＮＤピン６を有すると共に、任意の位置に挿抜検出用
の短い検出ピン７を有している。８は装置２に設けられ
たメス型のコネクタであり、プリント基板１の挿抜時に
そのコネクタ３が接続され、若しくは離脱される。
【０００３】そして、プリント基板１の装置２に対する
挿抜に際し、検出ピン７が切断されている間において
は、外部に対して何もドライブしない、すなわち、ハイ
インピーダンス状態に保たれ、検出ピン７が接続される
と、プリント基板１は動作を開始していたため、即座に
ドライブするようになっていた。
挿抜に際し、検出ピン７が切断されている間において
は、外部に対して何もドライブしない、すなわち、ハイ
インピーダンス状態に保たれ、検出ピン７が接続される
と、プリント基板１は動作を開始していたため、即座に
ドライブするようになっていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来技術では、プリント基板１と装置２との間に遊びを有
し、垂直状態で挿抜することができないため、ある角度
をもって挿入した際、信号ピン４より短い検出ピン７を
有していてもコネクタ３上のピン配置により、検出ピン
７は接続されているが未接続信号ピン４ａが存在する恐
れがあった。また、検出ピン７が検出の役割を果たした
としても、ＧＮＤピン６及び電源ピン５は全ての信号ピ
ン４が接続される前に接続されるため、プリント基板１
に対して電源は供給された状態で未接続信号ピン４ａが
発生し、その信号ピン４ａの状態を誤認識したままプリ
ント基板１が動作を開始してしまい、その誤認識した状
態で検出ピン７が接続され、プリント基板１側が信号ピ
ン４をドライブし、装置に悪影響を与えるなどの問題が
あった。
来技術では、プリント基板１と装置２との間に遊びを有
し、垂直状態で挿抜することができないため、ある角度
をもって挿入した際、信号ピン４より短い検出ピン７を
有していてもコネクタ３上のピン配置により、検出ピン
７は接続されているが未接続信号ピン４ａが存在する恐
れがあった。また、検出ピン７が検出の役割を果たした
としても、ＧＮＤピン６及び電源ピン５は全ての信号ピ
ン４が接続される前に接続されるため、プリント基板１
に対して電源は供給された状態で未接続信号ピン４ａが
発生し、その信号ピン４ａの状態を誤認識したままプリ
ント基板１が動作を開始してしまい、その誤認識した状
態で検出ピン７が接続され、プリント基板１側が信号ピ
ン４をドライブし、装置に悪影響を与えるなどの問題が
あった。
【０００５】本発明は、上記のような従来の問題を解決
しようとするものであり、プリント基板が動作を開始す
るときに、全ての信号ピンを正常に接続し、装置内の信
号線状態を正確に認識し、プリント基板を装置から引き
抜くときには確実にリセット状態に保つことができ、し
たがって、各信号ピンの接続及び切断の速度差によるプ
リント基板の誤動作を防止し、運用装置に悪影響を及ぼ
さないようにした活性挿抜可能なプリント基板を提供す
ることを目的とするものである。
しようとするものであり、プリント基板が動作を開始す
るときに、全ての信号ピンを正常に接続し、装置内の信
号線状態を正確に認識し、プリント基板を装置から引き
抜くときには確実にリセット状態に保つことができ、し
たがって、各信号ピンの接続及び切断の速度差によるプ
リント基板の誤動作を防止し、運用装置に悪影響を及ぼ
さないようにした活性挿抜可能なプリント基板を提供す
ることを目的とするものである。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明の技術的手段は、１つ、若しくは複数のコネク
タにより装置に実装されるプリント基板であって、上記
コネクタの両端付近に上記装置の信号線に通じる信号ピ
ンにより短い挿抜検出ピンを有し、上記プリント基板を
挿入するとき、上記信号ピンが全て正常に接続された
後、上記検出ピンが全て接続し、一方、上記プリント基
板を抜き取るとき、上記信号ピンが切断される前に上記
検出ピンのうちのいずれか一方が先に切断されるコネク
タ構造を備えると共に、上記検出ピンのうちのいずれか
一方でも切断されている間においては、上記プリント基
板がリセット状態を保つ回路を備えたことを特徴とする
ものである。
の本発明の技術的手段は、１つ、若しくは複数のコネク
タにより装置に実装されるプリント基板であって、上記
コネクタの両端付近に上記装置の信号線に通じる信号ピ
ンにより短い挿抜検出ピンを有し、上記プリント基板を
挿入するとき、上記信号ピンが全て正常に接続された
後、上記検出ピンが全て接続し、一方、上記プリント基
板を抜き取るとき、上記信号ピンが切断される前に上記
検出ピンのうちのいずれか一方が先に切断されるコネク
タ構造を備えると共に、上記検出ピンのうちのいずれか
一方でも切断されている間においては、上記プリント基
板がリセット状態を保つ回路を備えたことを特徴とする
ものである。
【０００７】
【作用】上記のように構成された本発明によれば、プリ
ント基板を装置にいかなる角度で挿入しても全ての信号
ピンを正常に接続した後、検出ピンを接続することがで
き、プリント基板を装置から引き抜くときにはいずれか
一方の検出ピンを最も速く切断し、プリント基板をリセ
ット状態に保つことができるので、プリント基板の誤動
作を防止することができる。
ント基板を装置にいかなる角度で挿入しても全ての信号
ピンを正常に接続した後、検出ピンを接続することがで
き、プリント基板を装置から引き抜くときにはいずれか
一方の検出ピンを最も速く切断し、プリント基板をリセ
ット状態に保つことができるので、プリント基板の誤動
作を防止することができる。
【０００８】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【０００９】図１および図２は本発明の一実施例におけ
る活性挿抜可能なプリント基板を示し、図１は構成図、
図２は回路図である。
る活性挿抜可能なプリント基板を示し、図１は構成図、
図２は回路図である。
【００１０】図１において、１はプリント基板、２はプ
リント基板１が挿抜される装置、３はプリント基板１に
設けられたオス型のコネクタであり、装置２の信号線と
データを送受するための複数本の信号ピン４と、電源を
装置２からプリント基板１へ供給するための電源ピン５
と、装置２とプリント基板１のＧＮＤ電位を同電位にす
るためＧＮＤピン６を有すると共に、プリント基板１の
装置２に対する挿抜を検出するための検出ピン７を有し
ている。８は装置２に設けられたメス型のコネクタであ
り、プリント基板１の挿抜時にそのコネクタ３が接続さ
れ、若しくは離脱される。
リント基板１が挿抜される装置、３はプリント基板１に
設けられたオス型のコネクタであり、装置２の信号線と
データを送受するための複数本の信号ピン４と、電源を
装置２からプリント基板１へ供給するための電源ピン５
と、装置２とプリント基板１のＧＮＤ電位を同電位にす
るためＧＮＤピン６を有すると共に、プリント基板１の
装置２に対する挿抜を検出するための検出ピン７を有し
ている。８は装置２に設けられたメス型のコネクタであ
り、プリント基板１の挿抜時にそのコネクタ３が接続さ
れ、若しくは離脱される。
【００１１】各ピン４、５、６、７はそれぞれ長さが異
なり、検出ピン７が最も短く、コネクタ３の両端付近に
少なくとも１ピンずつ配置され、プリント基板１を装置
２に挿入するときには、いかなる角度で挿入されようと
も必ず両端付近のいずれか一方の検出ピン７が最も遅く
接続され、プリント基板１を装置２から引き抜くときに
は、必ず両端付近のいずれか一方の検出ピン７が最も速
く切断される。信号ピン４は入出力信号生成及び制御回
路９に接続されている。検出ピン７はリセット生成回路
１０に接続され、全ての検出ピン７の状態をプリント基
板１上の回路で検出し、いずれか１ピンでも切断されて
いるときには、プリント基板１はリセットされるように
なっている。リセット期間中においては、信号ピン４へ
の全てのドライバをハイ・インピーダンスにし、全ての
信号ピン４が完全に接続されてからプリント基板１は動
作を開始し、装置２の信号線をドライブできるようにな
る。
なり、検出ピン７が最も短く、コネクタ３の両端付近に
少なくとも１ピンずつ配置され、プリント基板１を装置
２に挿入するときには、いかなる角度で挿入されようと
も必ず両端付近のいずれか一方の検出ピン７が最も遅く
接続され、プリント基板１を装置２から引き抜くときに
は、必ず両端付近のいずれか一方の検出ピン７が最も速
く切断される。信号ピン４は入出力信号生成及び制御回
路９に接続されている。検出ピン７はリセット生成回路
１０に接続され、全ての検出ピン７の状態をプリント基
板１上の回路で検出し、いずれか１ピンでも切断されて
いるときには、プリント基板１はリセットされるように
なっている。リセット期間中においては、信号ピン４へ
の全てのドライバをハイ・インピーダンスにし、全ての
信号ピン４が完全に接続されてからプリント基板１は動
作を開始し、装置２の信号線をドライブできるようにな
る。
【００１２】なお、上記実施例では、プリント基板１側
のコネクタ３がオス型であり、装置２側のコネクタ８が
メス型であるが、オス、メス逆の構成でもよい。
のコネクタ３がオス型であり、装置２側のコネクタ８が
メス型であるが、オス、メス逆の構成でもよい。
【００１３】次に、本発明の回路構成例について説明す
る。図２に示すように、プリント基板１を装置２に挿入
するときには、上記のようなピンの長さにより、ＧＮＤ
端子１４、電源端子１３、そして数ピンの入力信号端子
１１及び出力信号端子１２が先に装置２側と接続され
る。このとき、プリント基板１には電源が供給される。
しかし、プリント基板１側の検出端子１０が装置２側の
検出端子１６と接続されていないと、検出信号線１７は
抵抗Ｒでプルアップされているため、リセット要求ゲー
ト１８はプリント基板１の内部にある基板動作の制御回
路１５をリセットし、また、出力制御ゲート１９を制御
して出力信号ゲート２０の出力をハイ・インピーダンス
にする。装置２側の検出端子１６は装置２内部でＧＮＤ
と接続されているため、プリント基板１側の検出端子１
０と接続されると、検出信号線１７は”Ｌ”となる。装
置２側の端子と最も遅く接続される端子は、コネクタ３
の両端付近に有するいずれか一方の検出端子１０である
ので、検出信号線１７が全て”Ｌ”となり、リセット要
求ゲート１８がリセット要求を解除したときは、全ての
プリント基板１側の端子が装置２側の端子と接続された
ときである。したがって、制御回路１５が動作を開始す
るときは入力信号端子１１が装置２の信号線端子２１と
接続され、正確に装置２の信号線状態を認識しているた
め、出力信号端子１２を通じて装置２の信号線のドライ
ブを開始するときは、装置２の状態に合致した値をドラ
イブする。
る。図２に示すように、プリント基板１を装置２に挿入
するときには、上記のようなピンの長さにより、ＧＮＤ
端子１４、電源端子１３、そして数ピンの入力信号端子
１１及び出力信号端子１２が先に装置２側と接続され
る。このとき、プリント基板１には電源が供給される。
しかし、プリント基板１側の検出端子１０が装置２側の
検出端子１６と接続されていないと、検出信号線１７は
抵抗Ｒでプルアップされているため、リセット要求ゲー
ト１８はプリント基板１の内部にある基板動作の制御回
路１５をリセットし、また、出力制御ゲート１９を制御
して出力信号ゲート２０の出力をハイ・インピーダンス
にする。装置２側の検出端子１６は装置２内部でＧＮＤ
と接続されているため、プリント基板１側の検出端子１
０と接続されると、検出信号線１７は”Ｌ”となる。装
置２側の端子と最も遅く接続される端子は、コネクタ３
の両端付近に有するいずれか一方の検出端子１０である
ので、検出信号線１７が全て”Ｌ”となり、リセット要
求ゲート１８がリセット要求を解除したときは、全ての
プリント基板１側の端子が装置２側の端子と接続された
ときである。したがって、制御回路１５が動作を開始す
るときは入力信号端子１１が装置２の信号線端子２１と
接続され、正確に装置２の信号線状態を認識しているた
め、出力信号端子１２を通じて装置２の信号線のドライ
ブを開始するときは、装置２の状態に合致した値をドラ
イブする。
【００１４】プリント基板１を装置２から引き抜くとき
には、上記した挿入のときとは逆に両端のいずれか一方
の検出端子１０が最も速く切断され、即座に基板動作の
制御回路１５をリセットし、また、出力信号ゲート２０
の出力をハイ・インピーダンスにするため、装置２に悪
影響を及ぼさずにプリント基板１を引き抜くことができ
る。
には、上記した挿入のときとは逆に両端のいずれか一方
の検出端子１０が最も速く切断され、即座に基板動作の
制御回路１５をリセットし、また、出力信号ゲート２０
の出力をハイ・インピーダンスにするため、装置２に悪
影響を及ぼさずにプリント基板１を引き抜くことができ
る。
【００１５】
【発明の効果】以上説明したように本発明によれば、装
置の電源を遮断せずにプリント基板を活性挿抜すること
ができ、挿入されたプリント基板は装置の状態を正確に
把握した状態で動作を開始することができるので、誤動
作を防止して運用装置の状態に悪影響を及ぼさずに参入
することができ、また、プリント基板を装置から引き抜
く際にも誤動作を防止して運用装置の状態に悪影響を及
ぼさないようにすることができる。
置の電源を遮断せずにプリント基板を活性挿抜すること
ができ、挿入されたプリント基板は装置の状態を正確に
把握した状態で動作を開始することができるので、誤動
作を防止して運用装置の状態に悪影響を及ぼさずに参入
することができ、また、プリント基板を装置から引き抜
く際にも誤動作を防止して運用装置の状態に悪影響を及
ぼさないようにすることができる。
【図１】本発明の一実施例における活性挿抜可能なプリ
ント基板を示す構成図
ント基板を示す構成図
【図２】同プリント基板を示す回路図
【図３】従来例の活性挿抜可能なプリント基板を示す構
成図
成図
１ プリント基板 ２ 装置 ３ オス型のコネクタ ４ 信号ピン ５ 電源ピン ６ ＧＮＤピン ７ 検出ピン ８ メス型コネクタ １０ プリント基板側の検出端子 １１ プリント基板側の入力信号端子 １２ プリント基板側の出力信号端子 １３ プリント基板側の電源端子 １４ プリント基板側のＧＮＤ端子 １５ 基板動作の制御回路 １６ 装置側の検出端子 １７ 検出信号線 １８ リセット要求ゲート １９ 出力制御ゲート ２０ 出力信号ゲート ２１ 装置側の信号線端子
Claims (1)
- 【請求項１】 １つ、若しくは複数のコネクタにより装
置に実装されるプリント基板であって、上記コネクタの
両端付近に上記装置の信号線に通じる信号ピンにより短
い挿抜検出ピンを有し、上記プリント基板を挿入すると
き、上記信号ピンが全て正常に接続された後、上記検出
ピンが全て接続し、一方、上記プリント基板を抜き取る
とき、上記信号ピンが切断される前に上記検出ピンのう
ちのいずれか一方が先に切断されるコネクタ構造を備え
ると共に、上記検出ピンのうちのいずれか一方でも切断
されている間においては、上記プリント基板がリセット
状態を保つ回路を備えたことを特徴とする活性挿抜可能
なプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6262315A JPH08125361A (ja) | 1994-10-26 | 1994-10-26 | 活性挿抜可能なプリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6262315A JPH08125361A (ja) | 1994-10-26 | 1994-10-26 | 活性挿抜可能なプリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08125361A true JPH08125361A (ja) | 1996-05-17 |
Family
ID=17374073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6262315A Pending JPH08125361A (ja) | 1994-10-26 | 1994-10-26 | 活性挿抜可能なプリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08125361A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10308262A (ja) * | 1997-05-09 | 1998-11-17 | Shimadzu Corp | 制御回路装置 |
| JPH118030A (ja) * | 1997-06-19 | 1999-01-12 | Matsushita Electric Ind Co Ltd | Ｐｃカード用コネクタ、ｐｃカード及びｐｃカード処理装置 |
| JP2002050435A (ja) * | 2000-08-02 | 2002-02-15 | Nec Corp | 活線挿抜検出回路および活線挿抜方法 |
| JP2002335216A (ja) * | 2001-05-09 | 2002-11-22 | Nec Corp | 光信号シャットダウンシステムおよびそれを用いた光信号処理装置 |
| WO2013005076A1 (en) * | 2011-07-05 | 2013-01-10 | Nokia Corporation | Apparatus, system, method and computer program for testing an electrical connection |
| CN103399254A (zh) * | 2013-08-21 | 2013-11-20 | 迈普通信技术股份有限公司 | 板卡在位的检测方法及装置 |
| CN107632956A (zh) * | 2017-07-31 | 2018-01-26 | 郑州云海信息技术有限公司 | 一种增强互联系统上电稳定性的装置及方法 |
-
1994
- 1994-10-26 JP JP6262315A patent/JPH08125361A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10308262A (ja) * | 1997-05-09 | 1998-11-17 | Shimadzu Corp | 制御回路装置 |
| JPH118030A (ja) * | 1997-06-19 | 1999-01-12 | Matsushita Electric Ind Co Ltd | Ｐｃカード用コネクタ、ｐｃカード及びｐｃカード処理装置 |
| JP2002050435A (ja) * | 2000-08-02 | 2002-02-15 | Nec Corp | 活線挿抜検出回路および活線挿抜方法 |
| JP2002335216A (ja) * | 2001-05-09 | 2002-11-22 | Nec Corp | 光信号シャットダウンシステムおよびそれを用いた光信号処理装置 |
| WO2013005076A1 (en) * | 2011-07-05 | 2013-01-10 | Nokia Corporation | Apparatus, system, method and computer program for testing an electrical connection |
| CN103399254A (zh) * | 2013-08-21 | 2013-11-20 | 迈普通信技术股份有限公司 | 板卡在位的检测方法及装置 |
| CN107632956A (zh) * | 2017-07-31 | 2018-01-26 | 郑州云海信息技术有限公司 | 一种增强互联系统上电稳定性的装置及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4704599A (en) | Auxiliary power connector and communication channel control circuit | |
| JPH08125361A (ja) | 活性挿抜可能なプリント基板 | |
| JP3438706B2 (ja) | 活線挿抜検出回路および活線挿抜方法 | |
| EP0645716A1 (en) | Termination circuits for SCSI host bus adapter | |
| JPH08256191A (ja) | データ処理装置 | |
| JPH10118273A (ja) | パチンコ機における映像表示装置の障害監視システム | |
| JP4615413B2 (ja) | 活線挿抜可能な電子機器システム | |
| JP3161530B2 (ja) | 接続ケーブルの非接続に起因する制御システムの誤動作防止方式および方法 | |
| JP3958663B2 (ja) | Ｕｓｂターゲット機器 | |
| JPH0934594A (ja) | 情報処理装置 | |
| JPH0294271A (ja) | インタフェースパッケージ | |
| JPH0746758B2 (ja) | 挿抜検出回路が搭載された挿抜式電子回路ユニツト | |
| JPH02126580A (ja) | パッケージ挿抜時の信号線雑音防止方式及び接続装置 | |
| JPH10177080A (ja) | 回路基板構造 | |
| JPH0744293A (ja) | バスインターフェース装置 | |
| JP2646755B2 (ja) | オンラインリペア可能な情報処理装置 | |
| JPH0458480A (ja) | 活線挿抜装置 | |
| JPH07253834A (ja) | モジュール挿抜制御装置 | |
| KR100195077B1 (ko) | 랜의 접속장치 | |
| JPH02112182A (ja) | 接続装置 | |
| JPH10308262A (ja) | 制御回路装置 | |
| JPH05290926A (ja) | コネクタ抜け監視回路 | |
| KR20010019356A (ko) | 유니버설 시리얼 버스 디바이스에서 정전기 충격에 의한 오동작을 처리 하기위한 방법 및 장치 | |
| JPH053627A (ja) | 基板の活線交換装置 | |
| JPH0428159B2 (ja) |