JPH118030A - Ｐｃカード用コネクタ、ｐｃカード及びｐｃカード処理装置 - Google Patents
Ｐｃカード用コネクタ、ｐｃカード及びｐｃカード処理装置Info
- Publication number
- JPH118030A JPH118030A JP9162244A JP16224497A JPH118030A JP H118030 A JPH118030 A JP H118030A JP 9162244 A JP9162244 A JP 9162244A JP 16224497 A JP16224497 A JP 16224497A JP H118030 A JPH118030 A JP H118030A
- Authority
- JP
- Japan
- Prior art keywords
- card
- pins
- connector
- detection
- removal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】
【課題】 ＰＣカードとＰＣカード処理装置のバス信号
がバッファを介さずに直結でき、活線挿抜可能なＰＣカ
ード用コネクタ、ＰＣカード、ＰＣカード処理装置の実
現を目的とする。 【解決手段】 本発明のＰＣカード用コネクタ１は、他
ピンと長さの異なる長ピン２ａ・２ｂと短ピン３ａ・３
ｂの検出ピンを両端部に具備したものであり、またＰＣ
カードはこのＰＣカード用コネクタに接続可能としたも
のである。これにより、長ピン・短ピンといった検出ピ
ンに接続するＰＣカードのピンから、ハイレベル信号も
しくはローレベル信号のいずれかの固定信号を出力して
ＰＣカードの挿抜を検出することで極めて信頼性の高い
活線挿抜対策とすることができる。
がバッファを介さずに直結でき、活線挿抜可能なＰＣカ
ード用コネクタ、ＰＣカード、ＰＣカード処理装置の実
現を目的とする。 【解決手段】 本発明のＰＣカード用コネクタ１は、他
ピンと長さの異なる長ピン２ａ・２ｂと短ピン３ａ・３
ｂの検出ピンを両端部に具備したものであり、またＰＣ
カードはこのＰＣカード用コネクタに接続可能としたも
のである。これにより、長ピン・短ピンといった検出ピ
ンに接続するＰＣカードのピンから、ハイレベル信号も
しくはローレベル信号のいずれかの固定信号を出力して
ＰＣカードの挿抜を検出することで極めて信頼性の高い
活線挿抜対策とすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ノートブック型パ
ーソナルコンピュータ等に使用されるＰＣカード用コネ
クタ、ＰＣカード、ＰＣカード処理装置に関するもので
ある。
ーソナルコンピュータ等に使用されるＰＣカード用コネ
クタ、ＰＣカード、ＰＣカード処理装置に関するもので
ある。
【０００２】
【従来の技術】近年、各種電子機器とりわけパーソナル
コンピュータの分野ではＰＣカードスロットを拡張用周
辺装置として標準的に装備した機器が増加している。Ｐ
Ｃカードは、その特徴である小型・軽量、低消費電力、
高速アクセス等の物理的な点に加え、同一のＰＣカード
スロットでデータモデム・ファックスモデムあるいはロ
ーカル・エリア・ネットワーク用アダプタ等の通信機能
もＩＯ拡張として使用できる大きな利点が、その最大の
原因となっている。
コンピュータの分野ではＰＣカードスロットを拡張用周
辺装置として標準的に装備した機器が増加している。Ｐ
Ｃカードは、その特徴である小型・軽量、低消費電力、
高速アクセス等の物理的な点に加え、同一のＰＣカード
スロットでデータモデム・ファックスモデムあるいはロ
ーカル・エリア・ネットワーク用アダプタ等の通信機能
もＩＯ拡張として使用できる大きな利点が、その最大の
原因となっている。
【０００３】一方、その利用分野も急速に広がってお
り、特にパーソナルコンピュータの中でもさらに小型・
軽量で個人が容易に持ち運び可能な、いわゆるＰＤＡと
呼ばれる携帯型情報端末も登場し、この機種にはＰＣカ
ードスロットが不可欠な機能である。同時にこれらの装
置におけるＰＣカードスロットの対応にも、設計段階で
多くの技術課題が明示され、さまざまな取り組みがなさ
れている。それらの課題の一つとして、バス信号が活性
状態の際にＰＣカードを挿入・抜去する、いわゆる活線
挿抜対策がある。
り、特にパーソナルコンピュータの中でもさらに小型・
軽量で個人が容易に持ち運び可能な、いわゆるＰＤＡと
呼ばれる携帯型情報端末も登場し、この機種にはＰＣカ
ードスロットが不可欠な機能である。同時にこれらの装
置におけるＰＣカードスロットの対応にも、設計段階で
多くの技術課題が明示され、さまざまな取り組みがなさ
れている。それらの課題の一つとして、バス信号が活性
状態の際にＰＣカードを挿入・抜去する、いわゆる活線
挿抜対策がある。
【０００４】従来、この種の目的には、図４に示すよう
にＰＣカード用コネクタ１の複数のピン中で長ピン２と
短ピン３とを設けたり、図５に示すようにＰＣカード用
コネクタ１の両端に計２本の短ピン３ａ・３ｂを設ける
方法がとられ、検出ピンからの検出信号を処理する処理
手段をＰＣカード処理装置側で備えることにより、ＰＣ
カードの挿入・抜去の際にはそれらの信号を処理して、
ＰＣカードのバス信号の状態を非活性にし、活線挿抜に
よるデータの破壊等を防止していた。
にＰＣカード用コネクタ１の複数のピン中で長ピン２と
短ピン３とを設けたり、図５に示すようにＰＣカード用
コネクタ１の両端に計２本の短ピン３ａ・３ｂを設ける
方法がとられ、検出ピンからの検出信号を処理する処理
手段をＰＣカード処理装置側で備えることにより、ＰＣ
カードの挿入・抜去の際にはそれらの信号を処理して、
ＰＣカードのバス信号の状態を非活性にし、活線挿抜に
よるデータの破壊等を防止していた。
【０００５】以下、図４及び図５を参照にしながら、そ
れらの方法を備えたＰＣカード用コネクタによる挿抜検
出方式について説明する。
れらの方法を備えたＰＣカード用コネクタによる挿抜検
出方式について説明する。
【０００６】図４は、コネクタ１に長ピン２と短ピン３
とを備えたＰＣカード用コネクタ１を使用した従来の挿
抜検出方式である。図４において、１はＰＣカード処理
装置側のＰＣカード用コネクタであり、２はＰＣカード
用コネクタ１の複数のピンの中で他ピンより長い長ピ
ン、３は他ピンより短い短ピン、４はＰＣカード側コネ
クタであり、ＰＣカード用コネクタ１に対応して５及び
６の検出ピンが配置されている。ＰＣカードが挿入され
ると、ＰＣカード側コネクタ４がＰＣカード用コネクタ
１に接続されるが、その際ＰＣカード用コネクタ１に備
えられた長ピン２は他のピンが接続される前に最初に接
続され、短ピン３は他のピンが接続された後に、最後に
接続される。また、抜去時には逆にどのピンよりも早く
この短ピン３の接続が解除され、その後他のピンの接続
が解除され、最後に長ピン２の接続が解除される。つま
り、長ピン２の挿入時には最初に接続（以下ファースト
メイクと称す）、抜去時には最後に接続解除（以下ラス
トブレークと称す）、短ピン３の挿入時には最後に接続
（以下ラストメイクと称す）、抜去時には最初に接続解
除（以下ファーストブレークと称す）という機械的特性
を利用して、挿抜検出を行い、バス信号の活性・非活性
を制御するとともに、同時にＰＣカードの有無を認識し
ていた。長ピン２のファーストメイクでＰＣカードの挿
入をバス信号が接続される以前に認識し、短ピン３のラ
ストメイクで挿入完了を認識し、短ピン３のファースト
ブレークでＰＣカードの抜去を認識し、長ピン２のラス
トブレークで抜去完了を認識できるため、バス信号の活
性・非活性を制御することで、ＰＣカードをＰＣカード
処理装置のバス信号に直結することが可能となる。
とを備えたＰＣカード用コネクタ１を使用した従来の挿
抜検出方式である。図４において、１はＰＣカード処理
装置側のＰＣカード用コネクタであり、２はＰＣカード
用コネクタ１の複数のピンの中で他ピンより長い長ピ
ン、３は他ピンより短い短ピン、４はＰＣカード側コネ
クタであり、ＰＣカード用コネクタ１に対応して５及び
６の検出ピンが配置されている。ＰＣカードが挿入され
ると、ＰＣカード側コネクタ４がＰＣカード用コネクタ
１に接続されるが、その際ＰＣカード用コネクタ１に備
えられた長ピン２は他のピンが接続される前に最初に接
続され、短ピン３は他のピンが接続された後に、最後に
接続される。また、抜去時には逆にどのピンよりも早く
この短ピン３の接続が解除され、その後他のピンの接続
が解除され、最後に長ピン２の接続が解除される。つま
り、長ピン２の挿入時には最初に接続（以下ファースト
メイクと称す）、抜去時には最後に接続解除（以下ラス
トブレークと称す）、短ピン３の挿入時には最後に接続
（以下ラストメイクと称す）、抜去時には最初に接続解
除（以下ファーストブレークと称す）という機械的特性
を利用して、挿抜検出を行い、バス信号の活性・非活性
を制御するとともに、同時にＰＣカードの有無を認識し
ていた。長ピン２のファーストメイクでＰＣカードの挿
入をバス信号が接続される以前に認識し、短ピン３のラ
ストメイクで挿入完了を認識し、短ピン３のファースト
ブレークでＰＣカードの抜去を認識し、長ピン２のラス
トブレークで抜去完了を認識できるため、バス信号の活
性・非活性を制御することで、ＰＣカードをＰＣカード
処理装置のバス信号に直結することが可能となる。
【０００７】次に、図５は、コネクタの両端部に各々１
本計２本の短ピン３ａ・３ｂを備えたＰＣカード用コネ
クタを使用した従来例である。図５において、１はＰＣ
カード処理装置側コネクタであり、３ａ及び３ｂはその
うち他ピンよりも短い短ピンである。この場合も、短ピ
ン３ａ及び３ｂのラストメイク、ファーストブレークと
いう機械的特性を利用して、ＰＣカードの挿抜検出を行
うのは、図４と同じである。ただし、短ピン３ａ及び３
ｂのラストメイクでのＰＣカードの挿入完了とファース
トブレークでの抜去の開始しか認識できないため、ＰＣ
カードをＰＣカード処理装置のバス信号に直結できず、
バッファを介する必要がある。短ピン３ａ・３ｂのラス
トメイクの挿入完了でバッファを活性化し、ファースト
ブレークの抜去開始でバッファを非活性化しなくてはな
らない。しかし、この場合は、コネクタ両端部の検出ピ
ン３ａ及び３ｂを介して出力される検出信号の双方の信
号が検出されたときのみ、バッファを制御する。つま
り、コネクタ両端部に検出ピンを２点設けることで、接
続点の機械的許容差やユーザーの感覚の違いによる斜め
の挿抜等の不安定状態を吸収して、図４の場合よりもさ
らに実際の使用状況に即した接続検出を可能にした。
本計２本の短ピン３ａ・３ｂを備えたＰＣカード用コネ
クタを使用した従来例である。図５において、１はＰＣ
カード処理装置側コネクタであり、３ａ及び３ｂはその
うち他ピンよりも短い短ピンである。この場合も、短ピ
ン３ａ及び３ｂのラストメイク、ファーストブレークと
いう機械的特性を利用して、ＰＣカードの挿抜検出を行
うのは、図４と同じである。ただし、短ピン３ａ及び３
ｂのラストメイクでのＰＣカードの挿入完了とファース
トブレークでの抜去の開始しか認識できないため、ＰＣ
カードをＰＣカード処理装置のバス信号に直結できず、
バッファを介する必要がある。短ピン３ａ・３ｂのラス
トメイクの挿入完了でバッファを活性化し、ファースト
ブレークの抜去開始でバッファを非活性化しなくてはな
らない。しかし、この場合は、コネクタ両端部の検出ピ
ン３ａ及び３ｂを介して出力される検出信号の双方の信
号が検出されたときのみ、バッファを制御する。つま
り、コネクタ両端部に検出ピンを２点設けることで、接
続点の機械的許容差やユーザーの感覚の違いによる斜め
の挿抜等の不安定状態を吸収して、図４の場合よりもさ
らに実際の使用状況に即した接続検出を可能にした。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の図４の実施例の方式では両端部に検出ピンを有して
いないことから、ＰＣカードとＰＣカード処理装置側コ
ネクタとの嵌合時における種々の寸法許容差による接触
点のばらつきや挿入方向に対する傾斜しての挿抜におい
て、一定のタイミング条件でＰＣカードの挿抜検出を行
うことができない。
来の図４の実施例の方式では両端部に検出ピンを有して
いないことから、ＰＣカードとＰＣカード処理装置側コ
ネクタとの嵌合時における種々の寸法許容差による接触
点のばらつきや挿入方向に対する傾斜しての挿抜におい
て、一定のタイミング条件でＰＣカードの挿抜検出を行
うことができない。
【０００９】また、上記従来の図５に示したような方式
では、ＰＣカードがＰＣカード処理装置側コネクタに挿
入される際に課題がある。この時、検出ピンはラストメ
イクされるため、既にラストメイクが検出された時点で
は他ピンは接続された状態であり、その後に検出信号に
よりバス信号を非活性化する。つまり、過渡的にバス信
号が活性化されたままでＰＣカードが挿入されることに
なり、これによって、ＰＣカード処理装置の暴走やＰＣ
カード自体の破壊が発生することがある。その対策とし
てバッファを設け、検出ピンがラストメイクされた後に
バス信号を活性化する必要があり、余分な回路が必要と
なってコストアップとなる。
では、ＰＣカードがＰＣカード処理装置側コネクタに挿
入される際に課題がある。この時、検出ピンはラストメ
イクされるため、既にラストメイクが検出された時点で
は他ピンは接続された状態であり、その後に検出信号に
よりバス信号を非活性化する。つまり、過渡的にバス信
号が活性化されたままでＰＣカードが挿入されることに
なり、これによって、ＰＣカード処理装置の暴走やＰＣ
カード自体の破壊が発生することがある。その対策とし
てバッファを設け、検出ピンがラストメイクされた後に
バス信号を活性化する必要があり、余分な回路が必要と
なってコストアップとなる。
【００１０】さらに、ＰＣカードスロットでデータモデ
ム・ファックスモデムあるいはローカル・エリア・ネッ
トワーク用アダプタ等の通信機能もＩＯ拡張として使用
できるＰＣカードが発明され、ノイズ対策として電源・
グランドラインの強化が要望される中、挿抜検出ピンを
増やすことは好ましくない。
ム・ファックスモデムあるいはローカル・エリア・ネッ
トワーク用アダプタ等の通信機能もＩＯ拡張として使用
できるＰＣカードが発明され、ノイズ対策として電源・
グランドラインの強化が要望される中、挿抜検出ピンを
増やすことは好ましくない。
【００１１】本発明はこのような従来の課題を解決する
ものであり、ＰＣカードを挿入する際もバス信号が活性
状態のままで挿入されることを防止し、且つ実際の使用
状況に即した挿抜検出方式を可能とすることにより、Ｐ
Ｃカードの活線挿抜対策を実現するＰＣカード用コネク
タ、ＰＣカード及びＰＣカード処理装置を提供すること
を目的とする。
ものであり、ＰＣカードを挿入する際もバス信号が活性
状態のままで挿入されることを防止し、且つ実際の使用
状況に即した挿抜検出方式を可能とすることにより、Ｐ
Ｃカードの活線挿抜対策を実現するＰＣカード用コネク
タ、ＰＣカード及びＰＣカード処理装置を提供すること
を目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明のＰＣカード用コネクタは、他ピンと長さの
異なる短ピン２本と長ピン２本の検出ピンを両端部に備
えたものであり、またＰＣカードはこのＰＣカード用コ
ネクタに接続可能としたものである。
に、本発明のＰＣカード用コネクタは、他ピンと長さの
異なる短ピン２本と長ピン２本の検出ピンを両端部に備
えたものであり、またＰＣカードはこのＰＣカード用コ
ネクタに接続可能としたものである。
【００１３】これにより、長ピン・短ピンといった検出
ピンに接続するＰＣカードのピンから、ハイレベル信号
もしくはローレベル信号のいずれかの固定信号を出力し
てＰＣカードの挿抜を検出することで極めて信頼性の高
い活線挿抜対策とすることができる。
ピンに接続するＰＣカードのピンから、ハイレベル信号
もしくはローレベル信号のいずれかの固定信号を出力し
てＰＣカードの挿抜を検出することで極めて信頼性の高
い活線挿抜対策とすることができる。
【００１４】
【発明の実施の形態】本発明のＰＣカード用コネクタ、
ＰＣカード、ＰＣカード処理装置は、ＰＣカードを抜去
する場合のみならず挿入する場合においても、ＰＣカー
ドのバス信号とＰＣカード処理装置のバス信号が接続す
る以前に、ＰＣカードの挿入をＰＣカード処理装置に知
らせ、事前にバス信号の状態を非活性にすることを可能
とする。また、実際の使用状況下で頻繁な発生が予測さ
れる、ＰＣカードとＰＣカード処理装置側コネクタとの
嵌合時における種々の寸法許容差や挿入方向に対する傾
斜しての挿抜等による接触点のばらつきを吸収して、確
実にＰＣカードの挿抜検出も可能とする。さらに、挿入
完了後、検出ピンを電源もしくはグランド端子置換する
ことで実質的にはピン数を増やすことなく確実にＰＣカ
ードの挿抜検出を可能とする。
ＰＣカード、ＰＣカード処理装置は、ＰＣカードを抜去
する場合のみならず挿入する場合においても、ＰＣカー
ドのバス信号とＰＣカード処理装置のバス信号が接続す
る以前に、ＰＣカードの挿入をＰＣカード処理装置に知
らせ、事前にバス信号の状態を非活性にすることを可能
とする。また、実際の使用状況下で頻繁な発生が予測さ
れる、ＰＣカードとＰＣカード処理装置側コネクタとの
嵌合時における種々の寸法許容差や挿入方向に対する傾
斜しての挿抜等による接触点のばらつきを吸収して、確
実にＰＣカードの挿抜検出も可能とする。さらに、挿入
完了後、検出ピンを電源もしくはグランド端子置換する
ことで実質的にはピン数を増やすことなく確実にＰＣカ
ードの挿抜検出を可能とする。
【００１５】以下、本発明の好ましい実施の形態につい
て、図面を参照にしながら説明する。図１は、本発明の
ＰＣカードとＰＣカード用コネクタの一実施の形態であ
る。図１において、１はＰＣカード処理装置側のＰＣカ
ード用コネクタ、２ａ及び２ｂはそれぞれ検出ピン用の
長ピン、３ａ及び３ｂはそれぞれ検出ピン用の短ピンで
あり、合計４本の検出ピンが配置されている。一方、４
はＰＣカード側コネクタであり、ＰＣカード用コネクタ
１に対応して５ａ、５ｂ、６ａ及び６ｂの検出ピンが配
置され、ＰＣカード内でグランドレベル（ローレベル）
に固定されている。ＰＣカードの挿抜検出において、検
出信号はローアクティブとなる。ＰＣカードのＰＣカー
ド処理装置側コネクタ１への挿入時には長ピン２ａ、２
ｂのいずれか一方がファーストメイクされ、もう一方が
接続され、その後他のピンによるバス信号が接続された
後に、短ピン３ａ、３ｂの両方が接続されて挿入完了と
なる。抜去時には、短ピン３ａ、３ｂのいずれか一方が
ファーストブレークし、もう一方が接続解除され、続い
て他のピンによるバス信号が接続解除された後に、長ピ
ン２ａ、２ｂの両方が接続解除されて抜去完了となる。
前述のＰＣカードの挿抜シーケンスにしたがって検出信
号が検出ピン２ａ、２ｂ、３ａ、３ｂより、ローアクテ
ィブ信号として出力される。
て、図面を参照にしながら説明する。図１は、本発明の
ＰＣカードとＰＣカード用コネクタの一実施の形態であ
る。図１において、１はＰＣカード処理装置側のＰＣカ
ード用コネクタ、２ａ及び２ｂはそれぞれ検出ピン用の
長ピン、３ａ及び３ｂはそれぞれ検出ピン用の短ピンで
あり、合計４本の検出ピンが配置されている。一方、４
はＰＣカード側コネクタであり、ＰＣカード用コネクタ
１に対応して５ａ、５ｂ、６ａ及び６ｂの検出ピンが配
置され、ＰＣカード内でグランドレベル（ローレベル）
に固定されている。ＰＣカードの挿抜検出において、検
出信号はローアクティブとなる。ＰＣカードのＰＣカー
ド処理装置側コネクタ１への挿入時には長ピン２ａ、２
ｂのいずれか一方がファーストメイクされ、もう一方が
接続され、その後他のピンによるバス信号が接続された
後に、短ピン３ａ、３ｂの両方が接続されて挿入完了と
なる。抜去時には、短ピン３ａ、３ｂのいずれか一方が
ファーストブレークし、もう一方が接続解除され、続い
て他のピンによるバス信号が接続解除された後に、長ピ
ン２ａ、２ｂの両方が接続解除されて抜去完了となる。
前述のＰＣカードの挿抜シーケンスにしたがって検出信
号が検出ピン２ａ、２ｂ、３ａ、３ｂより、ローアクテ
ィブ信号として出力される。
【００１６】図２は本発明における実施の形態のＰＣカ
ードとＰＣカード処理装置のブロック図であり、同図に
おいて、７はＰＣカード処理装置、８はＰＣカード処理
装置７全体の動作を制御するＣＰＵ、９はＡＮＤゲート
で検出ピン２ａ、２ｂから抵抗器１４でプルアップされ
た検出信号が入力され、その出力はＣＰＵ８のポートに
ローアクティブ信号として入力される。挿入時には２
ａ、２ｂのいずれか一方の信号がアサートされるのを検
出し、抜去時には両方の信号がネゲートされるのを検出
するので、２つの信号の論理和となるが、ローアクティ
ブのため、ＡＮＤゲートを用いる。１０はＯＲゲートで
検出ピン３ａ、３ｂから抵抗器１４でプルアップされた
検出信号が入力され、その出力はＣＰＵ８のポートにロ
ーアクティブ信号として入力される。挿入時には３ａ、
３ｂの両方の信号がアサートされるのを検出し、抜去時
にはいずれか一方の信号がネゲートされるのを検出する
ので、２つの信号の論理積となるが、ローアクティブの
ため、ＯＲゲートを用いる。なおＣＰＵ８のポートに余
裕があれば、ＡＮＤやＯＲゲートを用いずにソフトウエ
アで処理してもよい。１１は、スイッチ回路でＯＲゲー
ト１０の出力がローレベルの時、つまり、３ａ、３ｂの
両方の信号がアサートされた挿入完了の時に２ａ、２ｂ
をグランドに接続する。１２はＰＣカードであり、１３
はバス信号である。図示はしていないが、電源及びグラ
ンドのピンは、挿抜時のラッチアップ防止のため、通常
長ピンを使用する。
ードとＰＣカード処理装置のブロック図であり、同図に
おいて、７はＰＣカード処理装置、８はＰＣカード処理
装置７全体の動作を制御するＣＰＵ、９はＡＮＤゲート
で検出ピン２ａ、２ｂから抵抗器１４でプルアップされ
た検出信号が入力され、その出力はＣＰＵ８のポートに
ローアクティブ信号として入力される。挿入時には２
ａ、２ｂのいずれか一方の信号がアサートされるのを検
出し、抜去時には両方の信号がネゲートされるのを検出
するので、２つの信号の論理和となるが、ローアクティ
ブのため、ＡＮＤゲートを用いる。１０はＯＲゲートで
検出ピン３ａ、３ｂから抵抗器１４でプルアップされた
検出信号が入力され、その出力はＣＰＵ８のポートにロ
ーアクティブ信号として入力される。挿入時には３ａ、
３ｂの両方の信号がアサートされるのを検出し、抜去時
にはいずれか一方の信号がネゲートされるのを検出する
ので、２つの信号の論理積となるが、ローアクティブの
ため、ＯＲゲートを用いる。なおＣＰＵ８のポートに余
裕があれば、ＡＮＤやＯＲゲートを用いずにソフトウエ
アで処理してもよい。１１は、スイッチ回路でＯＲゲー
ト１０の出力がローレベルの時、つまり、３ａ、３ｂの
両方の信号がアサートされた挿入完了の時に２ａ、２ｂ
をグランドに接続する。１２はＰＣカードであり、１３
はバス信号である。図示はしていないが、電源及びグラ
ンドのピンは、挿抜時のラッチアップ防止のため、通常
長ピンを使用する。
【００１７】上述のように本実施の形態では、長ピンの
グランドピンを挿抜検出用の長ピンとして兼用した例を
示している。検出ピン２ａ、２ｂはＰＣカード挿抜時に
は、検出ピンとして使用し、ＰＣカード挿入完了時には
本来のグランドピンとして使用することで、実質的に
は、新たに挿抜検出用長ピン２本を増やさずにすむ利点
があるためである。なお兼用せずにピンを増やしても良
いことはいうまでもない。
グランドピンを挿抜検出用の長ピンとして兼用した例を
示している。検出ピン２ａ、２ｂはＰＣカード挿抜時に
は、検出ピンとして使用し、ＰＣカード挿入完了時には
本来のグランドピンとして使用することで、実質的に
は、新たに挿抜検出用長ピン２本を増やさずにすむ利点
があるためである。なお兼用せずにピンを増やしても良
いことはいうまでもない。
【００１８】また、本実施の形態における制御手段と
は、ＣＰＵ８とＡＮＤゲート９とＯＲゲート１０とスイ
ッチ回路１１と抵抗器１４とをまとめたものを示す。
は、ＣＰＵ８とＡＮＤゲート９とＯＲゲート１０とスイ
ッチ回路１１と抵抗器１４とをまとめたものを示す。
【００１９】次に、図３は本発明の動作フローチャート
であり、以後これにより動作を説明する。電源ＯＮ時に
カードが既に挿入されている場合、Ｓ０の処理を行った
後にＳ１でＹＥＳとなりＳ２へ移行し、バス信号を活性
化して検出ピン２ａ、２ｂをグランドに接続してカード
へのアクセスが可能となる。カードが挿入されている間
は、Ｓ１でＹＥＳとなるためこの状態が続く。その後カ
ードが抜去されると、Ｓ１でＮＯとなるためＳ３に移行
し、バス信号を非活性化して検出ピン２ａ、２ｂのグラ
ンド接続を解除する。抜去中はＳ４でＹＥＳとなるため
この状態を維持する。
であり、以後これにより動作を説明する。電源ＯＮ時に
カードが既に挿入されている場合、Ｓ０の処理を行った
後にＳ１でＹＥＳとなりＳ２へ移行し、バス信号を活性
化して検出ピン２ａ、２ｂをグランドに接続してカード
へのアクセスが可能となる。カードが挿入されている間
は、Ｓ１でＹＥＳとなるためこの状態が続く。その後カ
ードが抜去されると、Ｓ１でＮＯとなるためＳ３に移行
し、バス信号を非活性化して検出ピン２ａ、２ｂのグラ
ンド接続を解除する。抜去中はＳ４でＹＥＳとなるため
この状態を維持する。
【００２０】抜去が完了するとＳ４でＮＯとなりＳ５に
移行し、他の処理が可能となって、バス信号は活性化し
てもよい状態となる。カードが未挿入の間は、Ｓ６でＮ
Ｏとなりこの状態が続く。続いてカードが挿入される
と、Ｓ６でＹＥＳとなるためＳ７に移行し、バス信号を
非活性化する。挿入中は、Ｓ８でＮＯとなるためこの状
態を維持する。挿入が完了するとＳ８でＹＥＳとなりＳ
２に移行してカードへのアクセスが可能となる。
移行し、他の処理が可能となって、バス信号は活性化し
てもよい状態となる。カードが未挿入の間は、Ｓ６でＮ
Ｏとなりこの状態が続く。続いてカードが挿入される
と、Ｓ６でＹＥＳとなるためＳ７に移行し、バス信号を
非活性化する。挿入中は、Ｓ８でＮＯとなるためこの状
態を維持する。挿入が完了するとＳ８でＹＥＳとなりＳ
２に移行してカードへのアクセスが可能となる。
【００２１】電源ＯＮ時にカードが挿入されていない場
合には、Ｓ０の処理を行った後にＳ１でＮＯとなりＳ３
へ移行し、Ｓ４でもＮＯとなってＳ５に移行し、他の処
理が可能となって、バス信号は活性化してもよい。カー
ドが未挿入の間は、Ｓ６でＮＯとなりこの状態が続く。
合には、Ｓ０の処理を行った後にＳ１でＮＯとなりＳ３
へ移行し、Ｓ４でもＮＯとなってＳ５に移行し、他の処
理が可能となって、バス信号は活性化してもよい。カー
ドが未挿入の間は、Ｓ６でＮＯとなりこの状態が続く。
【００２２】以上のように本実施の形態によれば、ＰＣ
カード用コネクタ１に他ピンとは長さの異なる挿抜検出
ピンとして長ピン２ａ、２ｂと短ピン３ａ、３ｂの４本
を両端部に設け、ＰＣカード１２には、ＰＣカード用コ
ネクタ１の計４本の前記検出ピンに接続するピン５ａ、
５ｂ、６ａ、６ｂをカード内でグランドに接続してロー
レベル信号の固定信号を出力し、ＰＣカード処理装置７
には、長ピン２ａ、２ｂから抵抗器１４でプルアップさ
れた信号をＡＮＤゲート９を介してＣＰＵ８に入力し、
短ピン３ａ、３ｂから抵抗器１４でプルアップされた信
号をＯＲゲート１０を介してＣＰＵ８に入力すること
で、長ピン２ａ、２ｂの２本のうちいずれか一方から前
記固定信号がアサートされ、且つ短ピン３ａ、３ｂの２
本のうちいずれか一方から前記固定信号がネゲートされ
ている時に、バス信号１３を非活性化するとともに、短
ピン３ａ、３ｂの２本の両方から前記固定信号がアサー
トされている時には、長ピン２ａ、２ｂの２本をグラン
ド端子に接続するスイッチ回路１１を設けることによ
り、実質的には検出ピンを増やすことなく、ＰＣカード
のバス信号とＰＣカード処理装置のバス信号とが接続す
る以前に、ＰＣカードの挿入をＰＣカード処理装置に知
らせ、事前にバス信号の状態を非活性にすることを可能
とし、さらには、ＰＣカードとＰＣカード用コネクタと
の嵌合時における種々の寸法許容差や挿入方向に対する
傾斜しての挿抜等による接触点のばらつきを吸収して、
確実にＰＣカードの挿抜検出を可能とし、活線挿抜が可
能な優れたＰＣカード用コネクタ、ＰＣカード、ＰＣカ
ード処理装置を実現できる。
カード用コネクタ１に他ピンとは長さの異なる挿抜検出
ピンとして長ピン２ａ、２ｂと短ピン３ａ、３ｂの４本
を両端部に設け、ＰＣカード１２には、ＰＣカード用コ
ネクタ１の計４本の前記検出ピンに接続するピン５ａ、
５ｂ、６ａ、６ｂをカード内でグランドに接続してロー
レベル信号の固定信号を出力し、ＰＣカード処理装置７
には、長ピン２ａ、２ｂから抵抗器１４でプルアップさ
れた信号をＡＮＤゲート９を介してＣＰＵ８に入力し、
短ピン３ａ、３ｂから抵抗器１４でプルアップされた信
号をＯＲゲート１０を介してＣＰＵ８に入力すること
で、長ピン２ａ、２ｂの２本のうちいずれか一方から前
記固定信号がアサートされ、且つ短ピン３ａ、３ｂの２
本のうちいずれか一方から前記固定信号がネゲートされ
ている時に、バス信号１３を非活性化するとともに、短
ピン３ａ、３ｂの２本の両方から前記固定信号がアサー
トされている時には、長ピン２ａ、２ｂの２本をグラン
ド端子に接続するスイッチ回路１１を設けることによ
り、実質的には検出ピンを増やすことなく、ＰＣカード
のバス信号とＰＣカード処理装置のバス信号とが接続す
る以前に、ＰＣカードの挿入をＰＣカード処理装置に知
らせ、事前にバス信号の状態を非活性にすることを可能
とし、さらには、ＰＣカードとＰＣカード用コネクタと
の嵌合時における種々の寸法許容差や挿入方向に対する
傾斜しての挿抜等による接触点のばらつきを吸収して、
確実にＰＣカードの挿抜検出を可能とし、活線挿抜が可
能な優れたＰＣカード用コネクタ、ＰＣカード、ＰＣカ
ード処理装置を実現できる。
【００２３】なお、本実施の形態では、検出ピンの長短
をＰＣカード用コネクタ１の２ａ、２ｂ、３ａ及び３ｂ
で実現した例を示したが、ＰＣカード側コネクタ４の５
ａ、５ｂ、６ａ及び６ｂの検出ピンで実現してもよい。
挿抜時の機械的特性で長ピン、通常ピン、短ピンの接続
シーケンスを実現できるなら、どちらのコネクタで長短
を実現しても同等の効果が得られることはいうまでもな
い。
をＰＣカード用コネクタ１の２ａ、２ｂ、３ａ及び３ｂ
で実現した例を示したが、ＰＣカード側コネクタ４の５
ａ、５ｂ、６ａ及び６ｂの検出ピンで実現してもよい。
挿抜時の機械的特性で長ピン、通常ピン、短ピンの接続
シーケンスを実現できるなら、どちらのコネクタで長短
を実現しても同等の効果が得られることはいうまでもな
い。
【００２４】また本実施の形態においては、長ピン２ａ
・２ｂを最も外側としたが、短ピン３ａ・３ｂを外側に
設けても良いし、通常ピンを外側としても略同等の効果
が得られることはいうまでもない。
・２ｂを最も外側としたが、短ピン３ａ・３ｂを外側に
設けても良いし、通常ピンを外側としても略同等の効果
が得られることはいうまでもない。
【００２５】
【発明の効果】以上のように本発明のＰＣカード用コネ
クタには、他ピンと寸法を変えた短ピン２本と長ピン２
本の計４本の検出ピンを両端部に設け、ＰＣカードに
は、ＰＣカード用コネクタの計４本の検出ピンに接続す
るピンからハイレベル信号もしくはローレベル信号のい
ずれかの固定信号を出力する手段を設け、ＰＣカード処
理装置には、ＰＣカード用コネクタの長ピン２本のうち
いずれか一方から固定信号がアサートされ、且つ短ピン
２本のうちいずれか一方から固定信号がネゲートされて
いる時に、バス信号を非活性化する手段と、短ピン２本
の両方から前記固定信号がアサートされている時には、
長ピン２本を電源もしくはグランド端子に置換する制御
手段とを設けることにより、実質的には検出ピンを増や
すことなく、ＰＣカードのバス信号とＰＣカード処理装
置のバス信号とが接続する以前に、ＰＣカードの挿入を
ＰＣカード処理装置に知らせ、事前にバス信号の状態を
非活性にすることを可能とする。
クタには、他ピンと寸法を変えた短ピン２本と長ピン２
本の計４本の検出ピンを両端部に設け、ＰＣカードに
は、ＰＣカード用コネクタの計４本の検出ピンに接続す
るピンからハイレベル信号もしくはローレベル信号のい
ずれかの固定信号を出力する手段を設け、ＰＣカード処
理装置には、ＰＣカード用コネクタの長ピン２本のうち
いずれか一方から固定信号がアサートされ、且つ短ピン
２本のうちいずれか一方から固定信号がネゲートされて
いる時に、バス信号を非活性化する手段と、短ピン２本
の両方から前記固定信号がアサートされている時には、
長ピン２本を電源もしくはグランド端子に置換する制御
手段とを設けることにより、実質的には検出ピンを増や
すことなく、ＰＣカードのバス信号とＰＣカード処理装
置のバス信号とが接続する以前に、ＰＣカードの挿入を
ＰＣカード処理装置に知らせ、事前にバス信号の状態を
非活性にすることを可能とする。
【００２６】さらには、ＰＣカードとＰＣカード用コネ
クタとの嵌合時における種々の寸法許容差や挿入方向に
対する傾斜しての挿抜等による接触点のばらつきを吸収
して、確実にＰＣカードの挿抜検出を可能とし、活線挿
抜が可能な優れたＰＣカード用コネクタ、ＰＣカード、
ＰＣカード処理装置を実現できるものである。
クタとの嵌合時における種々の寸法許容差や挿入方向に
対する傾斜しての挿抜等による接触点のばらつきを吸収
して、確実にＰＣカードの挿抜検出を可能とし、活線挿
抜が可能な優れたＰＣカード用コネクタ、ＰＣカード、
ＰＣカード処理装置を実現できるものである。
【図１】本発明における実施の形態のＰＣカードとＰＣ
カード用コネクタの断面図
カード用コネクタの断面図
【図２】本発明における実施の形態のＰＣカードとＰＣ
カード処理装置のブロック図
カード処理装置のブロック図
【図３】本発明における実施の形態の動作フローチャー
ト
ト
【図４】従来のＰＣカードとＰＣカード用コネクタの断
面図
面図
【図５】従来のＰＣカードとＰＣカード用コネクタの他
の断面図
の断面図
１ ＰＣカード用コネクタ ２ａ・２ｂ 長ピン ３ａ・３ｂ 短ピン ４ ＰＣカード側コネクタ ７ ＰＣカード処理装置 １２ ＰＣカード
Claims (5)
- 【請求項１】 他ピンと長さの異なる短ピン２本と長ピ
ン２本の検出ピンを両端部に備えたことを特徴とするＰ
Ｃカード用コネクタ。 - 【請求項２】 請求項１記載のＰＣカード用コネクタに
接続可能なＰＣカード側コネクタを備えたことを特徴と
するＰＣカード。 - 【請求項３】 ＰＣカード用コネクタの検出ピンに接続
されるピンから固定信号が出力されることを特徴とする
請求項２記載のＰＣカード。 - 【請求項４】 請求項１記載のＰＣカード用コネクタを
備えたことを特徴とするＰＣカード処理装置。 - 【請求項５】 ＰＣカード処理装置とＰＣカードとが接
続されている際、ＰＣカード用コネクタの長ピン２本を
電源もしくはグランド端子に置換する制御手段を備えた
ことを特徴とする請求項４記載のＰＣカード処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16224497A JP3371760B2 (ja) | 1997-06-19 | 1997-06-19 | Ｐｃカード用コネクタ、ｐｃカード及びｐｃカード処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16224497A JP3371760B2 (ja) | 1997-06-19 | 1997-06-19 | Ｐｃカード用コネクタ、ｐｃカード及びｐｃカード処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH118030A true JPH118030A (ja) | 1999-01-12 |
| JP3371760B2 JP3371760B2 (ja) | 2003-01-27 |
Family
ID=15750740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16224497A Expired - Fee Related JP3371760B2 (ja) | 1997-06-19 | 1997-06-19 | Ｐｃカード用コネクタ、ｐｃカード及びｐｃカード処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3371760B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002050435A (ja) * | 2000-08-02 | 2002-02-15 | Nec Corp | 活線挿抜検出回路および活線挿抜方法 |
| JP2007226723A (ja) * | 2006-02-27 | 2007-09-06 | Ricoh Co Ltd | 外部電子計算機の表示および入力操作が可能な入出力装置一体型電子計算機 |
| JP2011118844A (ja) * | 2009-12-07 | 2011-06-16 | Buffalo Inc | 接続確認システム及び本体機器 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01237783A (ja) * | 1988-03-18 | 1989-09-22 | Canon Inc | 電子機器の接続方式 |
| JPH0294271A (ja) * | 1988-09-28 | 1990-04-05 | Nec Corp | インタフェースパッケージ |
| JPH03187169A (ja) * | 1989-12-15 | 1991-08-15 | Fujitsu General Ltd | Ｉｃカードの接続装置 |
| JPH08125361A (ja) * | 1994-10-26 | 1996-05-17 | Matsushita Electric Ind Co Ltd | 活性挿抜可能なプリント基板 |
| JPH08234869A (ja) * | 1995-02-23 | 1996-09-13 | Nec Corp | 活線挿抜方式 |
| JPH09190859A (ja) * | 1996-01-08 | 1997-07-22 | Casio Comput Co Ltd | コネクタ |
| JPH10308262A (ja) * | 1997-05-09 | 1998-11-17 | Shimadzu Corp | 制御回路装置 |
-
1997
- 1997-06-19 JP JP16224497A patent/JP3371760B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01237783A (ja) * | 1988-03-18 | 1989-09-22 | Canon Inc | 電子機器の接続方式 |
| JPH0294271A (ja) * | 1988-09-28 | 1990-04-05 | Nec Corp | インタフェースパッケージ |
| JPH03187169A (ja) * | 1989-12-15 | 1991-08-15 | Fujitsu General Ltd | Ｉｃカードの接続装置 |
| JPH08125361A (ja) * | 1994-10-26 | 1996-05-17 | Matsushita Electric Ind Co Ltd | 活性挿抜可能なプリント基板 |
| JPH08234869A (ja) * | 1995-02-23 | 1996-09-13 | Nec Corp | 活線挿抜方式 |
| JPH09190859A (ja) * | 1996-01-08 | 1997-07-22 | Casio Comput Co Ltd | コネクタ |
| JPH10308262A (ja) * | 1997-05-09 | 1998-11-17 | Shimadzu Corp | 制御回路装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002050435A (ja) * | 2000-08-02 | 2002-02-15 | Nec Corp | 活線挿抜検出回路および活線挿抜方法 |
| JP2007226723A (ja) * | 2006-02-27 | 2007-09-06 | Ricoh Co Ltd | 外部電子計算機の表示および入力操作が可能な入出力装置一体型電子計算機 |
| JP2011118844A (ja) * | 2009-12-07 | 2011-06-16 | Buffalo Inc | 接続確認システム及び本体機器 |
| CN102185191A (zh) * | 2009-12-07 | 2011-09-14 | 巴比禄股份有限公司 | 连接确认系统以及主体设备 |
| US8405513B2 (en) | 2009-12-07 | 2013-03-26 | Buffalo Inc. | Connection confirmation system and main body device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3371760B2 (ja) | 2003-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4126178B2 (ja) | 周辺装置が接続されているインターフェースのタイプを検出するための方法および装置 | |
| US7277966B2 (en) | Method and apparatus for detecting the type of interface to which a peripheral device is connected | |
| US6062480A (en) | Hot docking system and methods for detecting and managing hot docking of bus cards | |
| US5805833A (en) | Method and apparatus for replicating peripheral device ports in an expansion unit | |
| JP2000056871A (ja) | Ｕｓｂシステム用のｅｍｓエンハンスメント回路 | |
| JP3974288B2 (ja) | 周辺装置をコンピュータに登録する方法及び装置 | |
| US5758101A (en) | Method and apparatus for connecting and disconnecting peripheral devices to a powered bus | |
| US6625790B1 (en) | Method and apparatus for detecting the type of interface to which a peripheral device is connected | |
| KR100417186B1 (ko) | 업그레이드 장치 설치 시 그래픽 버스 상의 부하 균형유지 방법 및 장치 | |
| JP2001307025A (ja) | Ｉ／ｏ装置および電子機器 | |
| CN111881074B (zh) | 电子系统、主机端装置及控制方法 | |
| US7099966B2 (en) | Point-to-point electrical loading for a multi-drop bus | |
| JPH06214762A (ja) | コンピュータ入力装置用のホット・プラグ・サポート | |
| JP2008065364A (ja) | 拡張システム、アドインカード及び外部装置 | |
| US6598109B1 (en) | Method and apparatus for connecting between standard mini PCI component and non-standard mini PCI component based on selected signal lines and signal pins | |
| JPH118030A (ja) | Ｐｃカード用コネクタ、ｐｃカード及びｐｃカード処理装置 | |
| JP2001109697A (ja) | マルチインターフェース装置およびｂｉｏｓ処理方法 | |
| WO2000041085A1 (en) | Method and apparatus for disabling a graphics device when an upgrade device is installed | |
| KR20010019356A (ko) | 유니버설 시리얼 버스 디바이스에서 정전기 충격에 의한 오동작을 처리 하기위한 방법 및 장치 | |
| JP3236275B2 (ja) | キーボードおよびマウスのホットプラグ装置 | |
| JP3222540B2 (ja) | 記憶媒体及び前記記憶媒体を着脱する電子機器 | |
| JP2001142796A (ja) | Ｕｓｂデバイスの通信回復方法および通信回復装置 | |
| GB2276963A (en) | Preventing signal corruption on a common bus of a computer system. | |
| KR20010110497A (ko) | 노트북 피씨의 인터페이스장치 및 방법 | |
| JPH09160675A (ja) | 活線挿抜方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |