JP2001109697A - マルチインターフェース装置およびｂｉｏｓ処理方法 - Google Patents
マルチインターフェース装置およびｂｉｏｓ処理方法Info
- Publication number
- JP2001109697A JP2001109697A JP28641599A JP28641599A JP2001109697A JP 2001109697 A JP2001109697 A JP 2001109697A JP 28641599 A JP28641599 A JP 28641599A JP 28641599 A JP28641599 A JP 28641599A JP 2001109697 A JP2001109697 A JP 2001109697A
- Authority
- JP
- Japan
- Prior art keywords
- interface
- connector
- type
- detection
- peripheral device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 多様なインターフェースに対応可能なインタ
ーフェース装置およびＢＩＯＳ制御方法を提供する。 【解決手段】 ＰＣに接続された周辺機器のインターフ
ェースの種類を検出し、対応するＰＣ内部のインターフ
ェースを選択して周辺機器とＰＣとを接続することで最
小限のコネクタで多様なインターフェースへの対応を可
能とする。
ーフェース装置およびＢＩＯＳ制御方法を提供する。 【解決手段】 ＰＣに接続された周辺機器のインターフ
ェースの種類を検出し、対応するＰＣ内部のインターフ
ェースを選択して周辺機器とＰＣとを接続することで最
小限のコネクタで多様なインターフェースへの対応を可
能とする。
Description
【０００１】
【発明の属する技術分野】本発明はパーソナルコンピュ
ータ（以下ＰＣと記すこともある）などに装備すること
が可能なマルチインターフェース装置およびＰＣのＢＩ
ＯＳ（ＢａｓｉｃＩｎｐｕｔ／Ｏｕｔｐｕｔ Ｓｙｅｔ
ｅｍ：バイオス）処理方法に関する。
ータ（以下ＰＣと記すこともある）などに装備すること
が可能なマルチインターフェース装置およびＰＣのＢＩ
ＯＳ（ＢａｓｉｃＩｎｐｕｔ／Ｏｕｔｐｕｔ Ｓｙｅｔ
ｅｍ：バイオス）処理方法に関する。
【０００２】
【従来の技術】ＰＣには多くの周辺機器が接続可能であ
り、従来ＰＣには例えば、図８に示すようにモデム等の
とのシリアルデータ伝送用のＣＯＭ、表示用ディスプレ
ィとの接続のためのＶＧＡ、ユニバーサルシリアルバス
のＵＳＢ、ＩＥＥＥ１３９４に準拠した１３９４、プリ
ンタ等への接続用のパラレルインターフェースＬＰＴ等
の接続端子が設けられていた。
り、従来ＰＣには例えば、図８に示すようにモデム等の
とのシリアルデータ伝送用のＣＯＭ、表示用ディスプレ
ィとの接続のためのＶＧＡ、ユニバーサルシリアルバス
のＵＳＢ、ＩＥＥＥ１３９４に準拠した１３９４、プリ
ンタ等への接続用のパラレルインターフェースＬＰＴ等
の接続端子が設けられていた。
【０００３】最近ＰＣの小型が進み、ラップトップＰ
Ｃ、ノート型ＰＣ、ＰＤＡ等の可搬型のＰＣも商品化さ
れており、これらの小型のＰＣではデスクトップＰＣの
用に全てのインターフェースに対応した接続端子を設け
ることは物理的に困難なため、拡張ボックス（ポートリ
プリケータ）など別体を接続して必要に応じて各種イン
ターフェースでの接続を可能としている。
Ｃ、ノート型ＰＣ、ＰＤＡ等の可搬型のＰＣも商品化さ
れており、これらの小型のＰＣではデスクトップＰＣの
用に全てのインターフェースに対応した接続端子を設け
ることは物理的に困難なため、拡張ボックス（ポートリ
プリケータ）など別体を接続して必要に応じて各種イン
ターフェースでの接続を可能としている。
【０００４】また、ネットワーク系のインターフェース
の種類は、特にその種類が多様化してきており、上述し
た１３９４やＵＳＢに加えて、例えば、ＩＳＤＮ回線接
続用のＩＳＤＮ、公共電話交換用のＰＳＴＮ、屋内電話
用のＨａｎｄｙ Ｐｈｏｎｅ（以下ＨＰと記す）等の接
続端子を介してＰＣと接続する要求もでてきている。
の種類は、特にその種類が多様化してきており、上述し
た１３９４やＵＳＢに加えて、例えば、ＩＳＤＮ回線接
続用のＩＳＤＮ、公共電話交換用のＰＳＴＮ、屋内電話
用のＨａｎｄｙ Ｐｈｏｎｅ（以下ＨＰと記す）等の接
続端子を介してＰＣと接続する要求もでてきている。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
たようにＰＣは小型化により物理的寸法の余裕度が減少
しているのに対して、ＰＣと周辺機器とのインターフェ
ースは多様化の一途をたどっており、このような相反す
る要求に対応することは極めて困難であるという問題点
を有していた。
たようにＰＣは小型化により物理的寸法の余裕度が減少
しているのに対して、ＰＣと周辺機器とのインターフェ
ースは多様化の一途をたどっており、このような相反す
る要求に対応することは極めて困難であるという問題点
を有していた。
【０００６】本発明はこの点に着目してなされたもので
あり、接続された周辺機器のインターフェースの種類を
検出し、対応するＰＣ内部のインターフェスを選択して
周辺機器とＰＣとの接続することにより最小限のコネク
タで多様なインターフェースへの対応を可能とすること
を目的とする。
あり、接続された周辺機器のインターフェースの種類を
検出し、対応するＰＣ内部のインターフェスを選択して
周辺機器とＰＣとの接続することにより最小限のコネク
タで多様なインターフェースへの対応を可能とすること
を目的とする。
【０００７】
【課題を解決するための手段】以上の課題を解決するた
めに、本発明のマルチインターフェース装置は、複数種
類のインターフェースに対応可能な内部インターフェー
ス手段と、所定種類のインターフェースを有する周辺機
器が接続されるコネクタと、前記コネクタを介して接続
される前記周辺機器のインターフェースの種類を検出す
る手段と、検出された前記周辺機器のインターフェース
の種類に対応した内部インターフェース手段を選択して
前記コネクタと前記内部インターフェース手段とを接続
する手段とから構成したことを特徴とする。また、本発
明になるＢＩＯＳ処理方法は、複数種類のインターフェ
ースに対応可能な内部インターフェース手段と、単一種
類のコネクタとを備えたコンピュータのＢＩＯＳ処理方
法において、前記単一のコネクタに接続される周辺機器
のインターフェースの種類を検出するステップと、前記
検出されたインターフェースの種類に対応した前記内部
インターフェース手段を選択して前記コネクタと前記内
部インタフェース手段とを接続するステップとからなる
ことを特徴とする。
めに、本発明のマルチインターフェース装置は、複数種
類のインターフェースに対応可能な内部インターフェー
ス手段と、所定種類のインターフェースを有する周辺機
器が接続されるコネクタと、前記コネクタを介して接続
される前記周辺機器のインターフェースの種類を検出す
る手段と、検出された前記周辺機器のインターフェース
の種類に対応した内部インターフェース手段を選択して
前記コネクタと前記内部インターフェース手段とを接続
する手段とから構成したことを特徴とする。また、本発
明になるＢＩＯＳ処理方法は、複数種類のインターフェ
ースに対応可能な内部インターフェース手段と、単一種
類のコネクタとを備えたコンピュータのＢＩＯＳ処理方
法において、前記単一のコネクタに接続される周辺機器
のインターフェースの種類を検出するステップと、前記
検出されたインターフェースの種類に対応した前記内部
インターフェース手段を選択して前記コネクタと前記内
部インタフェース手段とを接続するステップとからなる
ことを特徴とする。
【０００８】
【発明の実施の形態】図１は本発明の実施例の具体的構
成を示す図、図２はＢＩＯＳがインターフェースを切換
える動作を示すフローチャート、図３は本発明の実施例
を示す図、および図４は本発明の他の実施例を示す図、
図５はユニバーサルコネクタの一例を示す図、図６は接
続されたインターフェースの種類の検出を説明する図、
図７は検出孔を利用した検出を説明する図である。
成を示す図、図２はＢＩＯＳがインターフェースを切換
える動作を示すフローチャート、図３は本発明の実施例
を示す図、および図４は本発明の他の実施例を示す図、
図５はユニバーサルコネクタの一例を示す図、図６は接
続されたインターフェースの種類の検出を説明する図、
図７は検出孔を利用した検出を説明する図である。
【０００９】以下に図３を参照して本発明の実施例を説
明する。図３に示すようにＰＳＴＮ、ＩＳＤＮ、ＵＳ
Ｂ、１３９４、ＨＰ等の各インターフェース手段が、Ｐ
Ｃの標準的なバスである、例えば、ＰＣＩバスに接続さ
れている。これらの各インターフェース手段の共通コネ
クタとして単一のユニバーサルコネクタ１１が配置され
ており、ユニバーサルコネクタと上述したインターフェ
ース手段とがハードウェアスイッチ９を介して選択接続
されるように構成されている。上述したユニバーサルコ
ネクタ１１はＩＥＥＥ１３９４、ＵＳＢ、ＬＡＮ、ＩＳ
ＤＮ等で、プロトコルやコネクタ形状がバラバラで、特
に小型端末などではスペース面、コスト面で不都合が多
かった。これらを１つのコネクタに集約し、ハードウェ
ア、プロトコルを切り替えることで異なった機器に対応
する。
明する。図３に示すようにＰＳＴＮ、ＩＳＤＮ、ＵＳ
Ｂ、１３９４、ＨＰ等の各インターフェース手段が、Ｐ
Ｃの標準的なバスである、例えば、ＰＣＩバスに接続さ
れている。これらの各インターフェース手段の共通コネ
クタとして単一のユニバーサルコネクタ１１が配置され
ており、ユニバーサルコネクタと上述したインターフェ
ース手段とがハードウェアスイッチ９を介して選択接続
されるように構成されている。上述したユニバーサルコ
ネクタ１１はＩＥＥＥ１３９４、ＵＳＢ、ＬＡＮ、ＩＳ
ＤＮ等で、プロトコルやコネクタ形状がバラバラで、特
に小型端末などではスペース面、コスト面で不都合が多
かった。これらを１つのコネクタに集約し、ハードウェ
ア、プロトコルを切り替えることで異なった機器に対応
する。
【００１０】上述した図３に示した本発明の実施例を具
体化したＰＣの例を図１を参照して説明する。ＣＰＵ
１、メモリ２、ＢＩＯＳ３がローカルバス４を介して接
続されており、さらに、ＰＣＩブリッジ５を介してＰＣ
Ｉバス６に接続されている。さらにＰＣＩバス６には以
下に説明する複数のインターフェース手段が接続されて
いる。
体化したＰＣの例を図１を参照して説明する。ＣＰＵ
１、メモリ２、ＢＩＯＳ３がローカルバス４を介して接
続されており、さらに、ＰＣＩブリッジ５を介してＰＣ
Ｉバス６に接続されている。さらにＰＣＩバス６には以
下に説明する複数のインターフェース手段が接続されて
いる。
【００１１】さらに詳細に説明すると、例えば、ＵＳＢ
のインターフェース手段はＰＣＩブリッジ７１、リンク
層７２、物理層７３から構成されている。同様に１３９
４のインターフェース手段もＰＣＩブリッジ８１、リン
ク層８２、物理層８３から構成されている。それぞれの
物理層７３、８３は、従来は図８に示したように専用コ
ネクタに接続されていたが、図１に示すようにそれぞれ
の物理層７３、８３はハードウエアスイッチ９およびコ
モンスイッチ１０を介して単一のユニバーサルコネクタ
１１に接続されている。他のインターフェース手段につ
いてはその説明を省略するがそれぞれのインターフェー
ス手段はＰＣＩバス６とハードウエアスイッチ９との間
に接続されており、ハードウエアスイッチ９およびコモ
ンスイッチ１０を介してユニバーサルコネクタ１１に接
続されている。なお、ＰＣＩバス６はＰＣＩ／ＩＳＡブ
リッジ１２、ＩＳＡバス１３、およびマルチＩ／Ｏ１４
を介してマウス１５およびキーボード１６に接続されて
いる。
のインターフェース手段はＰＣＩブリッジ７１、リンク
層７２、物理層７３から構成されている。同様に１３９
４のインターフェース手段もＰＣＩブリッジ８１、リン
ク層８２、物理層８３から構成されている。それぞれの
物理層７３、８３は、従来は図８に示したように専用コ
ネクタに接続されていたが、図１に示すようにそれぞれ
の物理層７３、８３はハードウエアスイッチ９およびコ
モンスイッチ１０を介して単一のユニバーサルコネクタ
１１に接続されている。他のインターフェース手段につ
いてはその説明を省略するがそれぞれのインターフェー
ス手段はＰＣＩバス６とハードウエアスイッチ９との間
に接続されており、ハードウエアスイッチ９およびコモ
ンスイッチ１０を介してユニバーサルコネクタ１１に接
続されている。なお、ＰＣＩバス６はＰＣＩ／ＩＳＡブ
リッジ１２、ＩＳＡバス１３、およびマルチＩ／Ｏ１４
を介してマウス１５およびキーボード１６に接続されて
いる。
【００１２】また、図５は周辺機器（外部機器）が接続
されるユニバーサルコネクタ１１の一例を示す図で、ユ
ニバーサルコネクタ１１は６ピンの１３９４コネクタを
変形流用したもので、６ピンの信号（電源）ラインａ〜
ｆを有する。このユニバーサルコネクタ１１には対応す
るコネクタプラグ（図１に示すコネクタプラグ３０）が
装着され、ＰＣと周辺機器３１（のインターフェス）が
接続されるようにして構成されている。
されるユニバーサルコネクタ１１の一例を示す図で、ユ
ニバーサルコネクタ１１は６ピンの１３９４コネクタを
変形流用したもので、６ピンの信号（電源）ラインａ〜
ｆを有する。このユニバーサルコネクタ１１には対応す
るコネクタプラグ（図１に示すコネクタプラグ３０）が
装着され、ＰＣと周辺機器３１（のインターフェス）が
接続されるようにして構成されている。
【００１３】次に本発明の特徴であるインターフェース
切換部の構成について説明する。インターフェス切換部
１７はＰＣＩブリッジ１８、検出制御手段１９、物理層
２０から構成され、コモンスイッチ１０を介して物理層
がユニバーサルコネクタ１１に選択接続される。コモン
スイッチ１０はユニバーサルコネクタ１１をインターフ
ェース切換部１７の物理層２０とハードウェアスイッチ
９の共通入出力部とに選択的に接続されるように構成さ
れている。
切換部の構成について説明する。インターフェス切換部
１７はＰＣＩブリッジ１８、検出制御手段１９、物理層
２０から構成され、コモンスイッチ１０を介して物理層
がユニバーサルコネクタ１１に選択接続される。コモン
スイッチ１０はユニバーサルコネクタ１１をインターフ
ェース切換部１７の物理層２０とハードウェアスイッチ
９の共通入出力部とに選択的に接続されるように構成さ
れている。
【００１４】コモンスイッチ１０およびハードウェアス
イッチ９はインターフェース切換部１７の検出制御部１
９からのコントロール信号で制御され、コモンスイッチ
１０はＢＩＯＳ起動時に、割込処理を実行する際にユニ
バーサルコネクタ１１とインターフェス制御部１７とが
接続されるように選択切換される。インターフェース検
出後の通常はユニバーサルコネクタ１１とハードウェア
スイッチ９とが接続されて、検出されたインターフェー
ス手段はハードウェアスイッチ９およびコモンスイッチ
１０を介してユニバーサルコネクタ１１に接続される。
イッチ９はインターフェース切換部１７の検出制御部１
９からのコントロール信号で制御され、コモンスイッチ
１０はＢＩＯＳ起動時に、割込処理を実行する際にユニ
バーサルコネクタ１１とインターフェス制御部１７とが
接続されるように選択切換される。インターフェース検
出後の通常はユニバーサルコネクタ１１とハードウェア
スイッチ９とが接続されて、検出されたインターフェー
ス手段はハードウェアスイッチ９およびコモンスイッチ
１０を介してユニバーサルコネクタ１１に接続される。
【００１５】次に図２（Ａ）（Ｂ）を参照してＰＣのＢ
ＩＯＳが実行するインターフェース手段の切換動作を説
明する。図２（Ａ）に示すように電源が投入（ＯＮ）さ
れる（ステップ１０１）とＢＩＯＳが起動（ステップ１
０２）して初期化・チェック・プラグアンドプレイ（Ｐ
＆Ｐ）によるリソースの割当処理を実行する（ステップ
１０３）。続いて、インターフェースの検出および切換
動作を実行する。具体的には、ユニバーサルコネクタ１
１に周辺装置３１のコネクタプラグ３０（例えば、図１
参照）が接続されるとインタフェース切換部１７により
インターフェースの種類が検出される（ステップ１０
４）。具体的な検出方法としては、例えば、図１に示す
ユニバーサルコネクタ１１とこれに挿入されるコネクタ
プラグ３０において、図６に示すように電源ラインのピ
ン配置をインタフェース毎に異なるものとして予め組合
せを造っておき電源ラインのピン位置で検出すればよ
い。すなわち、ユニバーサルコネクタ１１に挿入される
コネクタプラグ（図１に示すコネクタプラグ３０）にお
いて、６ピンの信号・電源ラインの電源ピンと、図７に
示すように、例えば、１３９４ではａとｂ、ＵＳＢでは
ａとｄの絶対位置に決めておく。なお、必要に応じてＰ
ＳＴＮ、ＩＳＤＮ、ＨＰでも同様に電源ピンの位置を決
めておく（図示せず）。このように構成すれば、インタ
ーフェース切換部１７の物理層２０から、ユニバーサル
コネクタ１１に接続されたコネクタプラグ３０のピン配
置、すなわち電源ラインのピン位置で接続されたインタ
ーフェースの種類を検出・判別できる。
ＩＯＳが実行するインターフェース手段の切換動作を説
明する。図２（Ａ）に示すように電源が投入（ＯＮ）さ
れる（ステップ１０１）とＢＩＯＳが起動（ステップ１
０２）して初期化・チェック・プラグアンドプレイ（Ｐ
＆Ｐ）によるリソースの割当処理を実行する（ステップ
１０３）。続いて、インターフェースの検出および切換
動作を実行する。具体的には、ユニバーサルコネクタ１
１に周辺装置３１のコネクタプラグ３０（例えば、図１
参照）が接続されるとインタフェース切換部１７により
インターフェースの種類が検出される（ステップ１０
４）。具体的な検出方法としては、例えば、図１に示す
ユニバーサルコネクタ１１とこれに挿入されるコネクタ
プラグ３０において、図６に示すように電源ラインのピ
ン配置をインタフェース毎に異なるものとして予め組合
せを造っておき電源ラインのピン位置で検出すればよ
い。すなわち、ユニバーサルコネクタ１１に挿入される
コネクタプラグ（図１に示すコネクタプラグ３０）にお
いて、６ピンの信号・電源ラインの電源ピンと、図７に
示すように、例えば、１３９４ではａとｂ、ＵＳＢでは
ａとｄの絶対位置に決めておく。なお、必要に応じてＰ
ＳＴＮ、ＩＳＤＮ、ＨＰでも同様に電源ピンの位置を決
めておく（図示せず）。このように構成すれば、インタ
ーフェース切換部１７の物理層２０から、ユニバーサル
コネクタ１１に接続されたコネクタプラグ３０のピン配
置、すなわち電源ラインのピン位置で接続されたインタ
ーフェースの種類を検出・判別できる。
【００１６】また、コネクタプラグ３０側に検出孔（図
示せず）を、ユニバーサルプラグ１１側に対応する検出
ピン（例えば、図５に示す検出ピンＰ１、Ｐ２、Ｐ３）
を設けて、図７に示すように検出結果（例えば、３つの
検出孔の組合せで検出してもよい）、例えば、検出ピン
Ｐ３のみで検出孔ありとされたら、ＵＳＢと検出する。
なお、検出孔、検出ピン、検出手段については民生用の
ＶＴＲのテープ種類検出手段と同様なもので構成するこ
とも可能である。
示せず）を、ユニバーサルプラグ１１側に対応する検出
ピン（例えば、図５に示す検出ピンＰ１、Ｐ２、Ｐ３）
を設けて、図７に示すように検出結果（例えば、３つの
検出孔の組合せで検出してもよい）、例えば、検出ピン
Ｐ３のみで検出孔ありとされたら、ＵＳＢと検出する。
なお、検出孔、検出ピン、検出手段については民生用の
ＶＴＲのテープ種類検出手段と同様なもので構成するこ
とも可能である。
【００１７】ユニバーサルコネクタ１１に接続された周
辺機器のインターフェースの種類が検出された後は、コ
ントロール信号によりコモンスイッチ１０、ハードウェ
アスイッチ９を切換えてユニバーサルコネクタ１１と検
出された物理層（例えば、物理層７３や８３）とを接続
する（ステップ１０５）。例えば、ＵＳＢの周辺装置が
接続されると、ユニバーサルプラグ１１を介してＵＳＢ
周辺機器とＰＣのインターフェース手段の物理層７３が
接続される。これらの処理が終了した後、通常動作と同
様にＯＳロード（ステップ１０６）、ＯＳ起動（ステッ
プ１０７）、アプリケーションの起動（ステップ１０
８）が行われ、必要に応じて、通常のドライバソフトが
組み込まれる。
辺機器のインターフェースの種類が検出された後は、コ
ントロール信号によりコモンスイッチ１０、ハードウェ
アスイッチ９を切換えてユニバーサルコネクタ１１と検
出された物理層（例えば、物理層７３や８３）とを接続
する（ステップ１０５）。例えば、ＵＳＢの周辺装置が
接続されると、ユニバーサルプラグ１１を介してＵＳＢ
周辺機器とＰＣのインターフェース手段の物理層７３が
接続される。これらの処理が終了した後、通常動作と同
様にＯＳロード（ステップ１０６）、ＯＳ起動（ステッ
プ１０７）、アプリケーションの起動（ステップ１０
８）が行われ、必要に応じて、通常のドライバソフトが
組み込まれる。
【００１８】また、１３９４のインタフェースやＵＳＢ
のインターフェースではホットプラグ機能（電源投入後
でも外部の周辺機器の接続したりはずしたり再接続する
ことが可能な機能）があるので、起動後に図２（Ｂ）に
示すようにユニバーサルコネクタ１１の挿脱検出（ステ
ップ２０１）し、割込処理（ステップ２０２）を開始し
て、ユニバーサルコネクタ１１に新たに接続されたイン
ターフェースの種類を検出し（ステップ２０３）、ハー
ドウェアスイッチ９でインターフェース切換動作が実行
（ステップ２０４）され、この後、割込処理を終了して
復帰する。（ステップ２０５）
のインターフェースではホットプラグ機能（電源投入後
でも外部の周辺機器の接続したりはずしたり再接続する
ことが可能な機能）があるので、起動後に図２（Ｂ）に
示すようにユニバーサルコネクタ１１の挿脱検出（ステ
ップ２０１）し、割込処理（ステップ２０２）を開始し
て、ユニバーサルコネクタ１１に新たに接続されたイン
ターフェースの種類を検出し（ステップ２０３）、ハー
ドウェアスイッチ９でインターフェース切換動作が実行
（ステップ２０４）され、この後、割込処理を終了して
復帰する。（ステップ２０５）
【００１９】なお、図３に示した実施例ではインターフ
ェースの切換をハードウェアスイッチ９により各インタ
ーフェース手段の物理層７３や８３とユニバーサルコネ
クタ１１との接続を選択切換するように構成したが、図
４に示すように各インターフェース手段を構成する物理
層、リンク層、ＰＣＩブリッジそれぞれを外部よりの制
御信号に応答して所定のインターフェース手段を構成す
るようにロジック的に再構成する、すなわち、ユニバー
サルコネクタ１１に接続された周辺機器のインターフェ
スの検出結果に応じてＰＣＩブリッジ、リンク層、物理
層の仕様・構成をロジック的に変更するように構成した
再構築ロジック（ＲＥ−ｃｏｎｆｉｇｕｒａｂｌｅ Ｌ
ｏｇｉｃ）２１をハードウェアスイッチ９の代わりに使
用することも可能である。
ェースの切換をハードウェアスイッチ９により各インタ
ーフェース手段の物理層７３や８３とユニバーサルコネ
クタ１１との接続を選択切換するように構成したが、図
４に示すように各インターフェース手段を構成する物理
層、リンク層、ＰＣＩブリッジそれぞれを外部よりの制
御信号に応答して所定のインターフェース手段を構成す
るようにロジック的に再構成する、すなわち、ユニバー
サルコネクタ１１に接続された周辺機器のインターフェ
スの検出結果に応じてＰＣＩブリッジ、リンク層、物理
層の仕様・構成をロジック的に変更するように構成した
再構築ロジック（ＲＥ−ｃｏｎｆｉｇｕｒａｂｌｅ Ｌ
ｏｇｉｃ）２１をハードウェアスイッチ９の代わりに使
用することも可能である。
【００２０】
【発明の効果】以上説明したように本発明の映像信号記
録装置では、ＰＣに周辺機器を接続するためのコネクタ
が一種類でよいため、小型のＰＣであっても多種のイン
ターフェースに対応することが可能となり、また、コネ
クタの形状が一種類であるので、コネクタを接続する際
に誤って他の種類のコネクタに接続するという事故も防
止でき、使用者がＰＣと周辺機器とを接続する際の作業
が極めて容易になり信頼性が向上し、さらに、ＢＩＯＳ
がＰＣに接続された周辺機器のインターフェースを自動
的に検出してＰＣないのインターフェース手段を選択切
換するので、ＯＳやアプリケーションにインターフェー
ス切換のための特殊なドライバソフト等を組み込む必要
が生ずることもない。
録装置では、ＰＣに周辺機器を接続するためのコネクタ
が一種類でよいため、小型のＰＣであっても多種のイン
ターフェースに対応することが可能となり、また、コネ
クタの形状が一種類であるので、コネクタを接続する際
に誤って他の種類のコネクタに接続するという事故も防
止でき、使用者がＰＣと周辺機器とを接続する際の作業
が極めて容易になり信頼性が向上し、さらに、ＢＩＯＳ
がＰＣに接続された周辺機器のインターフェースを自動
的に検出してＰＣないのインターフェース手段を選択切
換するので、ＯＳやアプリケーションにインターフェー
ス切換のための特殊なドライバソフト等を組み込む必要
が生ずることもない。
【００２１】
【図１】図１は本発明の実施例の具体的構成をを示す図
である。
である。
【図２】図２はインターフェース手段の切換手順を説明
するフローチャートである。
するフローチャートである。
【図３】図３は本発明の実施例を示す図である。
【図４】図４は本発明の他の実施例を示す図である。
【図５】図５はユニバーサルコネクタの一例を示す図で
ある。
ある。
【図６】図６は接続されたインターフェースの種類の検
出を説明する図、
出を説明する図、
【図７】図７は検出孔を利用した検出を説明する図、
【図８】図８は従来のＰＣのコネクタの一例を示す図で
ある。
ある。
１…ＣＰＵ、 ２…メモリ、 ３…ＢＩＯＳ、 ４…ローカルバス、 ５、１８、７１、８１…ＰＣＩブリッジ、 ６…ＰＣＩバス、 ７２、８２…リンク層、 ２０、７３、８３…物理層、 ９…ハードウェアスイッチ、 １０…コモンスイッチ、 １１…ユニバーサルコネクタ、 １２…ＰＣＩ／ＩＳＡブリッジ、 １３…ＩＳＡバス、 １４…マルチＩ／Ｏ １５…キーボード、 １６…マウス、 １７…インターフェース制御部、 １９…検出・制御部、 ２１…再構築ロジック（ＲＥ−ｃｏｎｆｉｇｕｒａｂｌ
ｅ Ｌｏｇｉｃ） ３０…ユニバーサルプラグ、 ３１…周辺機器
ｅ Ｌｏｇｉｃ） ３０…ユニバーサルプラグ、 ３１…周辺機器
Claims (2)
- 【請求項１】複数種類のインターフェースに対応可能な
内部インターフェース手段と、 所定種類のインターフェースを有する周辺機器が接続さ
れるコネクタと、 前記コネクタを介して接続される前記周辺機器のインタ
ーフェースの種類を検出する手段と、 検出された前記周辺機器のインターフェースの種類に対
応した内部インターフェース手段を選択して前記コネク
タと前記内部インターフェース手段とを接続する手段と
からなるマルチインターフェース装置。 - 【請求項２】複数種類のインターフェースに対応可能な
内部インターフェース手段と、単一種類のコネクタとを
備えたコンピュータのＢＩＯＳ処理方法において、 前記単一のコネクタに接続される周辺機器のインターフ
ェースの種類を検出するステップと、 前記検出されたインターフェースの種類に対応した前記
内部インターフェース手段を選択して前記コネクタと前
記内部インタフェース手段とを接続するステップとから
なるＢＩＯＳ処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28641599A JP2001109697A (ja) | 1999-10-07 | 1999-10-07 | マルチインターフェース装置およびｂｉｏｓ処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28641599A JP2001109697A (ja) | 1999-10-07 | 1999-10-07 | マルチインターフェース装置およびｂｉｏｓ処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001109697A true JP2001109697A (ja) | 2001-04-20 |
Family
ID=17704107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28641599A Pending JP2001109697A (ja) | 1999-10-07 | 1999-10-07 | マルチインターフェース装置およびｂｉｏｓ処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001109697A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6765485B2 (en) | 2001-05-07 | 2004-07-20 | Samsung Electronics Co., Ltd. | Computer and data communication control method thereof |
| JP2006500663A (ja) * | 2002-09-26 | 2006-01-05 | シェンジェンシランカカジヨウシャンゴンシ | データ交換および記憶を行う装置および方法 |
| CN102332667A (zh) * | 2010-06-30 | 2012-01-25 | 苹果公司 | 用于有源电缆的电路 |
| JP2012507947A (ja) * | 2008-10-31 | 2012-03-29 | シリコン イメージ，インコーポレイテッド | 標準機器コネクタでの代替コンテンツの伝送 |
| US8463881B1 (en) | 2007-10-01 | 2013-06-11 | Apple Inc. | Bridging mechanism for peer-to-peer communication |
| US8966134B2 (en) | 2011-02-23 | 2015-02-24 | Apple Inc. | Cross-over and bypass configurations for high-speed data transmission |
| US9112310B2 (en) | 2010-06-30 | 2015-08-18 | Apple Inc. | Spark gap for high-speed cable connectors |
| US9385478B2 (en) | 2010-06-30 | 2016-07-05 | Apple Inc. | High-speed connector inserts and cables |
| JP2018511879A (ja) * | 2015-04-02 | 2018-04-26 | ゼットティーイー コーポレイション | インターフェース識別方法および端末 |
-
1999
- 1999-10-07 JP JP28641599A patent/JP2001109697A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6765485B2 (en) | 2001-05-07 | 2004-07-20 | Samsung Electronics Co., Ltd. | Computer and data communication control method thereof |
| JP2006500663A (ja) * | 2002-09-26 | 2006-01-05 | シェンジェンシランカカジヨウシャンゴンシ | データ交換および記憶を行う装置および方法 |
| US7587554B2 (en) | 2002-09-26 | 2009-09-08 | Netac Technology Co., Ltd. | Device and method for providing data exchange and storage |
| US8463881B1 (en) | 2007-10-01 | 2013-06-11 | Apple Inc. | Bridging mechanism for peer-to-peer communication |
| US8976799B1 (en) | 2007-10-01 | 2015-03-10 | Apple Inc. | Converged computer I/O system and bridging mechanism for peer-to-peer communication |
| JP2012507947A (ja) * | 2008-10-31 | 2012-03-29 | シリコン イメージ，インコーポレイテッド | 標準機器コネクタでの代替コンテンツの伝送 |
| US8683190B2 (en) | 2010-06-30 | 2014-03-25 | Apple Inc. | Circuitry for active cable |
| US8516238B2 (en) | 2010-06-30 | 2013-08-20 | Apple Inc. | Circuitry for active cable |
| JP2013513193A (ja) * | 2010-06-30 | 2013-04-18 | アップル インコーポレイテッド | 能動的ケーブル用の回路網 |
| US8862912B2 (en) | 2010-06-30 | 2014-10-14 | Apple Inc. | Power distribution inside cable |
| CN102332667A (zh) * | 2010-06-30 | 2012-01-25 | 苹果公司 | 用于有源电缆的电路 |
| US9112310B2 (en) | 2010-06-30 | 2015-08-18 | Apple Inc. | Spark gap for high-speed cable connectors |
| US9274579B2 (en) | 2010-06-30 | 2016-03-01 | Apple Inc. | Circuitry for active cable |
| US9385478B2 (en) | 2010-06-30 | 2016-07-05 | Apple Inc. | High-speed connector inserts and cables |
| US9494989B2 (en) | 2010-06-30 | 2016-11-15 | Apple Inc. | Power distribution inside cable |
| US8966134B2 (en) | 2011-02-23 | 2015-02-24 | Apple Inc. | Cross-over and bypass configurations for high-speed data transmission |
| US10372650B2 (en) | 2011-02-23 | 2019-08-06 | Apple Inc. | Cross-over and bypass configurations for high-speed data transmission |
| JP2018511879A (ja) * | 2015-04-02 | 2018-04-26 | ゼットティーイー コーポレイション | インターフェース識別方法および端末 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10747267B2 (en) | Configuring docks | |
| US6956542B2 (en) | Method, apparatus and system for a secondary personal computer display | |
| US5930496A (en) | Computer expansion slot and associated logic for automatically detecting compatibility with an expansion card | |
| US5920709A (en) | Bus interface for IDE device | |
| JP3974288B2 (ja) | 周辺装置をコンピュータに登録する方法及び装置 | |
| US5852743A (en) | Method and apparatus for connecting a plug-and-play peripheral device to a computer | |
| US6925510B2 (en) | Peripheral or memory device having a combined ISA bus and LPC bus | |
| US6295566B1 (en) | PCI add-in-card capability using PCI-to-PCI bridge power management | |
| US7634649B2 (en) | Device initiated mode switching | |
| JP4117193B2 (ja) | コンピューティング・デバイスにおいてポートを有効化する方法 | |
| US20050060490A1 (en) | Apparatus for multiple host access to storage medium | |
| JPH0997127A (ja) | コンピュータシステム | |
| JP2001109697A (ja) | マルチインターフェース装置およびｂｉｏｓ処理方法 | |
| US20040088466A1 (en) | Hot docking drive wedge and port replicator | |
| JPH11102296A (ja) | 制御装置及び制御方法 | |
| US7114067B2 (en) | Method of efficiently detecting whether a device is connected to an information processing system by detecting short circuits to predetermined signal lines of an IDE interface | |
| JPH0644094A (ja) | 代替システム制御装置のエラーを検出するコンピュータ・システム | |
| KR100216870B1 (ko) | 컴퓨터의 바이오스 공용 장치 및 공용 방법 | |
| US7009380B2 (en) | Interface device for product testing | |
| US20060095626A1 (en) | Multifunction adapter | |
| JP3122304B2 (ja) | ポータブルコンピュータ | |
| JP3718745B2 (ja) | 動作モード設定システム、動作モード設定方法及び動作モード設定プログラムを記録した記録媒体 | |
| JPH118030A (ja) | Ｐｃカード用コネクタ、ｐｃカード及びｐｃカード処理装置 | |
| KR100238763B1 (ko) | 노트북 피시의 확장용 플로피 디스크 드라이브 자동 인식장치 | |
| JP2003256360A (ja) | 拡張ボード装置 |