JPH0744293A - バスインターフェース装置 - Google Patents

バスインターフェース装置

Info

Publication number
JPH0744293A
JPH0744293A JP5192311A JP19231193A JPH0744293A JP H0744293 A JPH0744293 A JP H0744293A JP 5192311 A JP5192311 A JP 5192311A JP 19231193 A JP19231193 A JP 19231193A JP H0744293 A JPH0744293 A JP H0744293A
Authority
JP
Japan
Prior art keywords
card
common bus
buffer
power supply
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5192311A
Other languages
English (en)
Inventor
Eiji Nakamoto
栄司 中本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP5192311A priority Critical patent/JPH0744293A/ja
Publication of JPH0744293A publication Critical patent/JPH0744293A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

(57)【要約】 【目的】高速性を損なうこと無くまた、他の構成カード
の動作に影響を与えないで、必要な構成カードを共通バ
スラインに対して活線状態で挿抜することができるよう
にする。 【構成】各構成カード内に設けられたバスインターフェ
ース手段を、共通バスと自身のカード内の内部バスに結
合するバッファICと、電源供給部から構成カードへ電
力を供給する電源ラインとは別に設けた電源ラインに接
続され、バッファICへの電力供給を制御するスイッチ
手段と、自身の構成カードの共通バスへの接続,切り離
しを検出するカード挿抜検出手段と、カード挿抜検出手
段からの挿抜予告信号を受け、共通バス上に騒乱信号を
出力すると共に、構成カードの抜き取り,挿入の予告信
号を受けると前記スイッチ手段をオフ,あるいはオンに
駆動する騒乱状態制御手段と、騒乱状態制御手段が出力
する共通バス上の騒乱信号をモニターし、バッファIC
に対して転送動作を行わないように制御するバッファ動
作制御手段とで構成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高い信頼性を要求され
るようなシステム、例えばプロセスの制御を行う分散形
制御システム等に適用されるバスインターフェース装置
に関し、更に詳しくは、電源供給部と、この電源供給部
から電力が供給されて動作する電子回路を搭載すると共
に、共通バスに対してコネクタを介して結合するバスイ
ンターフェース手段を含む複数の構成カード群とからな
るシステムに適用されるバスインターフェース装置に関
する。
【0002】
【従来の技術】プロセス制御を行う分散形制御システム
においては、信頼性を高めるためにプロセス制御演算を
行うプロセッサ装置を二重化構成あるいは多重化構成と
すると共に、各プロセッサ装置を共通バスに対してコネ
クタを介して接続する構成とし、一方のプロセッサ装置
が故障したような場合や、保守,点検等を行う場合に
は、コネクタ部分よりプロセッサ装置として機能する構
成カード部分を共通バスから切り離すことができるよう
にしてある。
【0003】この様な二重化構成としたプロセッサ装置
としては、例えば、特開平1−134634号公報や、
特開平1−134634号公報等に開示されているもの
がある。これらの二重化プロセッサ装置においては、い
ずれも2つのプロセッサ装置は共通のバスに対してバス
インターフェースを介して結合する構成となっていて、
このバスインターフェースには、通常、3ステート出力
(H/L出力状態,Hi−Z状態)を持つバッファIC
が使用される。この様な3ステートバッファICは、そ
の性質として、その電源電圧が動作範囲以下から完全に
なくなるまでの過渡領域では、前述したHi−Z状態を
保つことができない状態が存在する。
【0004】このために、システムが動作中に、プロセ
ッサ装置として動作する回路を搭載した構成カードを共
通バスに対して挿入したり、引き抜いて分離したりする
(以下これを総称して「挿抜」と称する)と、バッファ
ICへの電源電圧が動作範囲外になったとき、共通バス
上に騒乱を引起し、共通バスを使用してデータ転送を行
っている他のプロセッサ装置の動作に影響を与えるとい
う不具合いが発生する。
【0005】この様な不具合いを解決するために、従来
装置においては、コネクタの各接続端子の長さ等の構成
を工夫し、カードをコネクタに挿抜する際の接触シーケ
ンスを利用して、電源の接続と信号線の接続のタイミン
グに時間差を与え、電源電圧が動作範囲内にある時しか
信号線が接続されないような構成としてある。
【0006】
【発明が解決しようとする課題】しかしながら、従来装
置によっても、例えば、電源供給部をも含めて二重化構
成とする場合において、片方の電源供給部だけをオン,
オフしたり、また、電源供給部からの電圧がコネクタに
よる挿抜によらないでICの電源電圧範囲外となった
り、また、コネクタを挿抜する際の接触シーケンスが何
らかの原因で正常に行われないような場合、他のプロセ
ッサ装置の動作に影響を与える恐れがあるという課題が
あった。
【0007】本発明は、この様な点に鑑みてなされたも
ので、高い信頼性を確保するために、各構成要素を二重
化あるいは多重化構成とするシステムにおいて、構成カ
ードを共通バスから挿抜する際に、他の構成カードの動
作に何ら影響を及ぼすことがなく、従って、各構成カー
ドの点検,保守等の作業を容易に行える信頼性の高いバ
スインターフェース装置を提供することを目的とする。
【0008】
【課題を解決するための手段】この様な目的を達成する
本発明は、電源供給部と、この電源供給部から電力が供
給されて動作する電子回路を搭載すると共に共通バスに
対してコネクタを介して結合するバスインターフェース
手段を含む複数の構成カード群とからなるシステムであ
って、前記各構成カード内に設けられたバスインターフ
ェース手段は、それぞれ、前記共通バスと自身のカード
内の内部バスに結合するバッファICと、電源供給部か
ら構成カードへ電力を供給する電源ラインとは別に設け
た電源供給ラインに接続され、前記バッファICへの電
力供給を制御するスイッチ手段と、前記コネクタによる
自身の構成カードの共通バスへの挿入,抜き取りを検出
するカード挿抜検出手段と、このカード挿抜検出手段か
らの挿抜予告信号を受け、共通バス上に騒乱信号を出力
すると共に、構成カードの抜き取り予告信号を受けると
前記スイッチ手段をオフに、構成カードの挿入予告信号
を受けるとオンに駆動する騒乱状態制御手段と、この騒
乱状態制御手段が出力する共通バス上の騒乱信号をモニ
ターし当該騒乱信号が検出されると、バッファICに対
して転送動作を行わないように制御するバッファ動作制
御手段とを有することを特徴とするバスインターフェー
ス装置である。
【0009】
【作用】共通バスにコネクタを介して結合している各構
成カードにおいて、通常の正常な動作状態においては、
バッファICは、スイッチ手段を介して電源供給部から
の電力が供給され、バッファIC動作制御手段からの制
御信号に基づいて動作している。
【0010】騒乱状態制御手段は、構成カードをコネク
タから例えば抜き取るような場合、抜取り操作に伴って
最初に出力される予告信号を受け、スイッチ手段をオフ
に駆動し、バッファICへの電力供給を中断すると共
に、騒乱信号を共通バス上にアサートする。バッファI
Cへの電力供給が中断されると、電源電圧が下降する過
渡領域においては、共通バス上に騒乱を引き起こすこと
となるが、この間は、共通バスを用いてのデータ転送動
作が停止される。即ち、バッファ動作制御手段は、共通
バス上の騒乱信号をモニターしており、騒乱信号を検出
すると、バッファICに対して新たなデータ転送動作を
起動しないようにする。
【0011】これにより、構成カードの共通バスに対す
る挿抜の際に生ずる騒乱による他の構成カードへの影響
を回避することが可能となる。
【0012】
【実施例】以下図面を用いて本発明の一実施例を詳細に
説明する。図1は、本発明の対象となるシステムの基本
的な構成を示すブロック図である。図において、1は電
源供給部、2A,2B,2C…は電源供給部1から電力
が供給されて動作する電子回路を搭載した複数の構成カ
ード群で、いずれも、コネクタ3を介して共通バス4接
続され、全体システムを構成する。なお、電源供給部
は、ここでは、1つのみ示すが、この電源供給部を二重
化あるいは多重化構成としてもよい。
【0013】各構成カードは、内部に共通バス4と構成
カード内の内部バス(図示せず)とをつなぐバスインタ
ーフェース手段5を備えていて、各構成カードに搭載さ
れる電子回路との間のデータ転送は、バスインターフェ
ース手段5,コネクタ3,共通バス4を介して行われる
ようになっている。図2は、各構成カード2A,2B,
2C…に設けられているバスインターフェース手段5の
構成ブロック図である。
【0014】この図において、共通バスライン4は、デ
ータバスDBの外に、データ転送シーケンスを行う制御
信号や、バス使用中を示す信号,後で説明する騒乱信号
等を送る制御線L1,L2で構成されている。51は共
通バス4と自身のカード内の内部バスに結合するバッフ
ァICで、3ステート出力のものが用いられている。5
2はバッファIC51への電力の供給を制御するスイッ
チ手段で、電源供給部1に接続される電源ラインとは、
別に設けた電源ライン11に一端が接続されている。な
お、この電源ライン11は、例えばカード内に設けた電
源部(例えばバッテリー等)に接続され、そこから電力
が供給されるような構成でもよい。
【0015】53はコネクタによる自身のカードの共通
バスへの挿入接続,抜き取りを検出するカード挿抜検出
手段で、例えば、構成カードをコネクタに対して装着,
脱着する際に共通バスラインの接続端子より早く接続,
非接続する端子等で構成される。54は騒乱状態制御手
段で、カード挿抜検出手段53からの挿抜予告信号,電
源供給部から出力される停電,復電信号を受け、共通バ
ス4上に騒乱信号を出力すると共に、カードの抜き予告
信号,停電信号を受けるとスイッチ手段52をオフに駆
動するように構成してある。
【0016】55はバッファ動作制御手段で、共通バス
ライン4内の制御線を介して送られてくるデータ転送の
ための各種制御信号を受け、バッファIC51による通
常のデータ転送動作を制御すると共に、騒乱状態制御手
段54が出力する共通バスライン4上の騒乱信号をモニ
ターし、騒乱信号が検出された場合、バッファIC51
に対してデータ転送動作を起動しないように制御する。
なお、騒乱状態制御手段54やバッファ動作制御手段5
5も、カード内部のバッテリーから電力が供給されるよ
うな構成でもよい。
【0017】この様に構成した装置の動作を次に、通常
の動作,構成カードを引き抜く時の動作,構成カードを
挿入する時の動作とに分けて説明する。 (通常時の動作)構成カード2A,2B,2Cにおい
て、これらの構成カードがコネクタ3を介して共通バス
4に正確に接続されている状態では、騒乱状態制御手段
54からはスイッチ手段52に対してオン信号が出力さ
れている。スイッチ手段52はこれを受けてオン状態に
維持されており、バッファIC51に電源ライン11及
びスイッチ手段52を介して正常な電力が供給されてい
る。この状態では、バッファIC51は、バッファ動作
制御手段55からの制御信号に基づき、共通バス4内の
データバスと構成カード内部のバスとの間のデータ転送
シーケンスを実施している。
【0018】(構成カードを引き抜く時の動作)図3
は、この時の動作を示すタイムチャートである。共通バ
スライン4上には、はじめに、(a)に示すようにデー
タの転送が行われている。いま、この様な状態におい
て、構成カードを引き抜く操作を行うと、はじめに、カ
ード挿抜検出手段53がそれをいち早く検出し、(d)
に示すように、コネクタ3の各ラインの接続が切断され
るより前の時点で、Lレベル(Lアクティブとする)と
なる構成カードの抜き取りを予告する信号MAINTを
出力する。騒乱状態制御手段54は、カード抜き取り予
告信号MAINTを受けると、共通バスラインに出力す
る騒乱信号DISTUBを、(c)に示すようにLレベ
ルにアサートする。この騒乱信号DISTUBは、オー
プンコレクタディバイスで出力されるLアクティブの信
号で、この信号自身は挿抜時に他の構成カードに対して
騒乱を引き起こさないものとする。
【0019】各構成カードにおいて、バッファ動作制御
手段55は、共通バスライン4を通じて送られてくるこ
の騒乱信号DISTUBを受け、自身のカード内のバッ
ファIC51に対して、新規のデータ転送を保留するよ
うに指示する。また、共通バスライン4に出力するバス
使用中を示す信号BBSYを、(b)に示すようにネゲ
ートし、これにより共通バスライン4が開放された状態
となる。
【0020】騒乱状態制御手段54は、共通バスライン
4上に出力されるバス使用中を示す信号BBSYを監視
していて、この信号BBSYがネゲートされるのを確認
すると、スイッチ手段52を(e)に示すようにオフに
駆動し、バッファIC51への電源供給を断つ。スイッ
チ手段52がオフとなると、バッファIC51の電源電
圧Vcc2は、(f)に示すように例えば5Vから徐々
に0Vに向かって低下する。ここで、バッファICの電
源電圧が低下してゆく過渡領域では、共通バスライン4
上に、(a)に示すように騒乱状態を引き起こしてい
る。しかし、この時点では、共通バスライン4上では、
既にデータ転送が行われておらず影響はない。
【0021】その後、バッファIC51への電源電圧V
ccが0Vになると、共通バスライン4への騒乱も無く
なる。騒乱状態制御手段54は、スイッチ手段52をオ
フに駆動した後、電源電圧Vccが0Vになるまでの時
間を保証した所定の時間経過後、騒乱信号DISTUB
を(c)に示すようにネゲートする。これにより、バス
使用中信号BBSYは、(b)に示すようにLレベルと
なり他の構成カードとのデータ転送が、(a)に示すよ
うに再開される。
【0022】その後、騒乱状態制御手段54等の電源電
圧Vccも0Vになる。ここで、騒乱状態制御手段54
が出力する騒乱信号DISTUBは、前述したように共
通バスライン4に影響を与えないものであり、また、ス
イッチ手段52はオフ状態を維持していて、バッファI
Cが共通バスライン4に影響を与えることはなく、構成
カードをコネクタ3から引き抜くことができる。
【0023】(構成カードを挿入する時の動作)図4
は、この時の動作を示すタイムチャートである。共通バ
スライン4上には、(a)に示すように他の構成カード
間でデータの転送が行われている。いま、この様な状態
において、構成カードをコネクタ3に挿入する操作を行
うと、はじめに、カード挿抜検出手段53がそれをいち
早く検出し、(d)に示すように、コネクタ3の各ライ
ンの接続が行われるより前の時点で、構成カードの挿入
を予告するHレベルの信号MAINTを出力する。騒乱
状態制御手段54は、このHレベル信号に変化したカー
ド挿入予告信号MAINTを受けると、共通バスライン
に出力する騒乱信号DISTUBを、(c)に示すよう
にLレベルにアサートする。この騒乱信号DISTUB
は、カード挿入時に他の構成カードに対して騒乱を引き
起こさないものとする。
【0024】各構成カードにおいて、共通バスライン4
を通じてこの騒乱信号DISTUBを受けたバッファ動
作制御手段55は、自身のカード内のバッファIC51
に対して、新規のデータ転送を保留するように指示す
る。また、共通バスライン4にに出力するバス使用中を
示す信号BBSYを、(b)に示すようにネゲートし、
これにより共通バスライン4が開放された状態となる。
【0025】騒乱状態制御手段54は、共通バスライン
4上に出力されるバス使用中を示す信号BBSYを監視
していて、この信号BBSYがネゲートされるのを確認
すると、スイッチ手段52を(e)に示すようにオンに
駆動し、バッファIC51への電源電圧を供給する。バ
ッファIC51の電源電圧Vcc2は、(f)に示すよ
うに、スイッチ手段52がオンとなると0Vから徐々に
5Vに向かって上昇する。ここで、バッファICの電源
電圧が上昇してゆく過渡領域では、共通バスライン4上
に、(a)に示すように騒乱状態を引き起こしている
が、この時点では、共通バスライン4上では、既にデー
タ転送が行われておらず影響はない。
【0026】その後、バッファIC51への電源電圧V
ccが規定の5Vになると、共通バスライン4への騒乱
も無くなる。騒乱状態制御手段54は、スイッチ手段5
2をオンに駆動した後、電源電圧Vccが規定の5Vに
なるまでの時間を保証した所定の時間経過後、騒乱信号
DISTUBを(c)に示すようにネゲートする。これ
により、バス使用中信号BBSYは、(b)に示すよう
にLレベルとなり他の構成カードとのデータ転送が、
(a)に示すように再開される。
【0027】なお、上記の説明では、騒乱状態制御手段
54は、カード挿抜検出手段53からのカードの抜き取
り,挿入を示す予告信号を受けて動作する場合を説明し
たが、カードに供給されている電源の停電,復電を示す
信号を受ける場合にも、前述したと同様な動作を行わせ
ることが可能であり、この場合にも電源が引続き供給さ
れている他の構成カードへの動作に影響を与えることは
ない。
【0028】また、共通バスラインは、各構成カードに
対して二重化構成のものを使用するようにしてもよい。
この際、他の構成カード間でのデータ転送の動作は、騒
乱状態となっていない側のバスラインを用いて行うよう
に構成してもよい。
【0029】
【発明の効果】以上詳細に説明したように、本発明によ
れば、バッファICとして高速動作の可能な3ステート
出力のものを用いることが可能であり、高速性を損なう
こと無くまた、他の構成カードの動作に影響を与えない
で、必要な構成カードを共通バスラインに対して活線状
態で挿抜することができる。
【0030】従って、本発明は、高い信頼性が要求され
るような多重化システムのバスインターフェース装置に
適用して特に有効である。
【図面の簡単な説明】
【図1】本発明の対象となるシステムの基本的な構成を
示すブロック図である。
【図2】各構成カード2A,2B,2C…に設けられる
バスインターフェース手段5の構成ブロック図である。
【図3】構成カードを引き抜く時の動作を示すタイムチ
ャートである。
【図4】構成カードを挿入する時の動作を示すタイムチ
ャートである。
【符号の説明】
1 電源供給部 2A,2B,2C…構成カード 3 コネクタ 4 共通バス 5 バスインターフェース手段 51 バッファIC 52 スイッチ手段 53 カード挿抜検出手段 54 騒乱状態制御手段 55 バッファ動作制御手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】電源供給部と、この電源供給部から電力が
    供給されて動作する電子回路を搭載すると共に共通バス
    に対してコネクタを介して結合するバスインターフェー
    ス手段を含む複数の構成カード群とからなるシステムで
    あって、 前記各構成カード内に設けられたバスインターフェース
    手段は、それぞれ、 前記共通バスと自身のカード内の内部バスに結合するバ
    ッファICと、 電源供給部から構成カードへ電力を供給する電源ライン
    とは別に設けた電源供給ラインに接続され、前記バッフ
    ァICへの電力供給を制御するスイッチ手段と、 前記コネクタによる自身の構成カードの共通バスへの挿
    入,抜き取りを検出するカード挿抜検出手段と、 このカード挿抜検出手段からの挿抜予告信号を受け、共
    通バス上に騒乱信号を出力すると共に、構成カードの抜
    き取り予告信号を受けると前記スイッチ手段をオフに、
    構成カードの挿入予告信号を受けるとオンに駆動する騒
    乱状態制御手段と、 この騒乱状態制御手段が出力する共通バス上の騒乱信号
    をモニターし当該騒乱信号が検出されると、バッファI
    Cに対して転送動作を行わないように制御するバッファ
    動作制御手段とを有することを特徴とするバスインター
    フェース装置。
JP5192311A 1993-08-03 1993-08-03 バスインターフェース装置 Pending JPH0744293A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5192311A JPH0744293A (ja) 1993-08-03 1993-08-03 バスインターフェース装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5192311A JPH0744293A (ja) 1993-08-03 1993-08-03 バスインターフェース装置

Publications (1)

Publication Number Publication Date
JPH0744293A true JPH0744293A (ja) 1995-02-14

Family

ID=16289170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5192311A Pending JPH0744293A (ja) 1993-08-03 1993-08-03 バスインターフェース装置

Country Status (1)

Country Link
JP (1) JPH0744293A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997012312A1 (fr) * 1995-09-27 1997-04-03 Hitachi, Ltd. Dispositif entree/sortie pour la connexion et la deconnexion de lignes actives
US5920707A (en) * 1996-01-29 1999-07-06 Nec Corporation Bus controller and method therefor for supporting a live-line insertion/disconnection in a synchronous bus
CN113507283A (zh) * 2021-07-02 2021-10-15 青鸟消防股份有限公司 无极性总线隔离开关

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997012312A1 (fr) * 1995-09-27 1997-04-03 Hitachi, Ltd. Dispositif entree/sortie pour la connexion et la deconnexion de lignes actives
US5920707A (en) * 1996-01-29 1999-07-06 Nec Corporation Bus controller and method therefor for supporting a live-line insertion/disconnection in a synchronous bus
CN113507283A (zh) * 2021-07-02 2021-10-15 青鸟消防股份有限公司 无极性总线隔离开关

Similar Documents

Publication Publication Date Title
US6062480A (en) Hot docking system and methods for detecting and managing hot docking of bus cards
EP0373773B1 (en) Disengaging electrical circuit boards from power-supply units
EP1311958B1 (en) Method and apparatus for removing and installing a computer system bus agent without powering down the computer system
US20060045037A1 (en) Communication apparatus and control method for the communication apparatus
JPH0744293A (ja) バスインターフェース装置
CN101146145B (zh) 传输设备开关电自动测试系统及方法
JPH08125361A (ja) 活性挿抜可能なプリント基板
JP2000163164A (ja) 電源制御装置および無停電電源装置
JP2731749B2 (ja) 電源制御装置
JP2010055384A (ja) 接続状態診断装置
JP3110125B2 (ja) 活線挿抜制御方式
JPH08256191A (ja) データ処理装置
JP2004289964A (ja) 自動電源多重化装置
JPH0934594A (ja) 情報処理装置
JPH07253834A (ja) モジュール挿抜制御装置
JPS5836197Y2 (ja) パツケ−ジの給電回路
JPH05251882A (ja) 論理モジュールの活栓接続切断方法
JP3157749B2 (ja) 活線挿抜方式
JP2000010659A (ja) 活線挿抜保護装置
JPH06231055A (ja) 情報処理装置
JPH1153058A (ja) 機器間接続インタフェース装置
JPH0644208B2 (ja) 活性挿抜制御方式
JPH09138715A (ja) 活線挿抜制御装置
JP2003036127A (ja) パッケージの閉塞方法
JPH07182074A (ja) ホットスタンバイ式デュプレックスシステムの活線挿抜装置