JP2731749B2 - 電源制御装置 - Google Patents
電源制御装置Info
- Publication number
- JP2731749B2 JP2731749B2 JP7132408A JP13240895A JP2731749B2 JP 2731749 B2 JP2731749 B2 JP 2731749B2 JP 7132408 A JP7132408 A JP 7132408A JP 13240895 A JP13240895 A JP 13240895A JP 2731749 B2 JP2731749 B2 JP 2731749B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- control device
- power
- output
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＵＰＳ機能を個々に内
蔵し電気的に接続されシステム中唯一の電源制御装置に
より電源の投入・切断を行う情報処理装置の電源制御に
関し、特に、停電発生時バックアップバッテリの消耗に
よるシステム停止の早期検出を行う電源制御に関する。
蔵し電気的に接続されシステム中唯一の電源制御装置に
より電源の投入・切断を行う情報処理装置の電源制御に
関し、特に、停電発生時バックアップバッテリの消耗に
よるシステム停止の早期検出を行う電源制御に関する。
【０００２】
【従来の技術】個別に電源を備える複数の情報処理装置
及びＩＯ装置が電気的に接続されるシステム構成の電源
制御装置において、主電源制御装置からシステム全体の
電源投入操作を行った後のシステム電源投入状態を検出
する制御について説明する。
及びＩＯ装置が電気的に接続されるシステム構成の電源
制御装置において、主電源制御装置からシステム全体の
電源投入操作を行った後のシステム電源投入状態を検出
する制御について説明する。
【０００３】従来の電源制御装置の電源投入状態検出制
御は、例えば、特許公報平３−３２８０６号公報に示す
ように、電気的に接続された複数の情報処理装置及びＩ
Ｏ装置（以降システムと称す）全体の電源投入指示を行
う主電源制御装置と、被制御装置と、その被制御装置に
外付け若しくは内蔵された接続アダプタと、主制御装置
から接続アダプタに直流電圧を供給するための共通電源
ラインと、共通グランドラインと、主電源制御装置に全
被制御装置の電源投入完了を通知するための投入完了通
知信号ラインと、主電源制御装置と最初の接続アダプタ
間及び隣接する接続アダプタ間に設けられた投入指示信
号ラインとを備える。
御は、例えば、特許公報平３−３２８０６号公報に示す
ように、電気的に接続された複数の情報処理装置及びＩ
Ｏ装置（以降システムと称す）全体の電源投入指示を行
う主電源制御装置と、被制御装置と、その被制御装置に
外付け若しくは内蔵された接続アダプタと、主制御装置
から接続アダプタに直流電圧を供給するための共通電源
ラインと、共通グランドラインと、主電源制御装置に全
被制御装置の電源投入完了を通知するための投入完了通
知信号ラインと、主電源制御装置と最初の接続アダプタ
間及び隣接する接続アダプタ間に設けられた投入指示信
号ラインとを備える。
【０００４】次に、この従来の電源投入状態検出制御の
動作について説明する。
動作について説明する。
【０００５】主電源制御装置より投入指示信号が送信さ
れると接続アダプタは被制御装置に対して電源投入指示
を行う。被制御装置の電源が投入されると被制御装置か
ら接続アダプタに被制御装置投入完了信号が送られる。
接続アダプタは投入完了信号を受信すると隣接する接続
アダプタに投入指示信号を送出する。かかる動作を最終
端の接続アダプタまで繰り返し、主電源制御装置に投入
完了通知信号を送信する。主電源制御装置は投入完了通
知信号が有効極性になったことによりシステム全体の電
源が投入されていることを検知する。
れると接続アダプタは被制御装置に対して電源投入指示
を行う。被制御装置の電源が投入されると被制御装置か
ら接続アダプタに被制御装置投入完了信号が送られる。
接続アダプタは投入完了信号を受信すると隣接する接続
アダプタに投入指示信号を送出する。かかる動作を最終
端の接続アダプタまで繰り返し、主電源制御装置に投入
完了通知信号を送信する。主電源制御装置は投入完了通
知信号が有効極性になったことによりシステム全体の電
源が投入されていることを検知する。
【０００６】一方、前述のシステム内の被制御装置のう
ちの１つが電源切断された場合、この被制御装置を制御
する接続アダプタの被制御装置投入信号がオープンとな
り、接続アダプタ以降の投入指示信号は順次切断極性と
なり被制御装置の電源が切断され、投入完了通知信号が
無効極性となって主電源制御装置に通知される。
ちの１つが電源切断された場合、この被制御装置を制御
する接続アダプタの被制御装置投入信号がオープンとな
り、接続アダプタ以降の投入指示信号は順次切断極性と
なり被制御装置の電源が切断され、投入完了通知信号が
無効極性となって主電源制御装置に通知される。
【０００７】次に、電源投入状態を検出する手段を持た
ない従来電源制御の他例として本発明と類比するＵＰＳ
電源の電源制御を図７を参照して説明する。
ない従来電源制御の他例として本発明と類比するＵＰＳ
電源の電源制御を図７を参照して説明する。
【０００８】図７は、基本情報処理装置６４のバックプ
レーン６３とバックプレーン若しくはＩＯ装置である複
数の被電源制御装置４７が各々接続ケーブル１７で電気
的に接続されるシステムのブロック図である。
レーン６３とバックプレーン若しくはＩＯ装置である複
数の被電源制御装置４７が各々接続ケーブル１７で電気
的に接続されるシステムのブロック図である。
【０００９】付加装置1 ６５及び付加装置n ６５は、前
述した被電源制御装置４７と従電源制御装置５４を含む
付加電源装置５２によって構成され、システム電源投入
時被電源制御装置４７は付加電源装置５２からメイン電
源ＶＣＣ１６とメイン電源ＧＮＤ１５の電源供給を受け
る。
述した被電源制御装置４７と従電源制御装置５４を含む
付加電源装置５２によって構成され、システム電源投入
時被電源制御装置４７は付加電源装置５２からメイン電
源ＶＣＣ１６とメイン電源ＧＮＤ１５の電源供給を受け
る。
【００１０】基本情報処理装置６４は、ＣＰＵ７を含む
バックプレーン６３とバックプレーン６３にメイン電源
ＶＣＣ１６とメイン電源ＧＮＤ１５を供給する基本電源
装置５１とから構成される。
バックプレーン６３とバックプレーン６３にメイン電源
ＶＣＣ１６とメイン電源ＧＮＤ１５を供給する基本電源
装置５１とから構成される。
【００１１】基本電源装置５１は、付加電源装置５２に
主電源制御装置５３が付加されたものである。
主電源制御装置５３が付加されたものである。
【００１２】主電源制御装置５３は、基本電源装置５１
の従電源制御装置５４と投入信号２及びシグナルＧＮＤ
３により接続される。基本電源装置５１及び付加電源装
置５２の各々の従電源制御装置５４は、隣接する従電源
制御装置５４と投入信号２とシグナルＧＮＤ３によって
順次接続される。
の従電源制御装置５４と投入信号２及びシグナルＧＮＤ
３により接続される。基本電源装置５１及び付加電源装
置５２の各々の従電源制御装置５４は、隣接する従電源
制御装置５４と投入信号２とシグナルＧＮＤ３によって
順次接続される。
【００１３】次に、このＵＰＳ電源の動作について説明
する。
する。
【００１４】システムの電源投入を実行する場合、ま
ず、主電源制御装置５３は投入信号２を有効極性にす
る。有効極性となった投入信号２を受信した従電源制御
装置５４は基本電源装置５１の電源投入を実行すると同
時に隣接する従電源制御装置５４に有効極性の投入信号
２を送信する。かかる動作を従電源制御装置５４で順次
行うことでシステムの電源投入が完了する。
ず、主電源制御装置５３は投入信号２を有効極性にす
る。有効極性となった投入信号２を受信した従電源制御
装置５４は基本電源装置５１の電源投入を実行すると同
時に隣接する従電源制御装置５４に有効極性の投入信号
２を送信する。かかる動作を従電源制御装置５４で順次
行うことでシステムの電源投入が完了する。
【００１５】システムの電源投入完了後、本システムに
入力する電源が遮断され、システム中の一部の付加電源
装置５２の出力が停止し、付加装置６５の一装置がダウ
ンすると、前述した付加装置６５の出力する投入信号２
は無効極性となり、以降に接続された付加装置６５は停
止し、前述した付加装置６５より前段の付加装置６５及
び基本情報処理装置６４は各装置のＵＰＳ電源のバッテ
リが消耗するまで動作しつづける。
入力する電源が遮断され、システム中の一部の付加電源
装置５２の出力が停止し、付加装置６５の一装置がダウ
ンすると、前述した付加装置６５の出力する投入信号２
は無効極性となり、以降に接続された付加装置６５は停
止し、前述した付加装置６５より前段の付加装置６５及
び基本情報処理装置６４は各装置のＵＰＳ電源のバッテ
リが消耗するまで動作しつづける。
【００１６】
【発明が解決しようとする課題】図７で示すＵＰＳ電源
を備えた従来の複数の情報処理装置及び付加装置によっ
て構成されるシステムでは、主電源制御装置からの電源
投入指示に対応したシステムの電源投入状態を検出する
機構がないため、ＣＰＵからの制御が実行された際に電
源供給が停止している付加装置から応答が得られず、そ
の付加装置の故障と判断されてしまい、その都度付加装
置やシステムをチェックする必要があり、システムの信
頼性を低下してしまうという問題がある。
を備えた従来の複数の情報処理装置及び付加装置によっ
て構成されるシステムでは、主電源制御装置からの電源
投入指示に対応したシステムの電源投入状態を検出する
機構がないため、ＣＰＵからの制御が実行された際に電
源供給が停止している付加装置から応答が得られず、そ
の付加装置の故障と判断されてしまい、その都度付加装
置やシステムをチェックする必要があり、システムの信
頼性を低下してしまうという問題がある。
【００１７】また、従来の電源制御装置のシステムで
も、前述したように停止している付加装置からの応答を
ＣＰＵが期待するが、システムの被制御装置の電源の切
断は投入完了通知信号が無効極性となって主電源制御装
置に通知されるだけで、主システムの電源供給停止時Ｕ
ＰＳ電源のバッテリの消耗によりＣＰＵから制御対象の
システムが既に停止していることを検出できない。すな
わち、通常は応答を一定時間内に受信しないとタイムア
ウトとなり、ターゲットとなっている装置が故障したと
判断される。このときの動作はＰＯＷ断による停止状態
であり、正しい切り分けが行えないことになる。
も、前述したように停止している付加装置からの応答を
ＣＰＵが期待するが、システムの被制御装置の電源の切
断は投入完了通知信号が無効極性となって主電源制御装
置に通知されるだけで、主システムの電源供給停止時Ｕ
ＰＳ電源のバッテリの消耗によりＣＰＵから制御対象の
システムが既に停止していることを検出できない。すな
わち、通常は応答を一定時間内に受信しないとタイムア
ウトとなり、ターゲットとなっている装置が故障したと
判断される。このときの動作はＰＯＷ断による停止状態
であり、正しい切り分けが行えないことになる。
【００１８】そこで、図７のシステムに前述した従来技
術による投入指示信号に対応する投入完了信号を検出す
る手段を適用した場合について説明する。
術による投入指示信号に対応する投入完了信号を検出す
る手段を適用した場合について説明する。
【００１９】この場合、接続アダプタによって制御され
る被制御装置の電源投入動作及び投入完了通知は正常に
動作するが、被制御装置の電源が停止すると、その接続
アダプタは主電源制御装置に対して電源停止を通知する
ために後段に接続される接続アダプタに対し投入指示信
号を投入無効極性で送信する。接続アダプタは投入無効
極性の投入指示信号が入力されると次段の接続アダプタ
に投入指示信号を無効極性で送信し、順次前述した動作
が行われ接続された主制御装置に投入完了通知が無効と
なったことが送信される。接続アダプタに入力される投
入指示信号が無効極性となるとその接続アダプタは被制
御装置に対し電源切断指示を行う。
る被制御装置の電源投入動作及び投入完了通知は正常に
動作するが、被制御装置の電源が停止すると、その接続
アダプタは主電源制御装置に対して電源停止を通知する
ために後段に接続される接続アダプタに対し投入指示信
号を投入無効極性で送信する。接続アダプタは投入無効
極性の投入指示信号が入力されると次段の接続アダプタ
に投入指示信号を無効極性で送信し、順次前述した動作
が行われ接続された主制御装置に投入完了通知が無効と
なったことが送信される。接続アダプタに入力される投
入指示信号が無効極性となるとその接続アダプタは被制
御装置に対し電源切断指示を行う。
【００２０】これら一連の動作により、システムの電源
投入状態下でシステムに供給される電源が停止し、ＵＰ
Ｓ電源のバッテリの消耗によって付加装置の一つの電源
が停止すると、この付加装置に接続された接続アダプタ
は被制御装置の電源停止を検出し、次段の接続アダプタ
に投入指示信号を無効極性にして通知し、順次被制御装
置の電源切断を行う。すなわち、システム中に電源の停
止した付加装置が１つ発生すると、以降のすべての付加
装置が停止する。
投入状態下でシステムに供給される電源が停止し、ＵＰ
Ｓ電源のバッテリの消耗によって付加装置の一つの電源
が停止すると、この付加装置に接続された接続アダプタ
は被制御装置の電源停止を検出し、次段の接続アダプタ
に投入指示信号を無効極性にして通知し、順次被制御装
置の電源切断を行う。すなわち、システム中に電源の停
止した付加装置が１つ発生すると、以降のすべての付加
装置が停止する。
【００２１】以上説明した動作によって、動作中の付加
装置が停電によって停止した他の付加装置の影響を受け
て以降のアクセス中のシステムの電源が突然切断されて
しまい、システムの信頼性が低下するという問題があ
る。
装置が停電によって停止した他の付加装置の影響を受け
て以降のアクセス中のシステムの電源が突然切断されて
しまい、システムの信頼性が低下するという問題があ
る。
【００２２】
【課題を解決するための手段】(1) 本発明の電源制御装
置は、複数の情報処理装置又はＩＯ装置のそれぞれに設
けられ、ＵＰＳ電源（無停電電源）を外付け若しくは内
蔵した従電源制御装置と、複数の情報処理装置又はＩＯ
装置の内の１つの情報処理装置に設けられた主電源制御
装置とが電気的に接続されてシステムを構成し、主電源
制御装置から従電源制御装置に電源投入指示を行うこと
によりシステム全体の電源投入を行う電源制御装置にお
いて、ＵＰＳ電源の出力が停止したことを検出する従電
源制御装置と、従電源制御装置で検出したＵＰＳ電源の
出力停止を前記主電源制御装置に通知する手段と、主電
源制御装置が従電源制御装置から通知されたＵＰＳ電源
の出力停止をＣＰＵに通知する手段とを備えることを特
徴としている。 (2) 本発明の電源制御装置は、複数の情報処理装置又は
ＩＯ装置のそれぞれに設けられ、ＵＰＳ電源（無停電電
源）を外付け若しくは内蔵した従電源制御装置と、前記
複数の情報処理装置又はＩＯ装置の内の１つの情報処理
装置に設けられた主電源制御装置とを電気的に接続して
システムを構成した電源制御装置において、ＡＣ電源を
入力してＤＣ電源を出力する第１の電源とバッテリと第
１の電源が正常な場合第１の電源の出力を選択し第１の
電源が異常となった場合にバッテリの出力を選択してＤ
Ｃ出力を行う電源切換回路とを有するＵＰＳ電源と、Ｕ
ＰＳ電源の出力を入力し入力電圧が入力下限電圧のしき
い値より低下すると被電源制御装置に対する電源供給を
停止する機能を有し電源切換回路のＤＣ出力を入力して
被電源制御装置に動作電源を供給する第２の電源と、第
２の電源の出力が停止したことを検出し前記主電源制御
装置に検出結果を通知する通知信号を生成するためのリ
レー若しくはロジック回路を有し第２の電源の投入切断
制御を行う従電源制御装置と、従電源制御装置によって
生成された通知信号をワイヤードオア若しくは論理オア
することによって主電源制御装置に通知する手段と、を
前記複数の情報処理装置又はＩＯ装置のそれぞれに備え
た付加電源装置と、前記ＵＰＳ電源と、前記第２の電源
と、前記従電源制御装置と、前記主電源制御装置に通知
する手段と、前記従電源制御装置からの通知信号を検出
する主電源制御装置と、前記主電源制御装置で検出した
通知信号の状態をシステム中のＣＰＵに通知する手段
と、を前記１つの情報処理装置に備えた基本電源装置
と、を有することを特徴としている。 (3) 本発明の電源制御装置は、上記(2) の第２の電源の
入力下限電圧しきい値より低く設定されたしきい値を有
し、その第２の電源の投入切断の影響を受けず電源の出
力を行い、上記(2) の主電源制御装置若しくは従電源制
御装置に電源の供給を行う補助電源を備えることを特徴
としている。 (4) 本発明の電源制御装置は、上記(2) 又は(3) の主電
源制御装置が電源投入指示を行うために投入信号を出力
する機能を有し、上記(2) 又は(3) の従電源制御装置が
投入信号を受信し制御下にある第２の電源の電源投入を
実行した後第２の電源の出力が停止したことを検出した
場合その検出結果を他の従電源制御装置若しくは主電源
制御装置に通知する通知信号を出力する機能を有するこ
とを特徴としている。 (5) 本発明の電源制御装置は、上記(4) の主電源制御装
置が、通知信号の状態を判定するＬＰＵ（ローカルプロ
セッサユニット）と、前記通知信号を前記ＬＰＵに入力
する回路と、前記ＬＰＵにて判定した通知信号の状態の
判定結果をバックプレーンとして設置されたＣＰＵに送
出する回路とを有することを特徴としている。 (6) 本発明の電源制御装置は、上記(4) 又は(5) の従電
源制御装置が、上記(4)又は(5) の主電源制御装置及び
他の従電源制御装置とシステム全ての従電源制御装置の
内の最後に接続されている従電源制御装置からの通知信
号が順次シーケンシャルに通知されるようにシーケンシ
ャル接続され、制御下の第２の電源の出力が停止したこ
とを検出すると前段に接続された従電源制御装置にその
検出結果を通知信号により通知し、各従電源制御装置毎
に検出した制御下の第２の電源の出力状態検出結果と論
理オアして主電源制御装置に通知されるまでそのオア結
果を順次伝播させる回路を有することを特徴としてい
る。 (7) 本発明の電源制御装置は、上記(4) 又は(5) の従電
源制御装置が、通知信号によってシステム全ての他の従
電源制御装置とワイヤードオアされて主電源制御装置に
入力されるように接続され、制御下の第２の電源の出力
が停止したことを検出するとその検出結果を通知信号に
より通知し、各従電源制御装置毎に検出した制御下の第
２の電源の出力状態検出結果とワイヤードオアして主電
源制御装置に通知する回路を有することを特徴としてい
る。
置は、複数の情報処理装置又はＩＯ装置のそれぞれに設
けられ、ＵＰＳ電源（無停電電源）を外付け若しくは内
蔵した従電源制御装置と、複数の情報処理装置又はＩＯ
装置の内の１つの情報処理装置に設けられた主電源制御
装置とが電気的に接続されてシステムを構成し、主電源
制御装置から従電源制御装置に電源投入指示を行うこと
によりシステム全体の電源投入を行う電源制御装置にお
いて、ＵＰＳ電源の出力が停止したことを検出する従電
源制御装置と、従電源制御装置で検出したＵＰＳ電源の
出力停止を前記主電源制御装置に通知する手段と、主電
源制御装置が従電源制御装置から通知されたＵＰＳ電源
の出力停止をＣＰＵに通知する手段とを備えることを特
徴としている。 (2) 本発明の電源制御装置は、複数の情報処理装置又は
ＩＯ装置のそれぞれに設けられ、ＵＰＳ電源（無停電電
源）を外付け若しくは内蔵した従電源制御装置と、前記
複数の情報処理装置又はＩＯ装置の内の１つの情報処理
装置に設けられた主電源制御装置とを電気的に接続して
システムを構成した電源制御装置において、ＡＣ電源を
入力してＤＣ電源を出力する第１の電源とバッテリと第
１の電源が正常な場合第１の電源の出力を選択し第１の
電源が異常となった場合にバッテリの出力を選択してＤ
Ｃ出力を行う電源切換回路とを有するＵＰＳ電源と、Ｕ
ＰＳ電源の出力を入力し入力電圧が入力下限電圧のしき
い値より低下すると被電源制御装置に対する電源供給を
停止する機能を有し電源切換回路のＤＣ出力を入力して
被電源制御装置に動作電源を供給する第２の電源と、第
２の電源の出力が停止したことを検出し前記主電源制御
装置に検出結果を通知する通知信号を生成するためのリ
レー若しくはロジック回路を有し第２の電源の投入切断
制御を行う従電源制御装置と、従電源制御装置によって
生成された通知信号をワイヤードオア若しくは論理オア
することによって主電源制御装置に通知する手段と、を
前記複数の情報処理装置又はＩＯ装置のそれぞれに備え
た付加電源装置と、前記ＵＰＳ電源と、前記第２の電源
と、前記従電源制御装置と、前記主電源制御装置に通知
する手段と、前記従電源制御装置からの通知信号を検出
する主電源制御装置と、前記主電源制御装置で検出した
通知信号の状態をシステム中のＣＰＵに通知する手段
と、を前記１つの情報処理装置に備えた基本電源装置
と、を有することを特徴としている。 (3) 本発明の電源制御装置は、上記(2) の第２の電源の
入力下限電圧しきい値より低く設定されたしきい値を有
し、その第２の電源の投入切断の影響を受けず電源の出
力を行い、上記(2) の主電源制御装置若しくは従電源制
御装置に電源の供給を行う補助電源を備えることを特徴
としている。 (4) 本発明の電源制御装置は、上記(2) 又は(3) の主電
源制御装置が電源投入指示を行うために投入信号を出力
する機能を有し、上記(2) 又は(3) の従電源制御装置が
投入信号を受信し制御下にある第２の電源の電源投入を
実行した後第２の電源の出力が停止したことを検出した
場合その検出結果を他の従電源制御装置若しくは主電源
制御装置に通知する通知信号を出力する機能を有するこ
とを特徴としている。 (5) 本発明の電源制御装置は、上記(4) の主電源制御装
置が、通知信号の状態を判定するＬＰＵ（ローカルプロ
セッサユニット）と、前記通知信号を前記ＬＰＵに入力
する回路と、前記ＬＰＵにて判定した通知信号の状態の
判定結果をバックプレーンとして設置されたＣＰＵに送
出する回路とを有することを特徴としている。 (6) 本発明の電源制御装置は、上記(4) 又は(5) の従電
源制御装置が、上記(4)又は(5) の主電源制御装置及び
他の従電源制御装置とシステム全ての従電源制御装置の
内の最後に接続されている従電源制御装置からの通知信
号が順次シーケンシャルに通知されるようにシーケンシ
ャル接続され、制御下の第２の電源の出力が停止したこ
とを検出すると前段に接続された従電源制御装置にその
検出結果を通知信号により通知し、各従電源制御装置毎
に検出した制御下の第２の電源の出力状態検出結果と論
理オアして主電源制御装置に通知されるまでそのオア結
果を順次伝播させる回路を有することを特徴としてい
る。 (7) 本発明の電源制御装置は、上記(4) 又は(5) の従電
源制御装置が、通知信号によってシステム全ての他の従
電源制御装置とワイヤードオアされて主電源制御装置に
入力されるように接続され、制御下の第２の電源の出力
が停止したことを検出するとその検出結果を通知信号に
より通知し、各従電源制御装置毎に検出した制御下の第
２の電源の出力状態検出結果とワイヤードオアして主電
源制御装置に通知する回路を有することを特徴としてい
る。
【００２３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００２４】図１は本発明の電源制御装置の一実施例の
システム構成を示すブロック図である。
システム構成を示すブロック図である。
【００２５】基本情報処理装置８は、基本電源装置１０
と基本電源装置１０からメイン電源ＶＣＣ１６及びメイ
ン電源ＧＮＤ１５による電源供給を受け動作するバック
プレーン１４とを内蔵する。付加装置1 ９及び付加装置
n ９は、各々物理的に独立した装置であり、接続ケーブ
ル１７によってバックプレーン１４と電気的に接続され
る。すべての付加装置９は、バックプレーン若しくはＩ
Ｏ装置を示す被電源制御装置４７と被電源制御装置４７
にメイン電源ＧＮＤ１５，メイン電源ＶＣＣ１６を供給
する付加電源装置１１とを内蔵する。基本電源装置１０
は、付加電源装置１１に主電源制御装置１２を加えた構
成から成る。
と基本電源装置１０からメイン電源ＶＣＣ１６及びメイ
ン電源ＧＮＤ１５による電源供給を受け動作するバック
プレーン１４とを内蔵する。付加装置1 ９及び付加装置
n ９は、各々物理的に独立した装置であり、接続ケーブ
ル１７によってバックプレーン１４と電気的に接続され
る。すべての付加装置９は、バックプレーン若しくはＩ
Ｏ装置を示す被電源制御装置４７と被電源制御装置４７
にメイン電源ＧＮＤ１５，メイン電源ＶＣＣ１６を供給
する付加電源装置１１とを内蔵する。基本電源装置１０
は、付加電源装置１１に主電源制御装置１２を加えた構
成から成る。
【００２６】主電源制御装置１２は、投入信号２とＤＣ
ＯＮ ＡＬＭ１とシグナルＧＮＤ３とによって基本電
源装置１０の従電源制御装置１３と接続される。
ＯＮ ＡＬＭ１とシグナルＧＮＤ３とによって基本電
源装置１０の従電源制御装置１３と接続される。
【００２７】付加装置９の従電源制御装置１３は、隣接
する基本電源装置１０又は付加電源装置１１の従電源制
御装置１３と投入信号２，ＤＣ ＯＮ ＡＬＭ１，シグ
ナルＧＮＤ３によって順次接続される。
する基本電源装置１０又は付加電源装置１１の従電源制
御装置１３と投入信号２，ＤＣ ＯＮ ＡＬＭ１，シグ
ナルＧＮＤ３によって順次接続される。
【００２８】次に、主電源制御装置１２について図２を
参照して説明をする。
参照して説明をする。
【００２９】図２は図１に示すシステムの主電源制御装
置１２のブロック図である。
置１２のブロック図である。
【００３０】主電源制御装置１２は、補助電源ＶＣＣ２
４及び補助電源ＧＮＤ２５により電源供給を受け動作
し、ＬＰＵ１８と投入信号インターフェース２２とＤＣ
ＯＮＡＬＭ入力インターフェース２３とアラーム出力
インターフェース５５とから構成される。ＤＣ ＯＮ
ＡＬＭ入力インターフェース２３はＤＣ ＯＮ ＡＬＭ
１を補助電源ＶＣＣ２４によりＰｕｌｌｕｐする。
４及び補助電源ＧＮＤ２５により電源供給を受け動作
し、ＬＰＵ１８と投入信号インターフェース２２とＤＣ
ＯＮＡＬＭ入力インターフェース２３とアラーム出力
インターフェース５５とから構成される。ＤＣ ＯＮ
ＡＬＭ入力インターフェース２３はＤＣ ＯＮ ＡＬＭ
１を補助電源ＶＣＣ２４によりＰｕｌｌｕｐする。
【００３１】電源投入時、ＬＰＵ１８より投入出力信号
２１が送出され、投入信号インターフェース２２により
投入信号２が有効極性に駆動される。
２１が送出され、投入信号インターフェース２２により
投入信号２が有効極性に駆動される。
【００３２】主電源制御装置１２のＤＣ ＯＮ ＡＬＭ
入力インターフェース２３にＤＣＯＮ ＡＬＭ１が有効
極性で入力されると、ＤＣ ＯＮ ＡＬＭ入力信号２０
がセットされ、ＬＰＵ１８はこの割込を検出することに
よりアラームポート出力１９をドライブし、アラーム出
力インターフェース５５によりアラーム４がバックプレ
ーン１４のＩ・Ｆ回路５に通知され割込信号６によって
ＣＰＵ７に通知される。
入力インターフェース２３にＤＣＯＮ ＡＬＭ１が有効
極性で入力されると、ＤＣ ＯＮ ＡＬＭ入力信号２０
がセットされ、ＬＰＵ１８はこの割込を検出することに
よりアラームポート出力１９をドライブし、アラーム出
力インターフェース５５によりアラーム４がバックプレ
ーン１４のＩ・Ｆ回路５に通知され割込信号６によって
ＣＰＵ７に通知される。
【００３３】図３は図１に示すシステムの付加電源装置
１１のブロック図である。
１１のブロック図である。
【００３４】図３に示される付加電源装置１１は、基本
電源装置１０にも含まれ、主電源制御装置１２に対して
補助電源ＤＣ・ＤＣコンバータ４２から電源供給する。
電源装置１０にも含まれ、主電源制御装置１２に対して
補助電源ＤＣ・ＤＣコンバータ４２から電源供給する。
【００３５】ＡＣ・ＤＣコンバータ３４は、ＡＣ１００
Ｖ４４を入力し、ＡＣ・ＤＣコンバータ出力３７を電源
切換回路３９に給電する。ＡＣ・ＤＣコンバータ出力３
７が出力されている状態下では電源切換回路３９はバッ
テリＤＣ３６によりＵＰＳバッテリ３５に充電を行い且
つ１次側ＤＣ４０を出力する。ＡＣ・ＤＣコンバータ出
力３７が停止した場合、電源切換回路３９はＵＰＳバッ
テリ３５よりバッテリＤＣ３６を介して給電を受け、１
次側ＤＣ４０を出力する。
Ｖ４４を入力し、ＡＣ・ＤＣコンバータ出力３７を電源
切換回路３９に給電する。ＡＣ・ＤＣコンバータ出力３
７が出力されている状態下では電源切換回路３９はバッ
テリＤＣ３６によりＵＰＳバッテリ３５に充電を行い且
つ１次側ＤＣ４０を出力する。ＡＣ・ＤＣコンバータ出
力３７が停止した場合、電源切換回路３９はＵＰＳバッ
テリ３５よりバッテリＤＣ３６を介して給電を受け、１
次側ＤＣ４０を出力する。
【００３６】また、１次側ＤＣ４０は補助電源ＤＣ・Ｄ
Ｃコンバータ４２にも電源供給を行う。
Ｃコンバータ４２にも電源供給を行う。
【００３７】共通ＧＮＤ３８はＡＣ・ＤＣコンバータ３
４，電源切換回路３９，ＵＰＳバッテリ３５，補助電源
ＤＣ・ＤＣコンバータ４２，メイン電源ＤＣ・ＤＣコン
バータ４３に共通する接地電位線である。
４，電源切換回路３９，ＵＰＳバッテリ３５，補助電源
ＤＣ・ＤＣコンバータ４２，メイン電源ＤＣ・ＤＣコン
バータ４３に共通する接地電位線である。
【００３８】補助電源ＤＣ・ＤＣコンバータ４２の出力
する補助電源ＶＣＣ２４と補助電源ＧＮＤ２５は、従電
源制御装置１３に供給され、メイン電源ＤＣ・ＤＣコン
バータ４３の出力するメイン電源ＶＣＣ１６は従電源制
御装置１３及び被電源制御装置４７又はバックプレーン
１４に供給され、メイン電源ＧＮＤ１５は被電源制御装
置４７又はバックプレーン１４に供給される。メイン電
源ＤＣ・ＤＣコンバータ４３は、入力するＤＣ電圧の下
限しきい値を持ち、入力電圧がしきい値より低下すると
メイン電源ＶＣＣ１６の出力を停止する。
する補助電源ＶＣＣ２４と補助電源ＧＮＤ２５は、従電
源制御装置１３に供給され、メイン電源ＤＣ・ＤＣコン
バータ４３の出力するメイン電源ＶＣＣ１６は従電源制
御装置１３及び被電源制御装置４７又はバックプレーン
１４に供給され、メイン電源ＧＮＤ１５は被電源制御装
置４７又はバックプレーン１４に供給される。メイン電
源ＤＣ・ＤＣコンバータ４３は、入力するＤＣ電圧の下
限しきい値を持ち、入力電圧がしきい値より低下すると
メイン電源ＶＣＣ１６の出力を停止する。
【００３９】一方、補助電源ＤＣ・ＤＣコンバータ４２
は、メイン電源ＤＣ・ＤＣコンバータ４３の下限入力電
圧しきい値よりも低く設定された下限入力電圧しきい値
を持つ。
は、メイン電源ＤＣ・ＤＣコンバータ４３の下限入力電
圧しきい値よりも低く設定された下限入力電圧しきい値
を持つ。
【００４０】一次側ＤＣリレー４１は、メイン電源制御
信号２６によってＯＮ・ＯＦＦが制御され、メイン電源
制御信号２６が有効極性になると、ＯＮとなって１次側
ＤＣ４０をメイン電源ＤＣ・ＤＣコンバータ４３に通電
し、無効極性になるとＯＦＦとなって１次側ＤＣ４０を
遮断する。
信号２６によってＯＮ・ＯＦＦが制御され、メイン電源
制御信号２６が有効極性になると、ＯＮとなって１次側
ＤＣ４０をメイン電源ＤＣ・ＤＣコンバータ４３に通電
し、無効極性になるとＯＦＦとなって１次側ＤＣ４０を
遮断する。
【００４１】メイン電源の投入操作が行われた後にＡＣ
１００Ｖ４４の給電が停止すると、前述したように電源
切換回路３９によりＵＰＳバッテリ３５の給電に切り換
わる。その後、ＵＰＳバッテリ３５の電力の消耗が進み
１次側ＤＣ４０の電圧が低下し、メイン電源ＤＣ・ＤＣ
コンバータ４３の入力しきい値以下になるとメイン電源
ＶＣＣ１６の出力が停止する。
１００Ｖ４４の給電が停止すると、前述したように電源
切換回路３９によりＵＰＳバッテリ３５の給電に切り換
わる。その後、ＵＰＳバッテリ３５の電力の消耗が進み
１次側ＤＣ４０の電圧が低下し、メイン電源ＤＣ・ＤＣ
コンバータ４３の入力しきい値以下になるとメイン電源
ＶＣＣ１６の出力が停止する。
【００４２】従電源制御装置１３は、メイン電源ＶＣＣ
１６の出力停止を検出し、ＤＣ ＯＮ ＡＬＭ１を有効
極性にする。このとき補助電源ＤＣ・ＤＣコンバータ４
２の入力下限電圧しきい値がメイン電源ＤＣ・ＤＣコン
バータ４３より低く設定されているため従電源制御装置
１３の電源供給は継続される。
１６の出力停止を検出し、ＤＣ ＯＮ ＡＬＭ１を有効
極性にする。このとき補助電源ＤＣ・ＤＣコンバータ４
２の入力下限電圧しきい値がメイン電源ＤＣ・ＤＣコン
バータ４３より低く設定されているため従電源制御装置
１３の電源供給は継続される。
【００４３】次に、従電源制御装置について図４を参照
して説明する。
して説明する。
【００４４】図４は図３に示す従電源制御装置１３のブ
ロック図である。
ロック図である。
【００４５】従電源制御装置１３は、メイン電源ＶＣＣ
１６と補助電源ＶＣＣ２４と補助電源ＧＮＤ２５の供給
を受けて動作するロジックである。補助電源被供給部３
２とメイン電源被供給部３３とから成る。従電源制御装
置１３は、ＤＣ ＯＮ ＡＬＭ１を受信するためのＤＣ
ＯＮ ＡＬＭ受信回路２７と、ＤＣ ＯＮ ＡＬＭ１
が有効極性でない場合にＰｕｌｌｕｐするＤＣ ＯＮ
ＡＬＭ受信Ｐｕｌｌｕｐ抵抗Ｒ4 ６０と、オープンコレ
クタ出力のＤＣ ＯＮ検出回路５６と、ＤＣＯＮ検出回
路５６の入力をクランプするＤＣ ＯＮ検出Ｐｕｌｌｕ
ｐ抵抗Ｒ3 ５９と、ＤＣ ＯＮ検出回路５６の出力がハ
イインピーダンスの状態のときＰｕｌｌｕｐするための
ＤＣ ＯＮ ＡＬＭ検出Ｐｕｌｌｕｐ抵抗Ｒ2 ５８と、
ＤＣＯＮ ＡＬＭ受信回路２７と、ＤＣ ＯＮ検出回路
５６の各出力を論理オアしてＤＣ ＯＮ ＡＬＭ１を出
力するオープンコレクタ出力のＤＣ ＯＮ ＡＬＭ送出
回路２９と、投入信号２を受信するための投入信号受信
回路２８と、投入信号２が有効極性でないときＰｕｌｌ
ｕｐする投入信号Ｐｕｌｌｕｐ抵抗Ｒ1 ５７と、次段従
電源制御装置に対し投入信号２を送出するオープンコレ
クタ出力の投入信号送出回路３０と、１次側ＤＣリレー
４１のＯＮ・ＯＦＦ制御を行うメイン電源制御信号２６
を出力するリレー制御信号出力回路３１とから構成され
る。
１６と補助電源ＶＣＣ２４と補助電源ＧＮＤ２５の供給
を受けて動作するロジックである。補助電源被供給部３
２とメイン電源被供給部３３とから成る。従電源制御装
置１３は、ＤＣ ＯＮ ＡＬＭ１を受信するためのＤＣ
ＯＮ ＡＬＭ受信回路２７と、ＤＣ ＯＮ ＡＬＭ１
が有効極性でない場合にＰｕｌｌｕｐするＤＣ ＯＮ
ＡＬＭ受信Ｐｕｌｌｕｐ抵抗Ｒ4 ６０と、オープンコレ
クタ出力のＤＣ ＯＮ検出回路５６と、ＤＣＯＮ検出回
路５６の入力をクランプするＤＣ ＯＮ検出Ｐｕｌｌｕ
ｐ抵抗Ｒ3 ５９と、ＤＣ ＯＮ検出回路５６の出力がハ
イインピーダンスの状態のときＰｕｌｌｕｐするための
ＤＣ ＯＮ ＡＬＭ検出Ｐｕｌｌｕｐ抵抗Ｒ2 ５８と、
ＤＣＯＮ ＡＬＭ受信回路２７と、ＤＣ ＯＮ検出回路
５６の各出力を論理オアしてＤＣ ＯＮ ＡＬＭ１を出
力するオープンコレクタ出力のＤＣ ＯＮ ＡＬＭ送出
回路２９と、投入信号２を受信するための投入信号受信
回路２８と、投入信号２が有効極性でないときＰｕｌｌ
ｕｐする投入信号Ｐｕｌｌｕｐ抵抗Ｒ1 ５７と、次段従
電源制御装置に対し投入信号２を送出するオープンコレ
クタ出力の投入信号送出回路３０と、１次側ＤＣリレー
４１のＯＮ・ＯＦＦ制御を行うメイン電源制御信号２６
を出力するリレー制御信号出力回路３１とから構成され
る。
【００４６】次に、この従電源制御装置１３の動作を説
明する。
明する。
【００４７】前段からの投入信号２の入力が有効極性と
なると、投入信号送出回路３０は次段の従電源制御装置
１３に接続された投入信号２を有効極性にする。同時に
リレー制御信号出力回路３１はメイン電源制御信号２６
によって１次側ＤＣリレー４１のスイッチをＯＮにす
る。
なると、投入信号送出回路３０は次段の従電源制御装置
１３に接続された投入信号２を有効極性にする。同時に
リレー制御信号出力回路３１はメイン電源制御信号２６
によって１次側ＤＣリレー４１のスイッチをＯＮにす
る。
【００４８】メイン電源ＤＣ・ＤＣコンバータ３は、入
力電源が供給開始され、メイン電源ＶＣＣ１６，メイン
電源ＧＮＤ１５の出力を行う。これにより従電源制御装
置１３のＤＣ ＯＮ検出回路５６は論理値ＬＯＷを出力
する。
力電源が供給開始され、メイン電源ＶＣＣ１６，メイン
電源ＧＮＤ１５の出力を行う。これにより従電源制御装
置１３のＤＣ ＯＮ検出回路５６は論理値ＬＯＷを出力
する。
【００４９】このとき、ＤＣ ＯＮ ＡＬＭ受信回路２
７の入力ＤＣ ＯＮ ＡＬＭ１が無効極性となっていた
場合、ＤＣ ＯＮ ＡＬＭ検出回路２９はＤＣ ＯＮ
ＡＬＭ１を無効極性で出力する。自付加電源装置１１の
メイン電源ＤＣ・ＤＣコンバータ４３の出力が停止した
場合、メイン電源ＶＣＣ１６の供給が断たれ、ＤＣＯＮ
検出回路５６の出力はハイインピーダンス状態となって
ＤＣ ＯＮ ＡＬＭ検出Ｐｕｌｌｕｐ抵抗Ｒ2 ５８によ
り有効極性となる。ＤＣ ＯＮ ＡＬＭ検出回路２９
は、ＤＣ ＯＮ検出回路５６からの入力が有効極性とな
ったことによりＤＣ ＯＮ ＡＬＭ１を有効極性で出力
する。
７の入力ＤＣ ＯＮ ＡＬＭ１が無効極性となっていた
場合、ＤＣ ＯＮ ＡＬＭ検出回路２９はＤＣ ＯＮ
ＡＬＭ１を無効極性で出力する。自付加電源装置１１の
メイン電源ＤＣ・ＤＣコンバータ４３の出力が停止した
場合、メイン電源ＶＣＣ１６の供給が断たれ、ＤＣＯＮ
検出回路５６の出力はハイインピーダンス状態となって
ＤＣ ＯＮ ＡＬＭ検出Ｐｕｌｌｕｐ抵抗Ｒ2 ５８によ
り有効極性となる。ＤＣ ＯＮ ＡＬＭ検出回路２９
は、ＤＣ ＯＮ検出回路５６からの入力が有効極性とな
ったことによりＤＣ ＯＮ ＡＬＭ１を有効極性で出力
する。
【００５０】一方、メイン電源ＶＣＣ１６が供給されて
いる状態でＤＣ ＯＮ ＡＬＭ受信回路２７がＤＣ Ｏ
Ｎ ＡＬＭ１を有効極性として認識すると、ＤＣ ＯＮ
ＡＬＭ受信回路２７の出力が有効極性となり、ＤＣ
ＯＮ ＡＬＭ検出回路２９はＤＣ ＯＮ ＡＬＭ１を有
効極性で出力する。ＤＣ ＯＮ ＡＬＭ１はかかる動作
によってメイン電源ＤＣ・ＤＣコンバータ出力の停止状
態の検出及び順次伝般がされ、主電源制御装置１２に送
信される。
いる状態でＤＣ ＯＮ ＡＬＭ受信回路２７がＤＣ Ｏ
Ｎ ＡＬＭ１を有効極性として認識すると、ＤＣ ＯＮ
ＡＬＭ受信回路２７の出力が有効極性となり、ＤＣ
ＯＮ ＡＬＭ検出回路２９はＤＣ ＯＮ ＡＬＭ１を有
効極性で出力する。ＤＣ ＯＮ ＡＬＭ１はかかる動作
によってメイン電源ＤＣ・ＤＣコンバータ出力の停止状
態の検出及び順次伝般がされ、主電源制御装置１２に送
信される。
【００５１】次に、本発明の他の実施例について図５を
参照して説明する。
参照して説明する。
【００５２】図５は本発明の電源制御装置の他の実施例
のシステム構成を示すブロック図である。
のシステム構成を示すブロック図である。
【００５３】図５に示すシステムは、基本情報処理装置
６１と付加装置1 ６２及び付加装置n ６２が接続ケーブ
ル１７によって電気的に接続され、図１に示すシステム
とは基本電源装置４８，付加電源装置４９，従電源制御
装置５０の構成と投入信号２，ＤＣ ＯＮ ＡＬＭ１，
シグナルＧＮＤ３の接続方法とが異なる。
６１と付加装置1 ６２及び付加装置n ６２が接続ケーブ
ル１７によって電気的に接続され、図１に示すシステム
とは基本電源装置４８，付加電源装置４９，従電源制御
装置５０の構成と投入信号２，ＤＣ ＯＮ ＡＬＭ１，
シグナルＧＮＤ３の接続方法とが異なる。
【００５４】まず、投入信号２，ＤＣ ＯＮ ＡＬＭ
１，シグナルＧＮＤ３の接続方法について説明する。
１，シグナルＧＮＤ３の接続方法について説明する。
【００５５】図１のシステムでは、主電源制御装置１２
と従電源制御装置１３の接続及び隣接する従電源制御装
置間での投入信号２，ＤＣ ＯＮ ＡＬＭ１，シグナル
ＧＮＤ３の接続がシーケンシャルに順次接続されるが、
図５に示すシステムでは、投入信号２，ＤＣ ＯＮ Ａ
ＬＭ１，シグナルＧＮＤ３の信号接続は主電源制御装置
１２とシステムすべての従電源制御装置５０にパラレル
（ディジーチューン）接続される。
と従電源制御装置１３の接続及び隣接する従電源制御装
置間での投入信号２，ＤＣ ＯＮ ＡＬＭ１，シグナル
ＧＮＤ３の接続がシーケンシャルに順次接続されるが、
図５に示すシステムでは、投入信号２，ＤＣ ＯＮ Ａ
ＬＭ１，シグナルＧＮＤ３の信号接続は主電源制御装置
１２とシステムすべての従電源制御装置５０にパラレル
（ディジーチューン）接続される。
【００５６】次に、この付加電源装置４９について図６
を参照して説明する。
を参照して説明する。
【００５７】図６は図５に示す付加電源装置４９のブロ
ック図である。
ック図である。
【００５８】付加電源装置４９は、図３に示す付加電源
装置１１と従電源制御装置の構成が異なり、補助電源Ｄ
Ｃ・ＤＣコンバータ４２からの電源供給を必要としな
い。従電源制御装置５０は、投入信号２を１次側ＤＣリ
レー４１に送信する信号線メイン電源制御信号２６とメ
イン電源ＶＣＣ１６によってスイッチングするＤＣ Ｏ
Ｎ ＡＬＭ出力リレー４５により構成される。
装置１１と従電源制御装置の構成が異なり、補助電源Ｄ
Ｃ・ＤＣコンバータ４２からの電源供給を必要としな
い。従電源制御装置５０は、投入信号２を１次側ＤＣリ
レー４１に送信する信号線メイン電源制御信号２６とメ
イン電源ＶＣＣ１６によってスイッチングするＤＣ Ｏ
Ｎ ＡＬＭ出力リレー４５により構成される。
【００５９】従電源制御装置５０は、投入信号２を有効
極性で受信すると、投入信号２と物理的に等価なメイン
電源制御信号２６により１次側ＤＣリレー４１をＯＮに
し、メイン電源ＤＣ・ＤＣコンバータ４３の電源投入を
行う。
極性で受信すると、投入信号２と物理的に等価なメイン
電源制御信号２６により１次側ＤＣリレー４１をＯＮに
し、メイン電源ＤＣ・ＤＣコンバータ４３の電源投入を
行う。
【００６０】投入信号２が無効極性の場合は１次側ＤＣ
リレー４１はＯＦＦする。
リレー４１はＯＦＦする。
【００６１】一方、メイン電源ＤＣ・ＤＣコンバータ４
３がメイン電源ＶＣＣ１６を出力すると、リレー制御信
号４６が有効極性となって、ＤＣ ＯＮ ＡＬＭ出力リ
レー４５の接点が開き、ＤＣ ＯＮ ＡＬＭ１はフロー
ティングとなる。ＤＣ ＯＮＡＬＭ１は主電源制御装置
１２で入力Ｐｕｌｌｕｐすることにより無効極性とな
る。
３がメイン電源ＶＣＣ１６を出力すると、リレー制御信
号４６が有効極性となって、ＤＣ ＯＮ ＡＬＭ出力リ
レー４５の接点が開き、ＤＣ ＯＮ ＡＬＭ１はフロー
ティングとなる。ＤＣ ＯＮＡＬＭ１は主電源制御装置
１２で入力Ｐｕｌｌｕｐすることにより無効極性とな
る。
【００６２】メイン電源ＶＣＣ１６の出力が停止すると
リレー制御信号４６が無効極性となり、ＤＣ ＯＮ Ａ
ＬＭ出力リレー４５の接点が閉じ、ＤＣ ＯＮ ＡＬＭ
１にグランド電位が出力される。
リレー制御信号４６が無効極性となり、ＤＣ ＯＮ Ａ
ＬＭ出力リレー４５の接点が閉じ、ＤＣ ＯＮ ＡＬＭ
１にグランド電位が出力される。
【００６３】この一連の動作によって、主電源制御装置
１２はＵＰＳバッテリ３５の出力電圧低下による付加装
置９又は付加装置６２のメイン電源ＤＣ・ＤＣコンバー
タ４３の出力停止を検出し、図２にて説明した動作によ
りＣＰＵ７に通知する。
１２はＵＰＳバッテリ３５の出力電圧低下による付加装
置９又は付加装置６２のメイン電源ＤＣ・ＤＣコンバー
タ４３の出力停止を検出し、図２にて説明した動作によ
りＣＰＵ７に通知する。
【００６４】
【発明の効果】以上説明したように、本発明の電源制御
装置は、個々にＵＰＳ電源を持つ基本情報処理装置と付
加接続された情報処理装置及びＩ・Ｏ装置が電気的に接
続されシステムを構築し主電源制御装置によってシステ
ム全ての電源制御を行う電源制御装置において、ＵＰＳ
電源のバッテリによりバックアップされ動作しているシ
ステムの一部の装置がバッテリ消耗によって停止したこ
とを、バッテリバックアップにより動作が継続している
他の装置に影響を与えることなく、ＣＰＵに通知する機
能を有することにより、通知以降のシステムの動作継続
を行うかどうかの判断ができ、システムの信頼性を向上
することができるという効果がある。
装置は、個々にＵＰＳ電源を持つ基本情報処理装置と付
加接続された情報処理装置及びＩ・Ｏ装置が電気的に接
続されシステムを構築し主電源制御装置によってシステ
ム全ての電源制御を行う電源制御装置において、ＵＰＳ
電源のバッテリによりバックアップされ動作しているシ
ステムの一部の装置がバッテリ消耗によって停止したこ
とを、バッテリバックアップにより動作が継続している
他の装置に影響を与えることなく、ＣＰＵに通知する機
能を有することにより、通知以降のシステムの動作継続
を行うかどうかの判断ができ、システムの信頼性を向上
することができるという効果がある。
【図１】本発明の電源制御装置の一実施例のシステム構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１に示すシステムの主電源制御装置１２のブ
ロック図である。
ロック図である。
【図３】図１に示すシステムの付加電源装置１１のブロ
ック図である。
ック図である。
【図４】図３に示す従電源制御装置１３のブロック図で
ある。
ある。
【図５】本発明の電源制御装置の他の実施例のシステム
構成を示すブロック図である。
構成を示すブロック図である。
【図６】図５に示す付加電源装置４９のブロック図であ
る。
る。
【図７】従来の電源制御装置の一実施例のシステム構成
を示すブロック図である。
を示すブロック図である。
１ ＤＣ ＯＮ ＡＬＭ ２ 投入信号 ３ シグナルＧＮＤ ４ アラーム ５ Ｉ・Ｆ回路 ６ 割込信号 ７ ＣＰＵ ８ 基本情報処理装置 ９ 付加装置（1 〜n ） １０ 基本電源装置 １１ 付加電源装置 １２ 主電源制御装置 １３ 従電源制御装置 １４ バックプレーン １５ メイン電源ＧＮＤ １６ メイン電源ＶＣＣ １７ 接続ケーブル １８ ＬＰＵ １９ アラームポート出力 ２０ ＤＣ ＯＮ ＡＬＭ入力信号 ２１ 投入出力信号 ２２ 投入信号インターフェース ２３ ＤＣ ＯＮ ＡＬＭ入力インターフェース ２４ 補助電源ＶＣＣ ２５ 補助電源ＧＮＤ ２６ メイン電源制御信号 ２７ ＤＣ ＯＮ ＡＬＭ受信回路 ２８ 投入信号受信回路 ２９ ＤＣ ＯＮ ＡＬＭ送信回路 ３０ 投入信号送信回路 ３１ リレー制御信号出力回路 ３２ 補助電源被供給部 ３３ メイン電源被供給部 ３４ ＡＣ・ＤＣコンバータ ３５ ＵＰＳバッテリ ３６ バッテリＤＣ ３７ ＡＣ・ＤＣコンバータ出力 ３８ 共通ＧＮＤ ３９ 電源切換回路 ４０ １次側ＤＣ ４１ １次側ＤＣリレー ４２ 補助電源ＤＣ・ＤＣコンバータ ４３ メイン電源ＤＣ・ＤＣコンバータ ４４ ＡＣ１００Ｖ ４５ ＤＣ ＯＮ ＡＬＭ出力リレー ４６ リレー制御信号 ４７ 被電源制御装置 ４８ 基本電源装置 ４９ 付加電源装置 ５０ 従電源制御装置 ５１ 基本電源装置 ５２ 付加電源装置 ５３ 主電源制御装置 ５４ 従電源制御装置 ５５ アラーム出力インターフェース ５６ ＤＣ ＯＮ検出回路 ５７ 投入信号Ｐｕｌｌｕｐ抵抗Ｒ1 ５８ ＤＣ ＯＮ ＡＬＭ検出Ｐｕｌｌｕｐ抵抗Ｒ2 ５９ ＤＣ ＯＮ検出Ｐｕｌｌｕｐ抵抗Ｒ3 ６０ ＤＣ ＯＮ ＡＬＭ受信Ｐｕｌｌｕｐ抵抗Ｒ4 ６１ 基本情報処理装置 ６２ 付加装置（1 〜n ） ６３ バックプレーン ６４ 基本情報処理装置 ６５ 付加装置（1 〜n ）
Claims (7)
- 【請求項１】 複数の情報処理装置又はＩＯ装置のそれ
ぞれに設けられ、ＵＰＳ電源（無停電電源）を外付け若
しくは内蔵した従電源制御装置と、前記複数の情報処理
装置又はＩＯ装置の内の１つの情報処理装置に設けられ
た主電源制御装置とが電気的に接続されてシステムを構
成し、前記主電源制御装置から前記従電源制御装置に電
源投入指示を行うことによりシステム全体の電源投入を
行う電源制御装置において、 前記ＵＰＳ電源の出力が停止したことを検出する従電源
制御装置と、前記従電源制御装置で検出したＵＰＳ電源
の出力停止を前記主電源制御装置に通知する手段と、前
記主電源制御装置が前記従電源制御装置から通知された
ＵＰＳ電源の出力停止をＣＰＵに通知する手段とを備え
ることを特徴とする電源制御装置。 - 【請求項２】 複数の情報処理装置又はＩＯ装置のそれ
ぞれに設けられ、ＵＰＳ電源（無停電電源）を外付け若
しくは内蔵した従電源制御装置と、前記複数の情報処理
装置又はＩＯ装置の内の１つの情報処理装置に設けられ
た主電源制御装置とを電気的に接続してシステムを構成
した電源制御装置において、 ＡＣ電源を入力してＤＣ電源を出力する第１の電源とバ
ッテリと前記第１の電源が正常な場合前記第１の電源の
出力を選択し前記第１の電源が異常となった場合に前記
バッテリの出力を選択してＤＣ出力を行う電源切換回路
とを有するＵＰＳ電源と、前記ＵＰＳ電源の出力を入力
し入力電圧が入力下限電圧のしきい値より低下すると被
電源制御装置に対する電源供給を停止する機能を有し前
記電源切換回路のＤＣ出力を入力して前記被電源制御装
置に動作電源を供給する第２の電源と、前記第２の電源
の出力が停止したことを検出し前記主電源制御装置に検
出結果を通知する通知信号を生成するためのリレー若し
くはロジック回路を有し前記第２の電源の投入切断制御
を行う従電源制御装置と、前記従電源制御装置によって
生成された通知信号をワイヤードオア若しくは論理オア
することによって前記主電源制御装置に通知する手段
と、を前記複数の情報処理装置又はＩＯ装置のそれぞれ
に備えた付加電源装置と、 前記ＵＰＳ電源と、前記第２の電源と、前記従電源制御
装置と、前記主電源制御装置に通知する手段と、前記従
電源制御装置からの通知信号を検出する主電源制御装置
と、 前記主電源制御装置で検出した通知信号の状態をシ
ステム中のＣＰＵに通知する手段と、を前記１つの情報
処理装置に備えた基本電源装置と、 を有する ことを特徴とする電源制御装置。 - 【請求項３】 前記第２の電源の入力下限電圧しきい値
より低く設定されたしきい値を有し、前記第２の電源の
投入切断の影響を受けず電源の出力を行い、前記主電源
制御装置若しくは前記従電源制御装置に電源の供給を行
う補助電源を備えることを特徴とする請求項２記載の電
源制御装置。 - 【請求項４】 前記主電源制御装置が電源投入指示を行
うために投入信号を出力する機能を有し、前記従電源制
御装置が前記投入信号を受信し制御下にある第２の電源
の電源投入を実行した後前記第２の電源の出力が停止し
たことを検出した場合その検出結果を他の従電源制御装
置若しくは前記主電源制御装置に通知する通知信号を出
力する機能を有することを特徴とする請求項２又は請求
項３記載の電源制御装置。 - 【請求項５】 前記主電源制御装置が、前記通知信号の
状態を判定するＬＰＵ（ローカルプロセッサユニット）
と、前記通知信号を前記ＬＰＵに入力する回路と、前記
ＬＰＵにて判定した通知信号の状態の判定結果をバック
プレーンとして設置されたＣＰＵに送出する回路とを有
することを特徴とする請求項４記載の電源制御装置。 - 【請求項６】 前記従電源制御装置が、前記主電源制御
装置及び他の従電源制御装置とシステム全ての従電源制
御装置の内の最後に接続されている従電源制御装置から
の前記通知信号が順次シーケンシャルに通知されるよう
にシーケンシャル接続され、制御下の第２の電源の出力
が停止したことを検出すると前段に接続された従電源制
御装置にその検出結果を前記通知信号により通知し、各
従電源制御装置毎に検出した制御下の第２の電源の出力
状態検出結果と論理オアして前記主電源制御装置に通知
されるまでそのオア結果を順次伝播させる回路を有する
ことを特徴とする請求項４又は請求項５記載の電源制御
装置。 - 【請求項７】 前記従電源制御装置が、前記通知信号に
よってシステム全ての他の従電源制御装置とワイヤード
オアされて前記主電源制御装置に入力されるように接続
され、制御下の第２の電源の出力が停止したことを検出
するとその検出結果を前記通知信号により通知し、各従
電源制御装置毎に検出した制御下の第２の電源の出力状
態検出結果とワイヤードオアして前記主電源制御装置に
通知する回路を有することを特徴とする請求項４又は請
求項５記載の電源制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7132408A JP2731749B2 (ja) | 1995-05-30 | 1995-05-30 | 電源制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7132408A JP2731749B2 (ja) | 1995-05-30 | 1995-05-30 | 電源制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08328699A JPH08328699A (ja) | 1996-12-13 |
| JP2731749B2 true JP2731749B2 (ja) | 1998-03-25 |
Family
ID=15080696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7132408A Expired - Fee Related JP2731749B2 (ja) | 1995-05-30 | 1995-05-30 | 電源制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2731749B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5098330B2 (ja) | 2006-12-28 | 2012-12-12 | 富士通株式会社 | 電源制御回路，電源制御装置，電源制御システム，および情報処理装置 |
| JP2012100375A (ja) * | 2010-10-29 | 2012-05-24 | Hitachi Ltd | 並列電源システム |
| CN103078355A (zh) * | 2011-10-26 | 2013-05-01 | 无锡华润上华科技有限公司 | 电池放电电路系统 |
| CN108931942B (zh) * | 2017-05-27 | 2023-02-17 | 西安中兴新软件有限责任公司 | 一种供电系统和方法 |
| KR102389150B1 (ko) * | 2022-01-20 | 2022-04-21 | 김부광 | 엘리베이터의 비상구출장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63180117A (ja) * | 1987-01-21 | 1988-07-25 | Fuji Electric Co Ltd | 計算機システムの停電処理方式 |
| JPH0530927U (ja) * | 1991-09-20 | 1993-04-23 | 新日本製鐵株式会社 | ネツトワーク・システムにおけるコンピユータの停電保護装置 |
| JPH0662527A (ja) * | 1992-07-31 | 1994-03-04 | Sanken Electric Co Ltd | 蓄電池を使用した電力供給装置 |
-
1995
- 1995-05-30 JP JP7132408A patent/JP2731749B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08328699A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6274949B1 (en) | Back-up power accessory for a computer | |
| US7320077B2 (en) | Power supply controlling apparatus of a device connected to a serial bus | |
| US6062480A (en) | Hot docking system and methods for detecting and managing hot docking of bus cards | |
| JP4173942B2 (ja) | バックアップ電源モジュール、バックアップ電源装置及びコンピュータ | |
| EP0178642A2 (en) | Power control network for multiple digital modules | |
| EP0183548A2 (en) | Local power switching control subsystem | |
| US6389546B1 (en) | Information storage apparatus including an uniterruptible power supply (UPS) and an interlock control method of the same, comprising | |
| US8078335B2 (en) | Storage system, storage system control method and storage system control apparatus | |
| JP2731749B2 (ja) | 電源制御装置 | |
| US6128682A (en) | Method and apparatus for bus isolation | |
| JP3682147B2 (ja) | コンピュータシステムとその拡張装置 | |
| JPH11191026A (ja) | 電源及びハードウェア障害の切り分け装置及びその方法 | |
| JP2000163164A (ja) | 電源制御装置および無停電電源装置 | |
| JP3497855B2 (ja) | ２重系装置 | |
| JPH10304598A (ja) | 電源切替装置 | |
| JPH06202764A (ja) | 電源切断装置 | |
| JP2861595B2 (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JPH1027045A (ja) | 停電復帰自動立上げ方法 | |
| JPH03127216A (ja) | 無停電電源装置 | |
| JPH05341803A (ja) | プログラマブルコントローラの二重化切替装置 | |
| JP2004289964A (ja) | 自動電源多重化装置 | |
| JP2706027B2 (ja) | プログラマブルコントローラ | |
| KR0130785Y1 (ko) | 휴대용 컴퓨터의 피씨엠씨아이에이 카드 교체시 자동 감지장치 | |
| KR950007110B1 (ko) | 노트북 컴퓨터와 도킹 시스템의 전원 공급 장치 | |
| JPH0744293A (ja) | バスインターフェース装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971125 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 14 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |