JP3157749B2

JP3157749B2 - 活線挿抜方式

Info

Publication number: JP3157749B2
Application number: JP20488597A
Authority: JP
Inventors: 和之野田
Original assignee: 甲府日本電気株式会社
Priority date: 1997-07-30
Filing date: 1997-07-30
Publication date: 2001-04-16
Anticipated expiration: 2017-07-30
Also published as: JPH1153074A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は情報処理システムの
活線挿抜方式に関し、特にＣＰＵカード、メモリカード
等複数のカードがボード上でコネクタ部を介してシステ
ムバスに接続され、自由に脱着可能な構成の情報処理シ
ステムの活線挿抜方式に関する。

【０００２】

【従来の技術】従来の活線挿抜方式の技術としては、た
とえば、「特開平５−２０４５０７号公報」記載の技術
がある。この活線挿抜方式は、バックパネルのコネクタ
に電源ピン、信号ピンの他に、電源ピンより短く信号ピ
ンより長い挿入検出ピンと、信号ピンより短い抜去検出
ピンとを設けるものである。モジュールカードがコネク
タに挿入されると、電源ピンが接続されてから信号ピン
が接続されるまでの間に挿入検出ピンが接続され、信号
ピンが接続された後に抜去ピンが接続される。また、挿
入検出ピンが接続されると挿入検出ラインが高レベルと
なり、抜去検出ピンが接続されると抜去検出ラインが高
レベルとなる。さらに、クロック制御回路は、挿入検出
ラインおよび抜去検出ラインの一方だけが高レベルの
間、モジュールをはじめとするシステム内各モジュール
へのクロック供給を停止する。

【０００３】

【発明が解決しようとする課題】上述した従来の技術の
第１の問題点は、モジュールカードの挿抜時の瞬間にシ
ステムクロックを停止させ、再びスタートさせる方式と
なっているために、クロックスキューの調整に複雑な制
御が必要となることである。その理由は、クロックスキ
ューの調整中は、全ての論理動作が保証されないので、
クロックスキュー調整後に、全体の論理をリセットしな
ければならないからである。また、クロックスキューの
調整時間が長いので、通常のオペレーティングシステム
のタイマー監視に時間超過として検出されてしまうから
である。

【０００４】また、第２の問題点は、モジュールカード
の挿入時に、作業者にはモジュールカードの方向（上下
等）が容易には判別できず、誤挿入していまう可能性が
あることである。その理由は、バックボードのコネクタ
側の信号ピンの長さに差異を与えることにより、挿抜の
開始、終了を検出する方式をとっているからである。

【０００５】本発明の目的は、複雑な制御を必要とせ
ず、かつ、モジュールカードの誤挿入を防ぐ活線挿抜方
式を提供することである。

【０００６】

【課題を解決するための手段】本発明の第１活線挿抜方
式は、コネクタ部にそれぞれ挿抜方向に異なる長さのグ
ランドピン、電源ピン、信号ピン、カードの挿入開始・
抜去終了を認識するための挿入開始・抜去終了認識ピ
ン、挿入終了・抜去開始を認識するための挿入終了・抜
去開始認識ピンと、システムバスアクセス抑止信号によ
りシステムバスへのアクセスを抑止するシステムバスア
クセス抑止手段とを備える１以上のカードと、前記挿入
開始・抜去終了認識ピンが定められた第１の位置より奥
に挿入されていると正論理値の第１の信号を出力する１
以上の第１のコネクタピンと、前記挿入終了・抜去開始
認識ピンが定められた第２の位置より奥に挿入されてい
ると正論理値の第２の信号を出力する１以上の第２のコ
ネクタピンと、前記第１の信号同士の第１の論理和信号
を出力する第１の論理和回路と、前記第２の信号同士の
第２の論理和信号を出力する第２の論理和回路とを備え
るカード実装ボードと、前記第１の論理和信号、前記第
２の論理和信号に基づいて、前記挿入終了・抜去開始認
識ピンおよび挿入開始・抜去終了認識ピンと前記カード
実装ボードとの接触により抜去される前記カードの抜去
開始から抜去終了までを認識する抜去動作中認識手段
と、挿入開始・抜去終了認識ピンおよび前記挿入終了・
抜去開始認識ピンと前記カード実装ボードとの接触によ
り挿入される前記カードの挿入動作開始から挿入動作終
了までを認識する挿入動作中認識手段と、前記抜去動作
中認識手段および挿入動作中認識手段とにより、前記カ
ード実装ボードに接続されている他の動作中の前記カー
ドに対して、抜去される前記カードの抜去中および挿入
される前記カードの挿入中は、前記カード実装ボードの
前記システムバスへのアクセスを抑止する前記システム
バスアクセス抑止信号を送出するシステムバスアクセス
抑止信号送出手段を備えるシステム構成制御部と、を有
する。

【０００７】本発明の第２の活線挿抜方式は、前記第１
の活線挿抜方式であって、前記抜去動作中認識手段、お
よび、前記挿入動作中認識手段とを抜去動作中・挿入動
作中を示すフラグと、前記フラグをセット・リセットす
るフラグセット・リセット論理部とから構成される。

【０００８】本発明の第３の活線挿抜方式は、前記第１
または第２の活線挿抜方式であって、前記挿入開始・抜
去終了認識ピンが前記電源ピンを兼用する。

【０００９】

【００１０】

【発明の実施の形態】次に、本発明の実施の形態につい
て図１から図５を参照して詳細に説明する。図１は本発
明の実施の形態を示すブロック図である。図１を参照す
ると、本発明の実施の形態は、着脱可能な活線挿抜対象
となるカード２（モジュールカード）、カード３、カー
ド４と、カード２、３、４をコネクタ部を介してシステ
ムバスに接続するカード実装ボード１と、信号線ケーブ
ル１６、１７、１８と、活線挿抜時のシステムバスアク
セス信号の制御を行うシステム構成制御部１９とから構
成される。カード実装ボード１は、信号線５〜１３、コ
ネクタピン２０〜２５、コネクタピン４０〜４２を装備
している。

【００１１】また、信号線５、６、７は、カード４、カ
ード３、カード２それぞれのコネクタ部の電源ピンが、
カード実装ボード１より抜去された時に出力される論理
値“１”の抜去信号を伝搬する。信号線８、９、１０
は、カード４、カード３、カード２のそれぞれのコネク
タ部のグランドピンが、カード実装ボード１より抜去さ
れた時に出力される論理値“１”の抜去信号を伝搬す
る。信号線１１、１２、１３は、カード２、カード３、
カード４に対して、システム構成制御部１９より信号線
ケーブル１８を介して送信されるシステムバスアクセス
抑止信号を分配する。

【００１２】信号線１４は、カード２、カード３、カー
ド４のそれぞれから抜去時に出力される電源ピン抜去信
号の論理値“１”の論理和を出力する。信号線１５は、
カード２、カード３、カード４のそれぞれから抜去時に
出力されるグランドピン抜去信号の論理値“１”の論理
和を出力する。信号線ケーブル１６は、信号線１４によ
る電源ピン抜去信号をシステム構成制御部１９に送出す
る。信号線ケーブル１７は、信号線１５によるグランド
ピン抜去信号をシステム構成制御部１９に送出する。

【００１３】コネクタピン２０、２１、２２は、図２中
の挿入開始・抜去終了認識ピン２７（電源ピン）が図２
中の点線Ｙの位置より奥（向かって左側）の場合、すな
わち、カード実装ボード１に電源ピンが挿入された状態
の時、論理値“１”を出力する。コネクタピン２３、２
４、２５は、図２中の挿入終了・抜去開始認識ピン２９
が図２中の点線Ｘの位置より奥（向かって左側）の場
合、すなわち、カード実装ボード１に電源ピンが挿入さ
れた状態の時、論理値“１”を出力する。

【００１４】コネクタピン４０、４１、４２はカード
２、カード３、カード４に搭載されているＣＰＵとシス
テムバスとのコネクタ部におけるコネクタピン群の任意
のコネクタピンをそれぞれ代表したものである。

【００１５】図２は、カード２〜４のピン構造を示すブ
ロック図である。図２を参照すると、カード２〜４は、
カード実装ボード１のグランド端子に挿入されるグラン
ドピン２６と、カード実装ボード１の電源端子に挿入さ
れる電力供給を受ける電源ピンであり、かつカード実装
ボード１からのカード２〜４の抜去動作終了およびカー
ド実装ボード１へのカード２〜４の挿入動作開始を認識
をするための挿入開始・抜去終了認識ピン２７と、カー
ド２〜４に搭載されたＣＰＵの情報処理動作の中でシス
テムバスにコネクタ部において接続される信号ピン群を
代表する任意の信号ピン２８と、交換対象となったカー
ドの抜去動作の開始および新規正常カードの挿入動作の
終了を認識するための挿入終了・抜去開始認識ピン２９
とを備えている。

【００１６】図３は、システム構成制御部１９の詳細ブ
ロック図である。図３を参照すると、システム構成制御
部１９は、カード実装ボード１からシステム構成制御部
１９に論理値“１”の電源ピン抜去信号を送出するため
の信号線ケーブル１６、グランドピン抜去信号を送出す
るための信号線ケーブル１７、およびカード実装ボード
１に対してシステム構成制御部１９から論理値“１”の
システムバスアクセス抑止信号を送出するための信号線
ケーブル１８に接続される。

【００１７】また、システム構成制御部１９は、信号線
ケーブル１６、１７の値で論理が生成されるフラグセッ
ト・リセット論理部３３と、フラグセット・リセット論
理部３３によりセットまたはリセットされるフラグ３２
とを備えている。

【００１８】図４は、カードをカード実装ボード１から
抜去する際の、抜去動作開始から終了までと、カードを
カード実装ボード１に挿入する際の、挿入動作開始から
終了までとの期間におけるシステムバスアクセス抑止信
号のタイムチャートである。

【００１９】図４において、分図（ａ）、（ｂ）共に、
カードの挿抜中、すなわち挿抜動作開始から終了の間、
システムバスアクセス抑止信号が論理値“１”であるこ
とを示している。図５は、カード３の詳細ブロック図で
ある。

【００２０】図５を参照すると、カード３は、ＣＰＵ３
７と、カード実装ボード１のコネクタピン４２に接続さ
れ、ＣＰＵ３７とシステムバスとのインタフェースを制
御する外部信号インタフェース部３６と、信号線１３を
介して送信される論理値“１”のシステムバスアクセス
抑止信号を反転するナンドゲート３８とを備えている。
カード２〜４は、すべて同一の構成をとる。また、ナン
ドゲート３８の出力が論理値“１”の時、外部信号イン
タフェース部３６はＣＰＵ３７とシステムバスとの接続
を有効にする。

【００２１】次に、本発明の実施の形態の動作について
図１〜図５を参照して説明する。

【００２２】まず、カード２を故障カード、カード３、
カード４を稼働中カードとし他場合に、カード２の交換
と動作中カード４との関係を説明する。カード３に関し
ては、単なる稼働中カードの搭載例であり、本説明の中
では言及しない。

【００２３】カード２の故障により、カード２はシステ
ムから論理的に切り離されている状態であるとする。
（論理的な切り離し手段に関しては、本実施の形態の対
象外であるため特に触れない）。

【００２４】また、カード４はカード２の論理的切り離
しとは無関係に、通常の情報処理を継続中である。

【００２５】次にカード２の物理的抜去動作が行われ
る。この時、カード２のコネクタピン４０とシステムバ
スとの物理的接触の移動により、システムバスにノイズ
が発生し、このノイズがカード３のコネクタピン４２に
伝搬する可能性がある。

【００２６】これを回避するために、カード２の全ピン
が完全に挿入された状態から、図２に示すように挿入終
了・抜去開始認識ピン２９が線Ｘまでずれた状態に移行
し、カード２のコネクタピン２２から論理値“１”が出
力され、信号線５、６、７の論理和は論理値“１”を示
し、信号線１４も論理値“１”となり、システム構成制
御部１９に至る信号線ケーブル１６を介して、フラグセ
ット・リセット論理部３３に送信される。

【００２７】ここでフラグ３２のセット論理が成立し、
セット論理値“１”により、フラグ３２は論理値“１”
にセットされる。フラグ３２の出力論理値“１”は、シ
ステムバスアクセス抑止信号として信号線ケーブル１
８、信号線１３を介し、カード４に転送される。カード
４においては、図５に示すように、ナンドゲート３８に
よりシステムバスアクセス抑止信号は反転され、論理値
“０”が出力される。この論理値“０”により、外部信
号インタフェース部３６において、ＣＰＵ３７とシステ
ムバスとコネクタピン４２との間の信号は無効化され
る。

【００２８】また、さらに抜去対象カード２の挿入終了
・抜去開始認識ピン２９が、線Ｘより右側、すなわち抜
去する方向に更に移動し、次に挿入開始・抜去終了認識
ピン２７が、線Ｙの位置にくると、カード実装ボード１
のコネクタピン２５から論理値“１”の電源ピン抜去信
号が信号線１０を介して出力され、信号線８、９、１０
の論理和が信号線１５に論理値“１”として出力され
る。

【００２９】この論理値“１”は、信号線ケーブル１７
を介して、システム構成制御部１９に送出され、フラグ
セット・リセット論理部３３に転送される。フラグセッ
ト・リセット論理部３３では、論理値“１”のフラグ３
２のリセット論理が成立し、この論理値“１”のリセッ
ト信号によりフラグ３２がリセットされる。リセットさ
れたフラグ３２の論理値“０”の出力は、システムバス
アクセス抑止信号として信号線ケーブル１８、信号線１
３を経由して、カード４に転送される。カード４におい
て、転送されたこの論理値“０”の信号は、ナンドゲー
ト３８により反転され、論理値“１”となる。この論理
値“１”の信号は、外部信号インタフェース部３６に送
信される。

【００３０】外部信号インタフェース部３６に送信され
た論理値“１”の信号により、ＣＰＵ３７とシステムバ
スとのコネクタ部でのコネクタピン４２との信号インタ
フェースは有効化される。

【００３１】

【発明の効果】以上説明したように、本発明の第１の効
果は、クロックスキューの調節のための制御、時間が不
要となることである。その理由は、クロックを停止する
替わりに、通常の論理信号であるシステムバスアクセス
抑止信号を生成し、このシステムバスアクセス抑止信号
によりカード上のＣＰＵからのシステムバスへのアクセ
スを抑止するからである。

【００３２】また、本発明の第２の効果は、カードの誤
挿入を防止できることである。その理由は、カード側の
ピンの長さに差異を与えているので、作業者がカードの
挿入時に、方向（上下等）を容易に判別できるからであ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態を示すブロック図である。

【図２】カードのピン構造を示すブロック図である。

【図３】システム構成制御部の詳細ブロック図である。

【図４】システムバスアクセス抑止信号のタイムチャー
トである。

【図５】カードの詳細ブロック図である。

【符号の説明】

１カード実装ボード２、３、４カード５、６、７信号線８、９、１０信号線１１、１２、１３、１４、１５信号線１６、１７、１８信号線ケーブル１９システム構成制御部２０、２１、２２コネクタピン２３、２４、２５コネクタピン２６グランドピン２７挿入開始・抜去終了認識ピン２８信号ピン２９挿入終了・抜去開始認識ピン３２フラグ３３フラグセット・リセット論理部３６外部信号インタフェース部３７ＣＰＵ３８ナンドゲート４０、４１、４２コネクタピン

Claims

(57)【特許請求の範囲】

【請求項１】コネクタ部にそれぞれ挿抜方向に異なる
長さのグランドピン、電源ピン、信号ピン、カードの挿
入開始・抜去終了を認識するための挿入開始・抜去終了
認識ピン、挿入終了・抜去開始を認識するための挿入終
了・抜去開始認識ピンと、システムバスアクセス抑止信
号によりシステムバスへのアクセスを抑止するシステム
バスアクセス抑止手段とを備える１以上のカードと、前記挿入開始・抜去終了認識ピンが定められた第１の位
置より奥に挿入されていると正論理値の第１の信号を出
力する１以上の第１のコネクタピンと、前記挿入終了・
抜去開始認識ピンが定められた第２の位置より奥に挿入
されていると正論理値の第２の信号を出力する１以上の
第２のコネクタピンと、前記第１の信号同士の第１の論
理和信号を出力する第１の論理和回路と、前記第２の信
号同士の第２の論理和信号を出力する第２の論理和回路
とを備えるカード実装ボードと、前記第１の論理和信号、前記第２の論理和信号に基づい
て、前記挿入終了・抜去開始認識ピンおよび挿入開始・
抜去終了認識ピンと前記カード実装ボードとの接触によ
り抜去される前記カードの抜去開始から抜去終了までを
認識する抜去動作中認識手段と、挿入開始・抜去終了認
識ピンおよび前記挿入終了・抜去開始認識ピンと前記カ
ード実装ボードとの接触により挿入される前記カードの
挿入動作開始から挿入動作終了までを認識する挿入動作
中認識手段と、前記抜去動作中認識手段および挿入動作
中認識手段とにより、前記カード実装ボードに接続され
ている他の動作中の前記カードに対して、抜去される前
記カードの抜去中および挿入される前記カードの挿入中
は、前記カード実装ボードの前記システムバスへのアク
セスを抑止する前記システムバスアクセス抑止信号を送
出するシステムバスアクセス抑止信号送出手段を備える
システム構成制御部と、を有することを特徴とする活線挿抜方式。
【請求項２】前記抜去動作中認識手段、および、前記
挿入動作中認識手段とを抜去動作中・挿入動作中を示す
フラグと、前記フラグをセット・リセットするフラグセ
ット・リセット論理部とから構成することを特徴とする
請求項１記載の活線挿抜方式。
【請求項３】前記挿入開始・抜去終了認識ピンが前記
電源ピンを兼用することを特徴とする請求項１または２
記載の活線挿抜方式。