JP2000010659A - 活線挿抜保護装置 - Google Patents
活線挿抜保護装置Info
- Publication number
- JP2000010659A JP2000010659A JP10170725A JP17072598A JP2000010659A JP 2000010659 A JP2000010659 A JP 2000010659A JP 10170725 A JP10170725 A JP 10170725A JP 17072598 A JP17072598 A JP 17072598A JP 2000010659 A JP2000010659 A JP 2000010659A
- Authority
- JP
- Japan
- Prior art keywords
- package
- terminal
- switch
- control circuit
- hot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】
【課題】パッケージの活線挿入を行う場合、パッケージ
上のＩＣの電源電圧が安定するまでの間、ＩＣの出力バ
ッファがシステムバスへ悪影響を与える恐れがある。ま
た活線挿抜対応でないＩＣを活線挿抜に使用する場合、
活線挿入により入力端子から電源へ逆電圧がかかり破壊
されてしまう可能性がある。 【解決手段】パッケージには、スイッチと、該スイッチ
の制御回路と、電源接続用端子と、スイッチと接続して
いる端子と、制御回路と接続している端子とを備え、ボ
ードには、電源接続用端子と接続する第１の端子と、ス
イッチと接続している端子と接続する第２の端子と、制
御回路と接続している端子と接続する第３の端子を含
み、これら端子は前記パッケージ挿入時には第１、第
２、第３の順で接続し、パッケージ抜去時には第３、第
２、第１の順で切り離される。
上のＩＣの電源電圧が安定するまでの間、ＩＣの出力バ
ッファがシステムバスへ悪影響を与える恐れがある。ま
た活線挿抜対応でないＩＣを活線挿抜に使用する場合、
活線挿入により入力端子から電源へ逆電圧がかかり破壊
されてしまう可能性がある。 【解決手段】パッケージには、スイッチと、該スイッチ
の制御回路と、電源接続用端子と、スイッチと接続して
いる端子と、制御回路と接続している端子とを備え、ボ
ードには、電源接続用端子と接続する第１の端子と、ス
イッチと接続している端子と接続する第２の端子と、制
御回路と接続している端子と接続する第３の端子を含
み、これら端子は前記パッケージ挿入時には第１、第
２、第３の順で接続し、パッケージ抜去時には第３、第
２、第１の順で切り離される。
Description
【０００１】
【発明の属する技術分野】本発明は、電子回路が搭載さ
れたパッケージを電子装置内の所定個所に挿入し、又は
引き抜く場合に、該搭載された電子回路を保護するため
の装置に関する。
れたパッケージを電子装置内の所定個所に挿入し、又は
引き抜く場合に、該搭載された電子回路を保護するため
の装置に関する。
【０００２】
【従来の技術】従来電子装置内に配置されているパッケ
ージを交換する場合、その電子装置の電源を切断してか
ら行うことが通常であった。しかし、電源を落とすこと
が困難な電子装置の場合に、冗長構成によって電源を投
入したままパッケージの挿入、引き抜きが行われる場合
がある。
ージを交換する場合、その電子装置の電源を切断してか
ら行うことが通常であった。しかし、電源を落とすこと
が困難な電子装置の場合に、冗長構成によって電源を投
入したままパッケージの挿入、引き抜きが行われる場合
がある。
【０００３】
【発明が解決しようとする課題】パッケージの活線挿入
を行う場合、パッケージ上のＩＣの電源電圧が安定する
までの間、ＩＣの出力バッファがシステムバスへ悪影響
を与えるおそれがある。例えば同じシステムバスにつな
がる他のパッケージの誤動作を引き起こす。また活線挿
抜対応でないＩＣを活線挿抜に使用する場合、活線挿入
により入力端子から電源へ逆電圧がかかりそのＩＣが破
壊されてしまう可能性があるため、何らかの保護回路が
必要となっている。また、パッケージを抜去する際にも
上記と同様にシステムバスに悪影響を与えてしまう可能
性がある。これに関連して特開平２ー７１１９号公報記
載の発明では、パッケージ挿入時におけるパッケージ上
のＩＣの出力バッファがシステムバスに与える影響を押
さえるため、専用の外部電源を用意し、外部電源が接続
されている間ＩＣの出力バッファを無効とすることによ
りシステムバスへ与える影響を防止している。しかし、
この方法は活線挿抜のために専用の外部電源が必要なこ
と、さらに活線挿抜対応でないＩＣを使用する際の破壊
保護には適用できないといった問題がある。本発明の目
的は、簡単な構成によって、パッケージの挿入抜去時に
ＩＣの出力バッファがシステムバスに与える影響を無く
し、またＩＣの破損を防止することにある。
を行う場合、パッケージ上のＩＣの電源電圧が安定する
までの間、ＩＣの出力バッファがシステムバスへ悪影響
を与えるおそれがある。例えば同じシステムバスにつな
がる他のパッケージの誤動作を引き起こす。また活線挿
抜対応でないＩＣを活線挿抜に使用する場合、活線挿入
により入力端子から電源へ逆電圧がかかりそのＩＣが破
壊されてしまう可能性があるため、何らかの保護回路が
必要となっている。また、パッケージを抜去する際にも
上記と同様にシステムバスに悪影響を与えてしまう可能
性がある。これに関連して特開平２ー７１１９号公報記
載の発明では、パッケージ挿入時におけるパッケージ上
のＩＣの出力バッファがシステムバスに与える影響を押
さえるため、専用の外部電源を用意し、外部電源が接続
されている間ＩＣの出力バッファを無効とすることによ
りシステムバスへ与える影響を防止している。しかし、
この方法は活線挿抜のために専用の外部電源が必要なこ
と、さらに活線挿抜対応でないＩＣを使用する際の破壊
保護には適用できないといった問題がある。本発明の目
的は、簡単な構成によって、パッケージの挿入抜去時に
ＩＣの出力バッファがシステムバスに与える影響を無く
し、またＩＣの破損を防止することにある。
【０００４】
【課題を解決するための手段】本発明の活線挿抜保護装
置は、パッケージに形成される活線挿抜保護装置であっ
て、スイッチと、該スイッチの制御回路と、電源接続用
端子と、前記スイッチと接続している端子と、前記制御
回路と接続している端子とを備える。また、パッケージ
が挿入されるボードには前記電源接続用端子と接続する
第１の端子と、前記スイッチと接続している端子と接続
する第２の端子と、前記制御回路と接続している端子と
接続する第３の端子を含み、これら端子は前記パッケー
ジ挿入時には第１、第２、第３の順で接続し、前記パッ
ケージ抜去時には第３、第２、第１の順で切り離される
配置になっている。このような簡単な構成により、本発
明の装置は、パッケージの挿入抜去時にＩＣの出力バッ
ファがシステムバスに与える影響を無くし、またＩＣの
破損を防止することができる。
置は、パッケージに形成される活線挿抜保護装置であっ
て、スイッチと、該スイッチの制御回路と、電源接続用
端子と、前記スイッチと接続している端子と、前記制御
回路と接続している端子とを備える。また、パッケージ
が挿入されるボードには前記電源接続用端子と接続する
第１の端子と、前記スイッチと接続している端子と接続
する第２の端子と、前記制御回路と接続している端子と
接続する第３の端子を含み、これら端子は前記パッケー
ジ挿入時には第１、第２、第３の順で接続し、前記パッ
ケージ抜去時には第３、第２、第１の順で切り離される
配置になっている。このような簡単な構成により、本発
明の装置は、パッケージの挿入抜去時にＩＣの出力バッ
ファがシステムバスに与える影響を無くし、またＩＣの
破損を防止することができる。
【０００５】
【発明の実施の形態】本発明について図面を用いて説明
する。本発明における構成例を図１に示す。パッケージ
３０にはプラスの電源用コネクタ６とマイナスの電源用
コネクタ７がパッケージの挿入側側面に形成され、プラ
スの電源用コネクタ６はパッケージ電源（図示せず）に
接続し、マイナスの電源用コネクタ７はパッケージ３０
の接地端子に接続する。同じく信号用コネクタ（メス
型）８がパッケージ３０の挿入側側面に形成されてい
る。また、該コネクタ８にシステムバス１２を介してＦ
ＥＴによるバススイッチ９が配置され、該バススイッチ
９はシステムバス１３を介して保護対象のＩＣ１１と接
続している。またバススイッチ９はゲート端子Ｇ制御回
路１０に接続している。
する。本発明における構成例を図１に示す。パッケージ
３０にはプラスの電源用コネクタ６とマイナスの電源用
コネクタ７がパッケージの挿入側側面に形成され、プラ
スの電源用コネクタ６はパッケージ電源（図示せず）に
接続し、マイナスの電源用コネクタ７はパッケージ３０
の接地端子に接続する。同じく信号用コネクタ（メス
型）８がパッケージ３０の挿入側側面に形成されてい
る。また、該コネクタ８にシステムバス１２を介してＦ
ＥＴによるバススイッチ９が配置され、該バススイッチ
９はシステムバス１３を介して保護対象のＩＣ１１と接
続している。またバススイッチ９はゲート端子Ｇ制御回
路１０に接続している。
【０００６】信号用コネクタ（メス型）８は複数の信号
用端子と上記制御回路１０と接続する端子とパッケージ
の接地端子に接続する端子を備えている。
用端子と上記制御回路１０と接続する端子とパッケージ
の接地端子に接続する端子を備えている。
【０００７】次に、上記構成を図２を使って説明する。
制御回路１０と信号用コネクタ８の端子との間には該端
子からの入力を制御回路と同じ電源電圧にプルアップす
るための抵抗１５が配置されている。該抵抗１５はパッ
ケージ電源につながっている。ＦＥＴのバススイッチ９
は、システムバス１２とシステムバス１３を電気的に接
続、切り離しを行う。制御回路１０は入力信号を反転す
るインバータを備えている。このインバータからの出力
がバススイッチ９のゲート端子に入力する。バススイッ
チ９はゲート端子に「１」（ｈｉｇｈ信号）が入力する
とき接続となり、「０」（ｌｏｗ信号）が入力するとき
切り離し（ハイインピーダンス状態）となる。
制御回路１０と信号用コネクタ８の端子との間には該端
子からの入力を制御回路と同じ電源電圧にプルアップす
るための抵抗１５が配置されている。該抵抗１５はパッ
ケージ電源につながっている。ＦＥＴのバススイッチ９
は、システムバス１２とシステムバス１３を電気的に接
続、切り離しを行う。制御回路１０は入力信号を反転す
るインバータを備えている。このインバータからの出力
がバススイッチ９のゲート端子に入力する。バススイッ
チ９はゲート端子に「１」（ｈｉｇｈ信号）が入力する
とき接続となり、「０」（ｌｏｗ信号）が入力するとき
切り離し（ハイインピーダンス状態）となる。
【０００８】バックボード４０には図１のとおりパッケ
ージに電源を供給するためのプラス電源ピン１とマイナ
ス電源ピン４と信号用コネクタ (オス型）５が実装され
ている。さらに信号用コネクタ５は、システムバス１２
と接続するための複数の信号用ピン３と、パッケージ３
０にある制御回路１０に接続されるショートピン２、お
よび該ショートピン２と該バックボード４０内で接続し
パッケージ３０の接地端子と接続するもう１つのショー
トピン２とを備えている。
ージに電源を供給するためのプラス電源ピン１とマイナ
ス電源ピン４と信号用コネクタ (オス型）５が実装され
ている。さらに信号用コネクタ５は、システムバス１２
と接続するための複数の信号用ピン３と、パッケージ３
０にある制御回路１０に接続されるショートピン２、お
よび該ショートピン２と該バックボード４０内で接続し
パッケージ３０の接地端子と接続するもう１つのショー
トピン２とを備えている。
【０００９】ここで、各ピンの長さは電源ピン１、４が
最も長く、次に信号用ピン３が長く、２本のショートピ
ン２は最も短くなっている。このためパッケージを挿
入、抜去する際には各ピンがパッケージ３０側の端子と
接続あるいは接続解除するのに時間差が生じる。実際の
挿入、抜去操作は人間によって行われるので時間差を特
定することは難しいが、本実施例においてはパッケージ
挿入の際にもっとも長い電源ピン１、４がコンタクトし
てから、次に長い信号ピン３がコンタクトするまで最低
でも５００ｍｓ要し、さらに最も短いショートピン２が
コンタクトするまでに最低でも１０ｍｓかかるように各
ピンの長さが選んである。パッケージ抜去のときは、こ
の逆の順で引き離される。
最も長く、次に信号用ピン３が長く、２本のショートピ
ン２は最も短くなっている。このためパッケージを挿
入、抜去する際には各ピンがパッケージ３０側の端子と
接続あるいは接続解除するのに時間差が生じる。実際の
挿入、抜去操作は人間によって行われるので時間差を特
定することは難しいが、本実施例においてはパッケージ
挿入の際にもっとも長い電源ピン１、４がコンタクトし
てから、次に長い信号ピン３がコンタクトするまで最低
でも５００ｍｓ要し、さらに最も短いショートピン２が
コンタクトするまでに最低でも１０ｍｓかかるように各
ピンの長さが選んである。パッケージ抜去のときは、こ
の逆の順で引き離される。
【００１０】図１、２に示したパッケージがバックボー
ドに挿入される場合の動作を図３のタイムチャートを使
用して説明する。パッケージ３０がバックボード４０に
挿入される場合、最初に、最も長い電源ピン１、４が電
源用コネクタ６、７に接続されパッケージ電源が投入さ
れる（ａ）。パッケージの電源がオンになると同時に、
抵抗１５によって所定の電圧が制御回路１０に印加さ
れ、すなわち制御回路１０の入力（ｂ）はｈｉｇｈ信号
となる。このｈｉｇｈ信号はインバータによって変換さ
れ、バススイッチ９のゲート端子にはｌｏｗ信号が入力
される。したがってバススイッチ９はオフ状態（ハイイ
ンピーダンス状態）となる（ｅ）。その後、パッケージ
３０の挿入を続けて、図３の（ｆ）の点で、次に長い信
号用ピン３がパッケージの端子に接続される。しかし、
依然として制御回路１０への入力はｈｉｇｈ信号である
ため、バススイッチ９のゲート端子Ｇへの入力（ｄ）は
ｌｏｗ信号であり、該スイッチ９はオフ状態（ハイイン
ピーダンス状態）のままである（ｅ）。更に約１０ｍｓ
後、最も短いショートピン２がパッケージ３０の端子に
接続すると、制御回路１０への入力がｌｏｗとなる（シ
ョートピンを介して接地されるため）。その結果、バス
スイッチ９のゲート端子Ｇへの入力（ｄ）はｈｉｇｈに
なり、スイッチ９はオン状態（ロウインピーダンス状
態）になるので、ＩＣ１１はシステムバス１３を介して
システムバス１２と接続される。
ドに挿入される場合の動作を図３のタイムチャートを使
用して説明する。パッケージ３０がバックボード４０に
挿入される場合、最初に、最も長い電源ピン１、４が電
源用コネクタ６、７に接続されパッケージ電源が投入さ
れる（ａ）。パッケージの電源がオンになると同時に、
抵抗１５によって所定の電圧が制御回路１０に印加さ
れ、すなわち制御回路１０の入力（ｂ）はｈｉｇｈ信号
となる。このｈｉｇｈ信号はインバータによって変換さ
れ、バススイッチ９のゲート端子にはｌｏｗ信号が入力
される。したがってバススイッチ９はオフ状態（ハイイ
ンピーダンス状態）となる（ｅ）。その後、パッケージ
３０の挿入を続けて、図３の（ｆ）の点で、次に長い信
号用ピン３がパッケージの端子に接続される。しかし、
依然として制御回路１０への入力はｈｉｇｈ信号である
ため、バススイッチ９のゲート端子Ｇへの入力（ｄ）は
ｌｏｗ信号であり、該スイッチ９はオフ状態（ハイイン
ピーダンス状態）のままである（ｅ）。更に約１０ｍｓ
後、最も短いショートピン２がパッケージ３０の端子に
接続すると、制御回路１０への入力がｌｏｗとなる（シ
ョートピンを介して接地されるため）。その結果、バス
スイッチ９のゲート端子Ｇへの入力（ｄ）はｈｉｇｈに
なり、スイッチ９はオン状態（ロウインピーダンス状
態）になるので、ＩＣ１１はシステムバス１３を介して
システムバス１２と接続される。
【００１１】次にパッケージ３０が抜去される場合の動
作について図４を用いて説明する。パッケージが抜去さ
れ始めると、最も短いショートピン２の接続が切り離さ
れる。このため制御回路１０の入力がｌｏｗからｈｉｇ
ｈに変わる（ｂ）。するとバススイッチ９のゲート端子
Ｇへの入力（ｄ）はｌｏｗになり、該スイッチ９はオフ
状態（ハイインピーダンス状態）になるので、ＩＣ１１
はシステムバス１２から切り離される（ｅ）。その後信
号用ピン３が図４の（ｇ）で接続解除され、次いで電源
ピン１、４の順番で切り離される（ａ）。
作について図４を用いて説明する。パッケージが抜去さ
れ始めると、最も短いショートピン２の接続が切り離さ
れる。このため制御回路１０の入力がｌｏｗからｈｉｇ
ｈに変わる（ｂ）。するとバススイッチ９のゲート端子
Ｇへの入力（ｄ）はｌｏｗになり、該スイッチ９はオフ
状態（ハイインピーダンス状態）になるので、ＩＣ１１
はシステムバス１２から切り離される（ｅ）。その後信
号用ピン３が図４の（ｇ）で接続解除され、次いで電源
ピン１、４の順番で切り離される（ａ）。
【００１２】本発明の他の構成例について図５によって
説明する。基本構成は図２に示したものと同じである。
図５の構成では、制御回路１０はシステムバス１３から
書き込みが可能な１ビットのホットスワップレジスタ１
８を有している。さらに制御回路１０には、その入力と
ホットスワップレジスタ１８の出力を組み合わせてバス
スイッチ９のゲート信号を生成するためのＮＯＲゲート
を備えている。なおバススイッチ９は、ゲート端子にｌ
ｏｗ信号が入力するとオフ状態になり、ｈｉｇｈ信号が
入力するとオン状態になることは上述の場合と同様であ
る。
説明する。基本構成は図２に示したものと同じである。
図５の構成では、制御回路１０はシステムバス１３から
書き込みが可能な１ビットのホットスワップレジスタ１
８を有している。さらに制御回路１０には、その入力と
ホットスワップレジスタ１８の出力を組み合わせてバス
スイッチ９のゲート信号を生成するためのＮＯＲゲート
を備えている。なおバススイッチ９は、ゲート端子にｌ
ｏｗ信号が入力するとオフ状態になり、ｈｉｇｈ信号が
入力するとオン状態になることは上述の場合と同様であ
る。
【００１３】図５の構成で、パッケージ３０を抜去する
場合の動作を図６によって説明する。パッケージ３０は
バックボード４０に完全に挿入されているとき、制御回
路１０にはｌｏｗ信号が入力しそのままＮＯＲゲートの
一方の入力となる。またホットスワップレジスタ１８か
らＮＯＲゲートにｌｏｗ信号（「０」信号）が入力して
いる。するとＮＯＲゲートの出力はｈｉｇｈとなり、バ
ススイッチ９はオン状態となっている。ここで、パッケ
ージ３０を引き抜くとき、事前にバックボード４０上に
搭載された制御用パッケージからシステムバス１２、１
３を介して制御回路１０内部のホットスワップレジスタ
１８をセットする（ｈｉｇｈ信号を出力させる）。この
操作によって、ＮＯＲゲートの出力がｌｏｗになり、パ
ッケージ３０が引き抜かれる前にバススイッチ９はオフ
状態となる。その後パッケージ３０を引き抜きをつづけ
ると、ショートピン２が離れて制御回路１０への入力が
ｈｉｇｈになるが、ＮＯＲゲートの出力がｌｏｗのまま
である。さらにパッケージ３０を引き抜きをつづける
と、図の（ｈ）点で信号ピンが接続解除されるが、既に
ＩＣ１１はシステムバス１２から電気的に切り離されて
いるため安全にパッケージ３０を抜去することができ
る。
場合の動作を図６によって説明する。パッケージ３０は
バックボード４０に完全に挿入されているとき、制御回
路１０にはｌｏｗ信号が入力しそのままＮＯＲゲートの
一方の入力となる。またホットスワップレジスタ１８か
らＮＯＲゲートにｌｏｗ信号（「０」信号）が入力して
いる。するとＮＯＲゲートの出力はｈｉｇｈとなり、バ
ススイッチ９はオン状態となっている。ここで、パッケ
ージ３０を引き抜くとき、事前にバックボード４０上に
搭載された制御用パッケージからシステムバス１２、１
３を介して制御回路１０内部のホットスワップレジスタ
１８をセットする（ｈｉｇｈ信号を出力させる）。この
操作によって、ＮＯＲゲートの出力がｌｏｗになり、パ
ッケージ３０が引き抜かれる前にバススイッチ９はオフ
状態となる。その後パッケージ３０を引き抜きをつづけ
ると、ショートピン２が離れて制御回路１０への入力が
ｈｉｇｈになるが、ＮＯＲゲートの出力がｌｏｗのまま
である。さらにパッケージ３０を引き抜きをつづける
と、図の（ｈ）点で信号ピンが接続解除されるが、既に
ＩＣ１１はシステムバス１２から電気的に切り離されて
いるため安全にパッケージ３０を抜去することができ
る。
【００１４】この構成では、ソフトウェアがパッケージ
交換準備をする場合、引き抜かれるパッケージに対する
処理を終えてから、上記ホットスワップレジスタ１８を
セットしパッケージを交換モードに切り替えることがで
きる。
交換準備をする場合、引き抜かれるパッケージに対する
処理を終えてから、上記ホットスワップレジスタ１８を
セットしパッケージを交換モードに切り替えることがで
きる。
【００１５】また図１にように、バックボード４０の信
号用コネクタ５にはショートピン２が２本配置され、ボ
ード上で接続している。これらのショートピンがパッケ
ージ３０上の端子と接続すると制御回路１０の入力部が
パッケージ上の接地端子とつながる。このように構成し
たのはコネクタのがたつきを考慮し、コネクタ両端に配
置したショートピンが両方ともパッケージ側の端子と接
続しないと、ボードとパッケージの完全な接続状態とし
ないためである。
号用コネクタ５にはショートピン２が２本配置され、ボ
ード上で接続している。これらのショートピンがパッケ
ージ３０上の端子と接続すると制御回路１０の入力部が
パッケージ上の接地端子とつながる。このように構成し
たのはコネクタのがたつきを考慮し、コネクタ両端に配
置したショートピンが両方ともパッケージ側の端子と接
続しないと、ボードとパッケージの完全な接続状態とし
ないためである。
【００１６】このように本発明では、パッケージの挿入
抜去時に、簡易は構成で確実にＩＣやシステムバスへの
影響を無くすことができる。
抜去時に、簡易は構成で確実にＩＣやシステムバスへの
影響を無くすことができる。
【００１７】
【発明の効果】本発明においては、パッケージ上の制御
回路がショートピンによりパッケージの挿入状態を検出
できるため、 （１）パッケージ挿入時においては、ショートピンが接
続するまでの間バススイッチをハイインピーダンス状態
にすることにより、パッケージ上のシステムバスに接続
されるＩＣの出力バッファがシステムバスに与える影響
を無くすことができる。 （２）パッケージ挿入時においては、電源ピンがバック
ボードに接続してからショートピンが接続されるまで一
定の時間が確保されるため、ＩＣに供給される電源電圧
が安定してからＩＣ入力端子をシステムバスに接続する
こが可能となり、 ＩＣを逆電圧による破壊から保護することができる。
（３）パッケージ抜去時において、予めバススイッチを
ハイインピーダンス状態にしてからシステムバスを切り
離すことができるため、パッケージ上のシステムバスに
接続されるＩＣがシステムバスに与える影響を無くすこ
とができる。
回路がショートピンによりパッケージの挿入状態を検出
できるため、 （１）パッケージ挿入時においては、ショートピンが接
続するまでの間バススイッチをハイインピーダンス状態
にすることにより、パッケージ上のシステムバスに接続
されるＩＣの出力バッファがシステムバスに与える影響
を無くすことができる。 （２）パッケージ挿入時においては、電源ピンがバック
ボードに接続してからショートピンが接続されるまで一
定の時間が確保されるため、ＩＣに供給される電源電圧
が安定してからＩＣ入力端子をシステムバスに接続する
こが可能となり、 ＩＣを逆電圧による破壊から保護することができる。
（３）パッケージ抜去時において、予めバススイッチを
ハイインピーダンス状態にしてからシステムバスを切り
離すことができるため、パッケージ上のシステムバスに
接続されるＩＣがシステムバスに与える影響を無くすこ
とができる。
【００１８】
【図１】本発明の活線挿抜保護装置の構成例を示す図。
【図２】パッケージ側の構成例を示す図。
【図３】パッケージ挿入時のタイムチャート。
【図４】パッケージ抜去時のタイムチャート。
【図５】パッケージ側の他の構成例を示す図。
【図６】パッケージ抜去時のタイムチャート。
１ プラス電源ピン ２ ショートピン ３ 信号用ピン ４ マイナス電源ピン ５ 信号用コネクタ (オス型） ６ プラスの電源用コネクタ ７ マイナスの電源用コネクタ ８ 信号用コネクタ（メス型） ９ バススイッチ １０ 制御回路 １１ ＩＣ １２、１３ システムバス １５ 抵抗 １８ ホットスワップレジスタ ３０ パッケージ ４０ バックボード
Claims (10)
- 【請求項１】パッケージに形成される活線挿抜保護装置
であって、スイッチと、該スイッチの制御回路と、電源
接続用端子と、前記スイッチと接続している端子と、前
記制御回路と接続している端子とを備えたことを特徴と
する活線挿抜保護装置。 - 【請求項２】前記パッケージが挿入されるボードに形成
される端子であって、前記電源接続用端子と接続する第
１の端子と、前記スイッチと接続している端子と接続す
る第２の端子と、前記制御回路と接続している端子と接
続する第３の端子を含み、これら端子は前記パッケージ
挿入時には第１、第２、第３の順で接続し、前記パッケ
ージ抜去時には第３、第２、第１の順で切り離される配
置になっている端子を備えた請求項１に記載の活線挿抜
保護装置。 - 【請求項３】前記スイッチと接続している端子と該端子
と接続する前記第２の端子はそれぞれ複数の端子からな
る請求項２に記載の活線挿抜保護装置。 - 【請求項４】前記スイッチはバスを介してそれぞれ前記
端子および被保護回路と接続している請求項１または２
に記載の活線挿抜保護装置。 - 【請求項５】前記制御回路は、前記パッケージが挿入さ
れるボードに設けられた対応する端子との接続の有無に
基づいて前記スイッチを制御する請求項１または２に記
載の活線挿抜保護装置。 - 【請求項６】前記制御回路が前記ボード側の対応する端
子と接続している期間は、前記制御回路は入力されるｌ
ｏｗ信号をｈｉｇｈ信号に変換してスイッチへ出力し、
前記制御回路が前記端子と非接続の期間は、前記制御回
路は入力されるｈｉｇｈ信号をｌｏｗ信号に変換してス
イッチへ出力する請求項５に記載の活線挿抜保護装置。 - 【請求項７】前記スイッチはｈｉｇｈ信号が入力すると
オンとなり、ｌｏｗ信号が入力するとオフとなる請求項
６に記載の活線挿抜保護装置。 - 【請求項８】少なくとも前記制御回路は前記ボード側の
対応する端子と接続している期間は、該端子を介して接
地されている請求項６に記載の活線挿抜保護装置。 - 【請求項９】前記制御回路は前記ボード側の対応する端
子は２個の端子からなる請求項８に記載の活線挿抜保護
装置。 - 【請求項１０】前記パッケージがボードと接続している
とき、前記制御回路は該ボード側からバスを介して信号
を受けｌｏｗ信号を前記スイッチへ出力する請求項５に
記載の活線挿抜保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10170725A JP2000010659A (ja) | 1998-06-18 | 1998-06-18 | 活線挿抜保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10170725A JP2000010659A (ja) | 1998-06-18 | 1998-06-18 | 活線挿抜保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000010659A true JP2000010659A (ja) | 2000-01-14 |
Family
ID=15910244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10170725A Pending JP2000010659A (ja) | 1998-06-18 | 1998-06-18 | 活線挿抜保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000010659A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004145866A (ja) * | 2002-10-03 | 2004-05-20 | I-O Data Device Inc | ハードディスク管理装置 |
| JP2007151122A (ja) * | 2005-11-25 | 2007-06-14 | Samsung Electronics Co Ltd | シリアルインターフェース方式を有するシステムの電力消耗を制御する方法 |
| JP2008107988A (ja) * | 2006-10-24 | 2008-05-08 | Sony Computer Entertainment Inc | 情報処理システム及び中継器 |
-
1998
- 1998-06-18 JP JP10170725A patent/JP2000010659A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004145866A (ja) * | 2002-10-03 | 2004-05-20 | I-O Data Device Inc | ハードディスク管理装置 |
| JP2007151122A (ja) * | 2005-11-25 | 2007-06-14 | Samsung Electronics Co Ltd | シリアルインターフェース方式を有するシステムの電力消耗を制御する方法 |
| JP2008107988A (ja) * | 2006-10-24 | 2008-05-08 | Sony Computer Entertainment Inc | 情報処理システム及び中継器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5636347A (en) | Computer card insertion detection circuit | |
| EP0373773B1 (en) | Disengaging electrical circuit boards from power-supply units | |
| EP0402055A2 (en) | Method and apparatus for a rapid interconnection to a computer bus | |
| JPH03187169A (ja) | Ｉｃカードの接続装置 | |
| JP2000010659A (ja) | 活線挿抜保護装置 | |
| JPH08125361A (ja) | 活性挿抜可能なプリント基板 | |
| JP2864911B2 (ja) | 活線挿抜方式 | |
| JP3270392B2 (ja) | 活線挿抜保護方式 | |
| JPH08256191A (ja) | データ処理装置 | |
| JP2002169634A (ja) | 活線挿抜装置 | |
| KR950004201B1 (ko) | 고장방지 시스템의 시스템 안전장치 및 그 방법 | |
| JPH02126580A (ja) | パッケージ挿抜時の信号線雑音防止方式及び接続装置 | |
| JPH02297616A (ja) | 活性保守プリント板のリセット方式 | |
| JP3114356B2 (ja) | データ処理装置及びパッケージの交換方法 | |
| JPH0458480A (ja) | 活線挿抜装置 | |
| JP2636141B2 (ja) | 活線挿抜方法 | |
| JPH027119A (ja) | パッケージ活線挿抜用保護回路 | |
| JPH0478914A (ja) | 活線挿抜用基板 | |
| KR100263510B1 (ko) | 핫 도킹을 위한 신호선 접속장치 | |
| JPH05324143A (ja) | トークンリング用通信カードの活線挿抜機構 | |
| JPS60134924A (ja) | オプシヨンユニツト接続方式 | |
| JPH0746758B2 (ja) | 挿抜検出回路が搭載された挿抜式電子回路ユニツト | |
| JPH05227658A (ja) | 活線挿抜装置 | |
| JPH1153074A (ja) | 活線挿抜方式 | |
| JPH07182074A (ja) | ホットスタンバイ式デュプレックスシステムの活線挿抜装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010321 |