JP2002169634A

JP2002169634A - 活線挿抜装置

Info

Publication number: JP2002169634A
Application number: JP2000367900A
Authority: JP
Inventors: Yoshihiro Akeboshi; 慶洋明星
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2000-12-04
Filing date: 2000-12-04
Publication date: 2002-06-14

Abstract

(57)【要約】（修正有）【課題】電源を一括プレーンにて構成可能であり、突
入電流を防止する回路は小型化する事ができると共に、
部品実装が容易な活線挿抜装置を得ること。【解決手段】稼動しているシステムのバックプレーン
に対して装置の挿抜を活線にて行う活線挿抜装置におい
て、電源層から分岐した後の、電源安定用コンデンサ２
の充電ラインに配置され、電源安定用コンデンサ２に流
れる突入電流を抑制するための突入電流保護回路３を備
えたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、稼動中のシステ
ムに対して挿入／抜出する活線挿抜装置に関するもので
ある。

【０００２】

【従来の技術】活線挿抜装置とは、稼動中のシステムに
対して機器の挿入又は抜出が可能な装置の事である。こ
の様な活線挿抜装置は、稼動システムの誤動作を防止す
るためにシステム電源やバス信号に対する特別な対策が
必要となる。

【０００３】電源が投入されている稼動システムへ活線
挿抜を行うと、挿抜装置のバイパスコンデンサ等による
容量成分に流れ込む突入電流により、一時的にシステム
電源が低下する事がある。これが電源ノイズとして稼動
システムの誤動作を生じる原因となる。この様な電源ノ
イズ対策としての従来の技術は、電源ラインに直列に抵
抗を接続して電圧の急変を抑止する方法、別系統の電源
により給電する方法、などが挙げられる。

【０００４】図８は、例えば特開平８−３１７５５６号
公報に記載された従来の活線挿抜装置を示す図である。
これは、電源ラインにトランジスタを設け、トランジス
タのスイッチイング制御により突入電流を抑制するもの
である。

【０００５】

【発明が解決しようとする課題】従来の活線挿抜装置は
以上のように構成されているので、基板内電源にトラン
ジスタを直列接続する場合、基板電源は、本来一括プレ
ーン状態にて構成されるべき電源層を分離し、パターン
でトランジスタを介する接続構成となる。このため電源
ノイズに弱くなるという課題がある。

【０００６】また、突入電流防止用のトランジスタは装
置内に流れるほとんどの電流を一括して制御するため、
大きな定格電流部品を使用する必要があり、部品点数の
多い回路基板では、実装面積が課題となる。

【０００７】また、装置の消費電流が大きい場合には、
本トランジスタのＯＮ抵抗による電圧ドロップも課題と
なる場合がある。

【０００８】また、電源ノイズを抑制するためにはトラ
ンジスタのスイッチ制御を緩やかに行う必要がある。こ
のためには、電源ラインに流れる電流量に応じたトラン
ジスタのゲート電位制御が必要となることもあり、スイ
ッチ制御回路の多機能化という課題もある。

【０００９】さらに、トランジスタがＯＦＦ状態であり
トランジスタ前後（コネクタ側と基板内部側）の電源が
分離状態である時は、コネクタ側の電源のみ電位が高く
なるという状態になる。この時、コネクタ側電源にて駆
動される素子と基板内部電源で駆動される素子がバス接
続されていると、不用意な電流が発生する事があり、素
子破損の原因となる。

【００１０】この発明は、上記のような課題を解決する
ためになされたもので、電源を一括プレーンにて構成可
能であり、突入電流を防止する回路は小型化する事がで
きると共に、部品実装が容易な活線挿抜装置を得ること
を目的とする。

【００１１】

【課題を解決するための手段】この発明に係る活線挿抜
装置は、稼動しているシステムのバックプレーンに対し
て装置の挿抜を活線にて行う活線挿抜装置において、電
源層から分岐した後の、電源安定用コンデンサの充電ラ
インに配置され、電源安定用コンデンサに流れる突入電
流を抑制するための突入電流保護回路を備えたものであ
る。

【００１２】また、突入電流保護回路は電源安定用コン
デンサの充電ラインに直列に接続された突入電流抑制抵
抗と、この突入電流抑制抵抗に並列に接続されたスイッ
チ回路とを備え、スイッチ回路を制御するスイッチ制御
回路を設けたものである。

【００１３】また、スイッチ回路が電界効果トランジス
タ（ＦＥＴ）にて構成されるものである。

【００１４】また、複数の電源安定用コンデンサをまと
めて一つの突入電流保護回路に接続したものである。

【００１５】また、活線挿抜装置に入力されるクロック
信号が第２のスイッチ回路を介してバックプレーンと接
続され、活線挿抜時、スイッチ制御回路は第２のスイッ
チ回路をＯＦＦ状態とするものである。

【００１６】また、クロック信号を急激に切断／接続す
ることを避けるためのスイッチ時定数回路を設けたもの
である。

【００１７】また、第２のスイッチ回路が電界効果トラ
ンジスタ（ＦＥＴ）にて構成されるものである。

【００１８】また、活線挿抜装置のバス信号が第３のス
イッチ回路を介してバックプレーンと接続され、活線挿
抜時、スイッチ制御回路は第３のスイッチ回路をＯＦＦ
状態とするものである。

【００１９】また、第３のスイッチ回路が電界効果トラ
ンジスタ（ＦＥＴ）にて構成されるものである。

【００２０】また、バックプレーンと活線挿抜装置を接
続するコネクタがショートピンを備え、スイッチ制御回
路はショートピンに接続された挿抜検出信号を受信して
スイッチ制御信号を生成するものである。

【００２１】また、バックプレーンと活線挿抜装置を接
続するコネクタが複数の挿抜検出信号を備え、スイッチ
制御回路は複数の挿抜検出信号のＡＮＤ条件によりスイ
ッチ制御信号を生成するものである。

【００２２】また、活線挿抜装置に入力されるクロック
信号が第２のスイッチ回路を介してバックプレーンと接
続されると共に、活線挿抜装置のバス信号が第３のスイ
ッチ回路を介してバックプレーンと接続され、スイッチ
回路と、第２のスイッチ回路と、第３のスイッチ回路と
がそれぞれ独立のスイッチ時定数回路を備えたものであ
る。

【００２３】

【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を図面に基づいて説明する。図１は実施の
形態１を示す図で、コンデンサ充電ラインに突入電流抑
制抵抗を接続した活線挿抜装置の構成図である。図に示
すように、活線挿抜装置１は、稼動中である所のバック
プレーン９に対して活線にて挿抜動作が行われる。活線
挿抜装置１内には内部回路１０の電源安定用途にコンデ
ンサ２（バイパスコンデンサ等）が搭載される。このコ
ンデンサ２は、電源層７経由コンデンサ充電ライン８に
より電荷の充電が行われる。

【００２４】コンデンサ充電ライン８には、突入電流保
護回路３が接続される。この突入電流保護回路３は、コ
ンデンサ充電ライン８に直列接続された突入電流抑制抵
抗４と、突入電流抑制抵抗４に並列接続されたスイッチ
回路５によって構成される。スイッチ回路５のスイッチ
制御は、スイッチ制御回路６により行われる。

【００２５】活線挿抜装置１が稼動中のバックプレーン
９に対して挿入される場合、スイッチ制御回路６は、ス
イッチ回路５をＯＦＦ（切断）状態とする。これにより
挿入初期段階にコンデンサ２に流れ込む突入電流を突入
電流抑制抵抗４により抑止する。活線挿抜装置１がバッ
クプレーン９に接続されてから一定時間経過後、スイッ
チ制御回路６はスイッチ回路５をＯＮ（接続）状態とす
る。これにより活線挿抜装置１の通常動作において、コ
ンデンサ２は内部回路１０の電源安定用コンデンサとし
て機能する。

【００２６】通常の電子回路では、電源安定用コンデン
サは多くの個数が実装される。これらの多数のコンデン
サの全てに突入電流保護回路３を設けるのは、現実的で
はない場合がある。この様な場合は、複数のコンデンサ
をまとめて１つの突入電流保護回路３を接続することに
よりスイッチ回路を節約可能である。図１には２つのコ
ンデンサ２を１つの突入電流保護回路３で制御する構成
例を示した。

【００２７】また、容量が小さいコンデンサであれば、
突入電流保護回路３が無くてもバックプレーン９上にて
重要な電源ノイズにはならない。電源ノイズのコンデン
サ容量依存性は、システム電源やバックプレーン上のコ
ンデンサ及びコネクタ、活線挿抜装置１の回路構成、な
どの要因により異なるが、おおまかな目安として以下に
記載する。

【００２８】一般に、突入電流がバックプレーン上の電
源ノイズとして問題となってくるのは、活線挿抜装置内
のコンデンサ容量成分のトータルが数μＦを超える様な
場合である。通常のＬＳＩ等おいて高周波電源ノイズ除
去として多数使用されるコンデンサ容量は、０．０１〜
０．１μＦである。これらのコンデンサの大部分につい
ては容量が小さいため、突入電流保護回路３は削除可能
である。

【００２９】また、ＬＳＩの低周波電源ノイズ（リップ
ル）除去として使用されるコンデンサは、容量が１．０
〜１０μＦとなるものも含まれるので、突入電流保護回
路３を設ける必要が生じてくる。基板電源安定用に使用
する１０μＦを超えるコンデンサについては、突入電流
保護回路３が必須となる。

【００３０】これまでに記載通り、電子回路に多数使用
される高周波電源ノイズ除去コンデンサについては、突
入電流保護回路３は不要である。突入電流保護回路３の
実装は１．０μＦを超えるコンデンサについてのみ考慮
すればよい。

【００３１】上述の実施の形態によれば、コンデンサ充
電ライン８に突入電流抑制抵抗４とスイッチ回路５を接
続することにより、従来では電源ラインに直列に接続さ
れていたスイッチ回路が不要となった。これにより、基
板内電源を分離する必要が無くなくなるので電源を一括
プレーンにて構成可能となり、電源強化につながる。ま
た、スイッチ回路による電圧ドロップを考慮する必要は
ない。また、コンデンサ充電ライン上のスイッチ回路５
は小型化する事ができる。また、コンデンサ毎に分散し
て配置されるため部品実装が容易になる。

【００３２】実施の形態２．以下、この発明の実施の形
態２を図面に基づいて説明する。図２は実施の形態２を
示す図で、スイッチ回路としてＦＥＴ（電界効果トラン
ジスタ）素子を使用した活線挿抜装置の構成図である。
基本構成は実施の形態１と同じであり、スイッチ回路と
してＦＥＴ素子を使用した点が異なる。

【００３３】突入電流抑制抵抗４に並列に接続されるス
イッチ回路にＦＥＴスイッチ５ａを使用する。ＦＥＴス
イッチ５ａのＯＮ抵抗は、ゲートの電位により変化する
するという特徴を持つ。よって、スイッチ制御回路６に
よって出力される信号電位を緩やかに変化させれば、突
入電流保護回路３の抵抗成分を緩やかに変化させること
が可能となる。これにより、コンデンサ充電ライン８に
流れる電流を急激に変化させることを防止する。

【００３４】実施の形態３．以下、この発明の実施の形
態３を図面に基づいて説明する。図３は実施の形態３を
示す図で、バックプレーン上に挿抜検出信号を定義した
活線挿抜装置の構成図である。基本構成は実施の形態１
又は実施の形態２と同じであるが、本実施の形態では、
バックプレーン９上に挿抜検出信号１１を定義する。

【００３５】挿抜検出信号１１は、バックプレーンＩ／
Ｆコネクタのショートピンで構成される。ショートピン
は、活線挿抜装置１の挿入時はバックプレーン９と時間
的に最後に接続され、抜出時は時間的に最初に切断され
る。挿抜検出信号１１は、活線挿抜装置１のスイッチ制
御回路６に接続される。これにより、挿入時は活線挿抜
装置１とバックプレーン９が完全に接続されてからＦＥ
Ｔスイッチ５ａの制御を実行する。また、抜出時は、活
線挿抜装置１の抜出をいち早く検知しＦＥＴスイッチ５
ａの制御を実行する。

【００３６】上述の実施の形態によれば、ＦＥＴスイッ
チ５ａの制御に、バックプレーン９上のショートピン信
号である挿抜検出信号１１を使用する事により、挿入時
は装置が確実に接続された状態にてスイッチ制御が開始
される。また、抜出時はいち早く装置の抜出を検出して
ＦＥＴスイッチ５ａの制御を行う。これにより、確実な
突入電流の抑制を行うことができる。

【００３７】実施の形態４．以下、この発明の実施の形
態４を図面に基づいて説明する。図４は実施の形態４を
示す図で、バックプレーン上に複数の挿抜検出信号を定
義した活線挿抜装置の構成図である。基本構成は実施の
形態３と同一である。

【００３８】バックプレーン上に複数（２つ以上）の挿
抜検出信号１１ａ及び１１ｂを定義する。これら挿抜検
出信号１１ａ及び１１ｂは、コネクタ両端に配置され
る。複数の挿抜検出信号のＡＮＤ条件にて、活線挿抜装
置１がバックプレーン９に接続されたことを検出する。
これによりコネクタのショートピンを使用しないで活線
挿抜装置１の挿抜検出が可能となる。

【００３９】上述の実施の形態によれば、バックプレー
ン９のショートピンが不要であるため、活線挿抜に対応
していない現行のシステム（バックプレーン）に対して
も活線挿抜を行う事が可能となる。

【００４０】実施の形態５．以下、この発明の実施の形
態５を図面に基づいて説明する。図５は実施の形態５を
示す図で、第２のスイッチ回路をクロック信号に直列に
接続した活線挿抜装置の構成図である。図５では、第２
のスイッチ回路をＦＥＴスイッチ５ｂにて構成する。

【００４１】活線挿抜時において、スイッチ制御回路６
は、クロック信号に接続されたＦＥＴスイッチ５ｂのゲ
ートをＯＦＦ（切断）状態とする。これにより、クロッ
ク信号は活線挿抜装置１内では停止状態となる。これに
より、活線挿抜時の不要な回路動作を全て停止させ、消
費電力を抑える。これにより、電源層７上に流れる電流
をより減少させ、バックプレーン９上の電源ノイズ抑制
を行う。

【００４２】活線挿抜の際にスイッチ制御を緩やかに行
うために、スイッチ時定数回路１４を設ける。ＦＥＴス
イッチのゲート電位は、スイッチ時定数回路１４のコン
デンサと抵抗の時定数により緩やかに変動する。これに
より、ＦＥＴスイッチのＯＮ抵抗が緩やかに変化し、ク
ロック信号１３ａを急激に切断／接続することを避け
る。

【００４３】実施の形態６．以下、この発明の実施の形
態５を図面に基づいて説明する。図６は実施の形態６を
示す図で、第３のスイッチ回路をバス信号に直列に接続
した活線挿抜装置の構成図である。バックプレーン９上
のバス信号誤動作を防止するため、第３のスイッチ回路
をバス信号１５ｂに直列に接続する。図６では、第３の
スイッチ回路をＦＥＴスイッチ５ｃにて構成する。

【００４４】活線挿抜時において、スイッチ制御回路６
はＦＥＴスイッチ５ｃのゲートをＯＦＦ（切断）状態と
する。これにより、バス信号はハイ・インピーダンスの
状態となりバックプレーンに誤動作を及ぼすことはな
い。ある一定時間が経過後、スイッチ制御回路はＦＥＴ
スイッチ５ｃのゲートをＯＮ（接続）状態とする。

【００４５】さらに、ＦＥＴスイッチ５ａ〜５ｃのスイ
ッチ制御において、スイッチ時定数回路１４ａ〜１４ｃ
を各ＦＥＴスイッチ毎に備える。そして、スイッチ時定
数回路による遅延が１４ａが最小、１４ｂが中間、１４
ｃ最大となる様に、回路を構成する。これにより、活線
挿入時には最初にコンデンサ２が接続し、その次にクロ
ック信号が接続し、その後にバス信号が接続するという
シーケンスが成立する。

【００４６】図６にはスイッチ制御回路６及び挿抜検出
回路１２の具体例についても記載した。スイッチ制御回
路６は、トランジスタ素子にて構成し、ＦＥＴスイッチ
５ａ〜５ｃの制御は１２Ｖ電源を使用する。挿抜検出回
路１２はＡＮＤ機能を備える素子を使用することを想定
する。

【００４７】ここで、挿抜検出信号１１ａ，１１ｂは、
バックプレーン９上のＶｃｃピンと接続される。挿抜検
出回路１２は、活線挿抜装置１の接続過渡状態でも、機
能の誤動作を防止する必要がある。

【００４８】図７にトランジスタを組み合せた回路構成
の挿抜検出回路１２を示す。

【００４９】

【発明の効果】この発明に係る活線挿抜装置は、電源層
から分岐した後の、電源安定用コンデンサの充電ライン
に電源安定用コンデンサに流れる突入電流を抑制するた
めの突入電流保護回路を備えたことにより、従来では電
源ラインに直列に接続されていたスイッチ回路が不要と
なり、基板内電源を分離する必要が無くなくなるので電
源を一括プレーンにて構成可能となり、電源強化につな
がる。また、スイッチ回路による電圧ドロップを考慮す
る必要はない。

【００５０】また、コンデンサ充電ライン上のスイッチ
回路は小型化する事ができる。また、コンデンサ毎に分
散して配置されるため部品実装が容易になる。

【００５１】また、スイッチ回路としてＦＥＴ（電界効
果トランジスタ）素子を使用することにより、ゲート電
位を制御してＦＥＴのＯＮ抵抗による緩やかなスイッチ
制御が可能となる。

【００５２】また、複数の電源安定用コンデンサをまと
めて一つの突入電流保護回路に接続したことにより、突
入電流保護回路を節約できる。

【００５３】また、活線挿抜装置に入力されるクロック
信号が第２のスイッチ回路を介してバックプレーンと接
続され、活線挿抜時、スイッチ制御回路は第２のスイッ
チ回路をＯＦＦ状態とすることにより、活線挿抜時のク
ロック信号を停止して不要な消費電力を抑え、バックプ
レーン上の電源ノイズをより効果的に抑制する。

【００５４】また、スイッチ時定数回路を設けたことに
より、クロック信号を急激に切断／接続することを避け
ることができる。

【００５５】また、第２のスイッチ回路にＦＥＴ（電界
効果トランジスタ）素子を使用することにより、ＦＥＴ
のＯＮ抵抗を利用して緩やかなスイッチ制御が可能とな
る。

【００５６】また、活線挿抜装置のバス信号が第３のス
イッチ回路を介してバックプレーンと接続され、活線挿
抜時、スイッチ制御回路は第３のスイッチ回路をＯＦＦ
状態とすることにより、バックプレーン上のバス信号に
対しても誤動作を生じることなく活線挿抜が可能とな
る。

【００５７】また、第３のスイッチ回路にＦＥＴ（電界
効果トランジスタ）素子を使用することにより、ＦＥＴ
のＯＮ抵抗を利用して緩やかなスイッチ制御が可能とな
る。

【００５８】また、バックプレーンと活線挿抜装置を接
続するコネクタがショートピンを備え、スイッチ制御回
路はショートピンに接続された挿抜検出信号を受信して
スイッチ制御信号を生成することにより、挿入時は装置
が確実に接続された状態にてスイッチ制御が開始され、
抜出時はいち早く装置の抜出を検出してスイッチ制御を
行う。これにより、確実な突入電流の抑制を行うことが
できる。

【００５９】また、バックプレーンと活線挿抜装置を接
続するコネクタが複数の挿抜検出信号を備え、スイッチ
制御回路は複数の挿抜検出信号のＡＮＤ条件によりスイ
ッチ制御信号を生成することにより、バックプレーン上
のショートピンが不要となる。コネクタがショートピン
という活線挿抜特有の機構を有する必要がないため、活
線挿抜に対応しないバックプレーンに対しても活線挿抜
が可能となる。

【００６０】また、活線挿抜装置に入力されるクロック
信号が第２のスイッチ回路を介してバックプレーンと接
続されると共に、活線挿抜装置のバス信号が第３のスイ
ッチ回路を介してバックプレーンと接続され、スイッチ
回路と、第２のスイッチ回路と、第３のスイッチ回路と
がそれぞれ独立のスイッチ時定数回路を備えたことによ
り、活線挿入時には最初にコンデンサが接続し、その次
にバス信号が接続し、その後にクロック信号が接続する
というシーケンスが成立し、より誤動作の少ない活線挿
抜が可能となる。

【図面の簡単な説明】

【図１】実施の形態１を示す図で、コンデンサ充電ラ
インに突入電流抑制抵抗を接続した活線挿抜装置の構成
図である。

【図２】実施の形態２を示す図で、スイッチ回路とし
てＦＥＴ（電界効果トランジスタ）素子を使用した活線
挿抜装置の構成図である。

【図３】実施の形態３を示す図で、バックプレーン上
に挿抜検出信号を定義した活線挿抜装置の構成図であ
る。

【図４】実施の形態４を示す図で、バックプレーン上
に複数の挿抜検出信号を定義した活線挿抜装置の構成図
である。

【図５】実施の形態５を示す図で、第２のスイッチ回
路をクロック信号に直列に接続した活線挿抜装置の構成
図である。

【図６】実施の形態６を示す図で、第３のスイッチ回
路をバス信号に直列に接続した活線挿抜装置の構成図で
ある。

【図７】実施の形態６を示す図で、トランジスタを組
み合せた回路構成の挿抜検出回路の構成図である。

【図８】従来の活線挿抜装置を示す図である。

【符号の説明】

１活線挿抜装置、２コンデンサ、３突入電流保護
回路、４突入電流抑制抵抗、５スイッチ回路、５
ａ，５ｂＦＥＴスイッチ、７電源層、８コンデン
サ充電ライン、９バックプレーン、１０内部回路、
１１挿抜検出信号（ショートピン）、１１ａ，１１ｂ
挿抜検出信号、１２挿抜検出回路、１３ａ，１３ｂ
クロック信号、１４，１４ａ，１４ｂ，１４ｃスイ
ッチ時定数回路、１５ａ，１５ｂバス信号。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０５Ｋ 7/14 Ｇ０６Ｆ 1/00 ３２０Ｈ

Claims

【特許請求の範囲】

【請求項１】稼動しているシステムのバックプレーン
に対して装置の挿抜を活線にて行う活線挿抜装置におい
て、電源層から分岐した後の、電源安定用コンデンサの充電
ラインに配置され、前記電源安定用コンデンサに流れる
突入電流を抑制するための突入電流保護回路を備えたこ
とを特徴とする活線挿抜装置。
【請求項２】前記突入電流保護回路は前記電源安定用
コンデンサの充電ラインに直列に接続された突入電流抑
制抵抗と、この突入電流抑制抵抗に並列に接続されたス
イッチ回路とを備え、前記スイッチ回路を制御するスイ
ッチ制御回路を設けたことを特徴とする請求項１記載の
活線挿抜装置。
【請求項３】前記スイッチ回路が電界効果トランジス
タ（ＦＥＴ）にて構成されることを特徴とする請求項２
記載の活線挿抜装置。
【請求項４】複数の電源安定用コンデンサをまとめて
一つの突入電流保護回路に接続したことを特徴とする請
求項１記載の活線挿抜装置。
【請求項５】活線挿抜装置に入力されるクロック信号
が第２のスイッチ回路を介して前記バックプレーンと接
続され、活線挿抜時、前記スイッチ制御回路は前記第２
のスイッチ回路をＯＦＦ状態とすることを特徴とする請
求項２記載の活線挿抜装置。
【請求項６】前記クロック信号を急激に切断／接続す
ることを避けるためのスイッチ時定数回路を設けたこと
を特徴とする請求項５記載の活線挿抜装置。
【請求項７】前記第２のスイッチ回路が電界効果トラ
ンジスタ（ＦＥＴ）にて構成されることを特徴とする請
求項５記載の活線挿抜装置。
【請求項８】活線挿抜装置のバス信号が第３のスイッ
チ回路を介して前記バックプレーンと接続され、活線挿
抜時、前記スイッチ制御回路は前記第３のスイッチ回路
をＯＦＦ状態とすることを特徴とする請求項２記載の活
線挿抜装置。
【請求項９】前記第３のスイッチ回路が電界効果トラ
ンジスタ（ＦＥＴ）にて構成されることを特徴とする請
求項８記載の活線挿抜装置。
【請求項１０】前記バックプレーンと活線挿抜装置を
接続するコネクタがショートピンを備え、前記スイッチ
制御回路は前記ショートピンに接続された挿抜検出信号
を受信してスイッチ制御信号を生成することを特徴とす
る請求項２又は請求項５又は請求項８記載の活線挿抜装
置。
【請求項１１】前記バックプレーンと活線挿抜装置を
接続するコネクタが複数の挿抜検出信号を備え、前記ス
イッチ制御回路は前記複数の挿抜検出信号のＡＮＤ条件
によりスイッチ制御信号を生成することを特徴とする請
求項２又は請求項５又は請求項８記載の活線挿抜装置。
【請求項１２】活線挿抜装置に入力されるクロック信
号が第２のスイッチ回路を介して前記バックプレーンと
接続されると共に、活線挿抜装置のバス信号が第３のス
イッチ回路を介して前記バックプレーンと接続され、前
記スイッチ回路と、前記第２のスイッチ回路と、前記第
３のスイッチ回路とがそれぞれ独立のスイッチ時定数回
路を備えたことを特徴とする請求項２記載の活線挿抜装
置。