JP2752774B2

JP2752774B2 - 活線挿抜パッケージ

Info

Publication number: JP2752774B2
Application number: JP2143710A
Authority: JP
Inventors: 秀隆佐藤; 哲郎三日月; 則夫松井; 薫篠崎
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1990-06-01
Filing date: 1990-06-01
Publication date: 1998-05-18
Anticipated expiration: 2013-05-18
Also published as: JPH0437194A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、装置が稼働している状態で挿抜することの
できる活線挿抜パッケージに関するものである。

［従来の技術］従来より、コネクタによりバックプレーンとパッケー
ジが接続されるユニット構成を持つ装置の保守，保全な
どの作業では、その装置が稼働している状態でパッケー
ジを挿抜する活線挿抜の要求があり、第４図から第６図
に示すような活線挿抜対策が採用されていた。

第４図は、従来の活線挿抜対策の第１例を示す説明図
であって、20は動作パッケージ、21はバックプレーン、
22は外部電源線、23は電源コネクタ、24は挿入パッケー
ジである。

この第１例は、外部電源線22から挿入パッケージ24に
対しバックプレーン21と接続するコネクタとは別な電源
コネクタ23で電源供給を行い、挿抜パッケージ24に実装
された回路の動作を保証した状態で挿抜を行う方式であ
る。

第５図は、従来の活線挿抜対策の第２例を示す回路図
であって、21はバックプレーン、24は挿抜パッケージ、
25は時間差を有して２段階に接触するコネクタピンを有
しバックプレーン21と挿抜パッケージ24を接続するコネ
クタである。バックプレーン21において、211は電源、2
12はアース線、213は電源線、214は信号線である。コネ
クタ25は、バックプレーン21側とパッケージ24側に分か
れ、パッケージ24側では、第一段階で接触するコネクタ
ピンである。長端子251と、第二段階で接触するコネク
タピンである短端子252とを有している。挿抜パッケー
ジ24において、241は実装回路を構成する論理素子、242
は回路電源電圧Vccとアース間に接続されたコンデンサ
でいわゆるパスコンであり、論理素子241の入力側がコ
ネクタ25の短端子252へ、回路電源電圧Vccおよびアース
がコネクタ25の長端子251へそれぞれ接続されて、コネ
クタ25の嵌合により、バックプレーン21の信号線214,電
源線213,アース線212にそれぞれ接続される。

この第２例は、挿抜パッケージ24の挿入時、コネクタ
25の長，短端子の接触時間差を利用して、電源・アース
用の長端子251を先行接触させ、挿抜パッケージ24の電
源電圧Vccを安定させた後、信号用端子252を後続接触さ
せる方式である。

第６図は従来の活線挿抜対策の第３例を示す回路図で
あって、21はバックプレーン、24は挿抜パッケージ、25
は第２例と同じ２段階接触のコネクタである。バックプ
レーン21において、211は電源、212はアース線、213は
電源線、214は信号線、215は電源線213とアース線212間
に接続したコンデンサである。コネクタ25は前述したよ
うにバックプレーン21側とパッケージ24側に分かれ、パ
ッケージ24側では、第１段階で接触するコネクタピンで
ある長端子251と、第二段階で接触するコネクタピンで
ある短端子252とを有している。挿抜パッケージ24にお
いて、241は論理素子、242は回路電源電圧Vccとアース
間に接続されたパスコン、243は同じく回路電源電圧Vcc
とアース間に接続された電解コンデンサ、244はインダ
クタンスである。挿抜パッケージ24の接続において、論
理素子241の入力側はコネクタ25の短端子252へ、回路電
源電圧Vccはインダクタンス244を通してコネクタ25の長
端子251へ、アースはコネクタ25の別な長端子251へそれ
ぞれ接続されて、コネクタ25の嵌合により、バックプレ
ーン21の信号線214,電源線213,アース線212にそれぞれ
接続される。

この第３例は、前述の第２例の効果に加えて、受電箇
所に挿入したインダクタンス244で挿抜パッケージ24の
挿入時におけるパスコン242への突入電流を防止し、そ
のインダクタンス244とパスコン242により発生する電圧
振動を、電解コンデンサ243を接続してこの電解コンデ
ンサ243のtanδが大きいことを利用し、その抵抗成分で
吸収するとともに、バックプレーン21にコンデンサ215
を取り付けることで、挿抜パッケージ24の挿抜時に隣接
パッケージの電源電圧変動を吸収する方式である。な
お、第７図は上記第３例の挿抜パッケージ24の電源パタ
ーンの構成図であり、基板を省略して示されている。25
はパッケージ24側の２段階接触のコネクタであり、244
はインダクタンス、246は長端子251に接続された受電箇
所における電源層、247は実装回路に給電する電源層、2
48はアース層であり、分割された電源層246,247の間が
インダクタンス244によってのみ接続されている。

［発明が解決しようとする課題］しかしながら、上記従来の技術における挿抜パッケー
ジの活線挿抜対策では、それぞれ、下記に示す問題点が
あった。

（１）第４図の第１例では、別コネクタ23の接続を行う
ため、挿抜手順が複雑で、取り扱い上の注意を要する欠
点があり、もし手順を間違えると誤動作を引き起こした
り、実装部品を破壊したりする虞れがあった。

（２）第５図の第２例では、パッケージ24挿入時にはパ
スコン242に突入電流が流れるため、隣接パッケージの
電圧が瞬時に低下したり、挿入パッケージ24の電源電圧
が振動して実装されたIC（集積回路）の動作保証電圧以
上の電圧が発生して、そのICを破壊したりする可能性が
ある。また、隣接パッケージの電源電圧が瞬時低下する
ことにより、回路動作が瞬断する虞れがある。

（３）第６図，第７図の第３例は、上記第２例の問題点
を解消しているが、挿抜パッケージ24において、さらに
大容量の電解コンデンサ243がパスコン242に並列接続さ
れるため、LC（インダクタンスと静電容量）の共振を許
容値以下にするためのインダクタンス244は大きな値と
なる。したがって、インダクタンス244の形状は大きな
ものとなり、実装スペースが大きくなる欠点がある。ま
た、バックプレーン21にもコンデンサ215が必要となる
欠点があった。また、第７図に示されるように、電源パ
ターンが電源層246,247に分割されて、その間にインダ
クタンス244が接続される構成であるため、定常時の給
電特性が不安定となり、アース雑音が増加する欠点があ
る。

本発明は、上記問題点である挿抜手順の複雑さ、挿入
パッケージの電源電圧が振動すること、定常時のアース
雑音の増加、実装スペースの増加および、隣接パッケー
ジの電源の瞬断を解決して、装置が稼働している状態で
バックプレーンに対する挿抜を可能とする活線挿抜パッ
ケージを提供することを目的とする。

［課題を解決するための手段］上記の目的を達成するための本発明の活線挿抜パッケ
ージの構成は、時間差を有して多段階にコネクタピンが接触するコネ
クタによりバックプレーンとパッケージが接続されるユ
ニット構成において、第一段階に接触するコネクタピンにアースおよびイン
ダクタンスを接続した電源を割り付け、第二段階以降に接触するコネクタピンに直接電源を割
り付けることを特徴とする。

［作用］本発明は、アースおよびインダクタンスを接続した電
源を割り付けたコネクタピンを接触させた後、時間差を
置いて直接電源を接続したコネクタピンを接触させ、そ
の時間差を利用し、パッケージを挿入する過渡時だけイ
ンダクタンスを作用させて挿入パッケージのパスコン等
への突入電流を抑制し、定常時にはインダクタンスの作
用を無くすことで、給電特性の不安定を解消するととも
にパッケージ側の電源−アース間の電界コンデンサなど
を不要にする。

［実施例］以下、本発明の実施例を図面に基づいて詳細に説明す
る。

第１図は本発明の一実施例を示す回路図であって、１
はバックプレーン、２は挿抜パッケージ、３は時間差を
有して３段階に接触するコネクタピンを有しバックプレ
ーン１と挿抜パッケージ２を接続するコネクタである。
バックプレーン１において、４は電源、５はグランド
（GND）線、６は電源線、７は信号線である。コネクタ
３は、バックプレーン１側とパッケージ２側に分かれ、
パッケージ２側では、第一段階で接触するコネクタピン
である長端子８と、第二段階で接触するコネクタピンで
ある中端子９と、第三段階で接触するコネクタピンであ
る短端子10とを有している。挿抜パッケージ２におい
て、11は実装回路を構成する論理素子、12はパッケージ
２の総静電容量、13はパッケージ２の総負荷抵抗、14は
インダクタンス、15は電源端子、16はグランド（GND）
端子である。論理素子11の入力側はコネクタ３の短端子
10に接続され、電源端子15はインダクタンス14を通して
長端子８に接続されるとともに、直接中端子９へ接続さ
れ、グランド端子16は上記とは別な長端子８に接続され
る。

以上のように構成した実施例の動作および作用を述べ
る。

第２図は、そのための第１図の電源系の等価回路図を
示している。図において、電源4,パッケージ総静電容量
12,パッケージ総負荷抵抗13,インダクタンス14は前述の
第１図で説明のものであり、17は第１図の長端子８が接
触することと等価なスイッチ、18は同じく中端子９が接
触することと等価なスイッチである。第１図では、長端
子８が先行接触し、中端子９が時間差を持って接触す
る。即ち、等価回路では、パッケージ挿入時において、
まず第一段階でスイッチ17がオンになり、続く第二段階
で1msec以上後にスイッチ18がオンとなる。スイッチ17
はインダクタンス14を通して並列な総静電容量12および
総負荷抵抗13に電源４を接続し、スイッチ18は総静電容
量12および総負荷抵抗13に直接電源４を接続する。従っ
て、本実施例では、パッケージ２挿入の過渡時だけイン
ダクタンス14を作用させることができる。そして、その
作用は、パッケージ総静電容量12等への突入電流の阻止
等である。第二段階で中端子９により、直接、電源４が
パッケージ２に接続された後、さらに時間差を置いて短
端子10が接触されて、信号線７がパッケージ２内の回路
に接続される。これにより、パッケージ２の電源電圧が
整定された後で、バックプレーン１とパッケージ２を接
続して回路動作を保証し、複雑な手順を踏むことなく活
線挿抜を可能にする。

つぎに、長端子８が接触してから中端子９が接触する
までに、パッケージ２内の電源電圧を実装ICの動作保証
範囲内に整定させるインダクタンスＬの決定方法につい
て述べる。

はじめに、挿入パッケージの電源電圧が振動すること
が無いように、オーバーダンピングの条件について述べ
る。第２図に示した等価回路において、下式（１）
（２）が成り立つ。

ただし、Ｅ（ｔ）,i（ｔ）は長端子８における電圧，
電流,V（ｔ）は総負荷抵抗13の電圧、Ｌはインダクタン
ス14の値、Ｃは総静電容量の値、Ｒは総負荷抵抗13の値
である。ここで、総負荷抵抗値Ｒはパッケージの消費電
力Ｐおよび電源電圧Vccから、式（３）を用いて計算す
ることができる。

式（１），（２）を連立して解くと、式（４）が得ら
れる。

ただし、ここで、式（４）がオーバーダンピングとなる条件は
ω^２＜０であることより、オーバーダンピングになるＬ
の値は式（６）で表すことができる。

従って、振動を防止するためには、4CR²より大きなＬ
が必要となる。活線挿抜の対策が無いパッケージは給電
系の微少なインダクタンスＬの存在により、振動条件に
なることがわかる。一例として、消費電力Ｐ＝10W、パ
ッケージ総静電容量Ｃ＝10μＦにおける臨界値は、式
（６）より250μＨとなる。オーバーダンピング条件と
するためには、この臨界値より大きなＬが必要となる。

次に、挿入パッケージの電源電圧整定条件について述
べる。パッケージ挿入時にコネクタ３の長端子８が接触
してから中端子９が接触する時間tcまでに、パッケージ
２の電源電圧はIcの保証動作範囲内の電源電圧（4.5V＜
Vcc＜5.5V）に整定している必要がある。すなわち、コ
ネクタ３の長端子８と中端子９の接触時間差tcより電源
電圧整定時間tsを短く設計する必要がある。本実施例の
コネクタ３の長端子８と中端子９の接触時間差tsは、1m
sより大きい。すなわち、第２図に示した等価回路にお
いて、スイッチ17と18のオン時間には1msec以上の時間
差がある。したがって、パッケージ２における電源電圧
の整定条件として、1ms以内に4.5V以上となるように設
計する必要がある。これらの条件は式（４）から算出で
きるが、ｔについて解析式として求めることができない
ため、パッケージ総静電容量Ｃ＝10μＦ、消費電力Ｐ＝
10W、整定時間1msと固定してインダクタンス14の値Ｌを
算出すると、1.15mHとなる。したがって、中端子９の接
触時間である1ms以内に整定させるＬの値は、1.15mH以
下とする必要がある。

以上の結果より、オーバーダンピング条件および電源
電圧整定条件の両者を満足するインダクタンスの値Ｌ
は、250μＨ≦Ｌ≦1.15mHである。第３図にこれらを満
足する一例として、Ｐ＝10W、Ｃ＝10μＦ、Ｌ＝1mHにお
けるシミュレーション結果を示す。図から明らかなよう
に、1ms以内に電圧振動することなく保証動作電圧の4.5
Vに整定されていることが確認できる。

なお、本発明は、その主旨に沿って種々に応用され、
種々の実施態様を取り得ることは当然である。

［発明の効果］以上の説明で明らかなように、本発明の活線挿抜パッ
ケージによれば、複雑な手順を踏むことなく、装置が稼
働状態でも容易に故障パッケージの交換が可能となるた
め、交換装置，銀行のオンライン装置，大型コンピュー
タ等の大規模システムの保守あるいは故障した場合にお
いても装置を停止することなく、迅速にパッケージ交換
で復旧させることができる利点がある。

また、本発明の請求項２の発明によれば、パッケージ
挿抜の過渡時における電圧振動を防止することができ、
IC等の破壊の虞れをなくすことができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は上記
実施例の動作説明用の等価回路図、第３図は上記実施例
のシミュレーション結果を示す測定図、第４図は従来の
活線挿抜対策の第１例を示す説明図、第５図は従来の活
線挿抜対策の第２例を示す回路図、第６図は従来の活線
挿抜対策の第３例を示す回路図、第７図は上記従来の第
３例の電源パターンの構成図である。１……バックプレーン、２……挿抜パッケージ、３……
コネクタ、４……電源、５……グランド線、６……電源
線、７……信号線、８……長端子、９……中端子、10…
…短端子、12……パッケージ総静電容量、13……パッケ
ージ総負荷抵抗、14……インダクタンス、15……電源端
子、16……グランド端子。

───────────────────────────────────────────────────── フロントページの続き (72)発明者篠崎薫東京都千代田区内幸町１丁目１番６号日本電信電話株式会社内 (56)参考文献特開平２−139996（ＪＰ，Ａ) 特開平１−253995（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H05K 7/14 H01R 23/68

Claims

(57)【特許請求の範囲】

【請求項１】時間差を有して多段階にコネクタピンが接
触するコネクタによりバックプレーンとパッケージが接
続されるユニット構成において、第一段階に接触するコネクタピンにアースおよびインダ
クタンスを接続した電源を割り付け、第二段階以降に接触するコネクタピンに直接電源を割り
付けることを特徴とする活線挿抜パッケージ。
【請求項２】請求項１記載の活線挿抜パッケージにおい
て、インダクタンスの値Ｌは、自己のパッケージの総静電容
量および総負荷抵抗をそれぞれC,Rとして、Ｌ≧4CR²の
式を満足し、かつ第一段階に接触するコネクタピンと第
二段階以降に接触する直接電源を割り付けたコネクタピ
ンの接触時間差内に該パッケージ内の電源電圧を実装回
路の動作保証範囲内の電圧値に整定する値とすることを
特徴とする活線挿抜パッケージ。