JP2000102166A - 電子機器及びその電源制御方法 - Google Patents
電子機器及びその電源制御方法Info
- Publication number
- JP2000102166A JP2000102166A JP10269609A JP26960998A JP2000102166A JP 2000102166 A JP2000102166 A JP 2000102166A JP 10269609 A JP10269609 A JP 10269609A JP 26960998 A JP26960998 A JP 26960998A JP 2000102166 A JP2000102166 A JP 2000102166A
- Authority
- JP
- Japan
- Prior art keywords
- card
- power supply
- power
- time
- motherboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【課題】 低コストで小型・簡素な装置電源を有す
ること。 【解決手段】 装置電源１０２からマザーボード１０１
を介して各カード１０３に供給される電源を、各カード
１０３内の電源遅延部１０４が、装置電源が投入されて
から各カード１０３内の電子回路１０５が立ち上がるま
での時間がカード毎に異なるようにし、又、そのカード
間の立ち上がりまでの時間差をカードの突入電流の持続
時間より大きくなるようにし、突入電流を時間的に分散
させる。
ること。 【解決手段】 装置電源１０２からマザーボード１０１
を介して各カード１０３に供給される電源を、各カード
１０３内の電源遅延部１０４が、装置電源が投入されて
から各カード１０３内の電子回路１０５が立ち上がるま
での時間がカード毎に異なるようにし、又、そのカード
間の立ち上がりまでの時間差をカードの突入電流の持続
時間より大きくなるようにし、突入電流を時間的に分散
させる。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器及びその
電源制御方法に関し、特に複数のカードから成る電子機
器及びその電源制御方法に関する。
電源制御方法に関し、特に複数のカードから成る電子機
器及びその電源制御方法に関する。
【０００２】
【従来の技術】デジタル信号処理技術の発達に伴い、高
速ＣＰＵ、高速ＤＳＰ、高速ゲートアレイ、高速メモリ
等が開発され、電子機器の消費電流は増大している。特
に、高度なデジタル信号処理が必要なデジタル方式の移
動体通信の基地局では、収容回線数を増やすために、消
費電流の大きい電子部品が高密度に実装された処理カー
ドが用いられる。この処理カードの消費電流は極めて大
きく、また、装置に収容されるカードの枚数も増える方
向にあるので基地局における装置電源の消費電流は非常
に大きい。
速ＣＰＵ、高速ＤＳＰ、高速ゲートアレイ、高速メモリ
等が開発され、電子機器の消費電流は増大している。特
に、高度なデジタル信号処理が必要なデジタル方式の移
動体通信の基地局では、収容回線数を増やすために、消
費電流の大きい電子部品が高密度に実装された処理カー
ドが用いられる。この処理カードの消費電流は極めて大
きく、また、装置に収容されるカードの枚数も増える方
向にあるので基地局における装置電源の消費電流は非常
に大きい。
【０００３】従来の複数の処理カードから成る電子機器
は、すべての処理カードに同時に電流を流すため、装置
電源投入時の突入電流により一時に大電流が流れる場合
でも電流制限により出力電圧が低下しないように充分な
電源容量を備えている。
は、すべての処理カードに同時に電流を流すため、装置
電源投入時の突入電流により一時に大電流が流れる場合
でも電流制限により出力電圧が低下しないように充分な
電源容量を備えている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
装置には以下のような問題がある。すなわち、突入電流
のために充分な電源容量を備えるとなると、装置電源の
容量は定常状態で必要な電源容量の数倍必要になり、コ
スト高及び装置の大型化・煩雑化を招くという問題があ
る。
装置には以下のような問題がある。すなわち、突入電流
のために充分な電源容量を備えるとなると、装置電源の
容量は定常状態で必要な電源容量の数倍必要になり、コ
スト高及び装置の大型化・煩雑化を招くという問題があ
る。
【０００５】装置電源容量が不十分である場合、電源投
入時の突入電流を流しきれずに電流制限機能が働き、出
力電圧が低下し、発振現象が起こる可能性も生ずるとい
う問題がある。又、この場合、出力の立ち上がり時間が
長くなるという問題もある。
入時の突入電流を流しきれずに電流制限機能が働き、出
力電圧が低下し、発振現象が起こる可能性も生ずるとい
う問題がある。又、この場合、出力の立ち上がり時間が
長くなるという問題もある。
【０００６】本発明はかかる点に鑑みてなされたもので
あり、低コストで小型・簡素な装置電源を有する電子機
器及びその電源制御方法を提供することを目的とする。
あり、低コストで小型・簡素な装置電源を有する電子機
器及びその電源制御方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の骨子は、電子機
器が有する各カードに同時に電源が入らないように突入
電流を分散させることによって、装置電源が有すべき電
源容量を低下させ、電子機器を低コスト化・小型化し、
又、電源投入から出力立ち上がりまでの時間を短縮する
ことである。
器が有する各カードに同時に電源が入らないように突入
電流を分散させることによって、装置電源が有すべき電
源容量を低下させ、電子機器を低コスト化・小型化し、
又、電源投入から出力立ち上がりまでの時間を短縮する
ことである。
【０００８】
【発明の実施の形態】本発明の第１の態様に係る電子機
器は、少なくとも１枚のマザーボードと、このマザーボ
ードに挿抜可能である複数のカードと、カード毎に電源
遅延時間を変えて突入電流を分散させる電源遅延手段
と、を具備する構成を採る。
器は、少なくとも１枚のマザーボードと、このマザーボ
ードに挿抜可能である複数のカードと、カード毎に電源
遅延時間を変えて突入電流を分散させる電源遅延手段
と、を具備する構成を採る。
【０００９】この構成によれば、装置電源が有すべき電
源容量を低下させることができるため、電子機器を低コ
スト・小型化することができる。又、電源投入から出力
立ち上がりまでの時間を短縮する。
源容量を低下させることができるため、電子機器を低コ
スト・小型化することができる。又、電源投入から出力
立ち上がりまでの時間を短縮する。
【００１０】本発明の第２の態様に係る電子機器は、第
１の態様において、前記電源遅延手段は、カード毎に時
定数を異ならせることにより前記複数のカードへの電源
供給タイミングを制御する構成を採る。
１の態様において、前記電源遅延手段は、カード毎に時
定数を異ならせることにより前記複数のカードへの電源
供給タイミングを制御する構成を採る。
【００１１】この構成によれば、各カード毎に設けられ
ている抵抗の抵抗値を予めカード毎に異なるように設け
ることにより、簡易にカード毎の時定数及び電源遅延時
間を異なるようにすることができる。
ている抵抗の抵抗値を予めカード毎に異なるように設け
ることにより、簡易にカード毎の時定数及び電源遅延時
間を異なるようにすることができる。
【００１２】本発明の第３の態様に係る電子機器は、第
２の態様において、各カードのスロット位置を示すスロ
ットアドレス信号によりカード毎の時定数を異ならせる
構成を採る。
２の態様において、各カードのスロット位置を示すスロ
ットアドレス信号によりカード毎の時定数を異ならせる
構成を採る。
【００１３】この構成によれば、各カード毎に設けられ
ている抵抗を省いた構成とすることができるため、装置
を小型化・簡素化することができる。
ている抵抗を省いた構成とすることができるため、装置
を小型化・簡素化することができる。
【００１４】本発明の第４の態様は、第１の態様から第
３の態様のいずれかの電子機器を備えることを特徴とす
る移動体通信システムの基地局装置である。
３の態様のいずれかの電子機器を備えることを特徴とす
る移動体通信システムの基地局装置である。
【００１５】この構成によれば、移動体通信システムの
基地局装置が有すべき電源容量を低下させることができ
るため、基地局装置を低コスト・小型化することができ
る。又、電源投入から出力立ち上がりまでの時間を短縮
することができる。
基地局装置が有すべき電源容量を低下させることができ
るため、基地局装置を低コスト・小型化することができ
る。又、電源投入から出力立ち上がりまでの時間を短縮
することができる。
【００１６】本発明の第５の態様に係る電源制御方法
は、少なくとも１枚のマザーボードに複数のカードを接
続する工程と、各カード毎に電源遅延時間を変えること
により電源投入時の突入電流を分散させる工程と、を具
備するようにした。
は、少なくとも１枚のマザーボードに複数のカードを接
続する工程と、各カード毎に電源遅延時間を変えること
により電源投入時の突入電流を分散させる工程と、を具
備するようにした。
【００１７】この方法によれば、装置電源が有すべき電
源容量を低下させることができるため、電子機器を低コ
スト・小型化することができる。又、電源投入から出力
立ち上がりまでの時間を短縮することができる。
源容量を低下させることができるため、電子機器を低コ
スト・小型化することができる。又、電源投入から出力
立ち上がりまでの時間を短縮することができる。
【００１８】本発明の第６の態様に係る電源制御方法
は、第５の態様において、カード毎に時定数を異ならせ
ることにより電源投入時の突入電流を分散させるように
した。
は、第５の態様において、カード毎に時定数を異ならせ
ることにより電源投入時の突入電流を分散させるように
した。
【００１９】この方法によれば、電圧変換器を有するカ
ードにおいても電源遅延時間をカード毎に異なるように
することができるため、装置電源が有すべき電源容量を
低下させることができ、電子機器を低コスト・小型化す
ることができる。又、電源投入から出力立ち上がりまで
の時間を短縮することができる。
ードにおいても電源遅延時間をカード毎に異なるように
することができるため、装置電源が有すべき電源容量を
低下させることができ、電子機器を低コスト・小型化す
ることができる。又、電源投入から出力立ち上がりまで
の時間を短縮することができる。
【００２０】（実施の形態１）最初に実施の形態１に係
る電子機器の構成を図１を用いて説明する。図１は実施
の形態１に係る電子機器の構成を示す概略構成図であ
る。
る電子機器の構成を図１を用いて説明する。図１は実施
の形態１に係る電子機器の構成を示す概略構成図であ
る。
【００２１】マザーボード１０１には、装置電源１０２
が接続されている。又マザーボード１０１は、複数のカ
ード１０３が挿抜可能に構成されている。各々の処理カ
ード１０３は、電源遅延部１０４と、カード内電子回路
１０５を有する。このような電子機器においては、装置
電源１０２の電源スイッチを投入すると、マザーボード
１０１を経由して各カードに電源が同時に供給される。
この時、各カードが有する電源遅延部１０４の働きによ
って各カードの主要部分であるカード内電子回路１０５
に電源が到達する時間はカード毎に異なる。
が接続されている。又マザーボード１０１は、複数のカ
ード１０３が挿抜可能に構成されている。各々の処理カ
ード１０３は、電源遅延部１０４と、カード内電子回路
１０５を有する。このような電子機器においては、装置
電源１０２の電源スイッチを投入すると、マザーボード
１０１を経由して各カードに電源が同時に供給される。
この時、各カードが有する電源遅延部１０４の働きによ
って各カードの主要部分であるカード内電子回路１０５
に電源が到達する時間はカード毎に異なる。
【００２２】このカード毎に遅延時間が異なる様子を図
２を用いて説明する。図２は各カードの立ち上げ時期を
時系列に並べた模式図である。図示するように、カード
１０３はマザーボード１０１に搭載されている順に＃
１、＃２・・・＃ｎと電源が供給され、各カードの立ち
上げ時期の時間間隔は均等にΔＴである。ここでΔＴを
突入電流の持続時間よりも長く設けることで、各カード
の突入電流が流れる時間の重複を避けることができ、こ
れにより突入電流による大電流を時間的に分散させるこ
とができる。
２を用いて説明する。図２は各カードの立ち上げ時期を
時系列に並べた模式図である。図示するように、カード
１０３はマザーボード１０１に搭載されている順に＃
１、＃２・・・＃ｎと電源が供給され、各カードの立ち
上げ時期の時間間隔は均等にΔＴである。ここでΔＴを
突入電流の持続時間よりも長く設けることで、各カード
の突入電流が流れる時間の重複を避けることができ、こ
れにより突入電流による大電流を時間的に分散させるこ
とができる。
【００２３】次いで図３を用いて電源遅延部１０４の構
成を示す。図３はマザーボード１０１及び一カードの概
略構成図である。
成を示す。図３はマザーボード１０１及び一カードの概
略構成図である。
【００２４】マザーボード１０１からカード１０３に供
給された電源は、カード１０３内でリレー３０１の接点
を経由してカード内電子回路１０５に供給される。マザ
ーボード１０１には、各カードが挿入されるスロット毎
に抵抗値が異なる抵抗３０２が搭載されている。この抵
抗３０２は、一端がマザーボード１０１上で電源に接続
され、もう一端はカード１０２内のトランジスタ３０３
のベースと接続される。
給された電源は、カード１０３内でリレー３０１の接点
を経由してカード内電子回路１０５に供給される。マザ
ーボード１０１には、各カードが挿入されるスロット毎
に抵抗値が異なる抵抗３０２が搭載されている。この抵
抗３０２は、一端がマザーボード１０１上で電源に接続
され、もう一端はカード１０２内のトランジスタ３０３
のベースと接続される。
【００２５】トランジスタ３０３のベースとエミッタ間
にはコンデンサ３０４が設けられており、電源が投入さ
れるとコンデンサ３０４は抵抗３０２を介して充電され
る。そしてトランジスタ３０３のベース電圧が充分に大
きくなるとトランジスタ３０３がＯＮとなり、リレー３
０１に励磁電流が流れ導通状態になり、カード１０３の
電子回路１０５に電源が供給される。
にはコンデンサ３０４が設けられており、電源が投入さ
れるとコンデンサ３０４は抵抗３０２を介して充電され
る。そしてトランジスタ３０３のベース電圧が充分に大
きくなるとトランジスタ３０３がＯＮとなり、リレー３
０１に励磁電流が流れ導通状態になり、カード１０３の
電子回路１０５に電源が供給される。
【００２６】電源の供給遅延時間は、マザーボード１０
１上の抵抗３０２の大きさと、カード１０３内のコンデ
ンサ３０４の時定数で定まる。したがって、マザーボー
ド１０１上の抵抗３０２をスロット毎に異なる抵抗値に
しておくことにより、カード１０３内のコンデンサ３０
４の容量が同じでもカード毎に異なる遅延時間を実現す
ることができる。
１上の抵抗３０２の大きさと、カード１０３内のコンデ
ンサ３０４の時定数で定まる。したがって、マザーボー
ド１０１上の抵抗３０２をスロット毎に異なる抵抗値に
しておくことにより、カード１０３内のコンデンサ３０
４の容量が同じでもカード毎に異なる遅延時間を実現す
ることができる。
【００２７】このように各カードへ電源を供給するタイ
ミングをずらすことによって、突入電流を時間的に分散
させることができ、一時に大電流が流れることを防止で
きる。なお、リレー３０１は、半導体スイッチで代替し
ても同様の効果を得ることができる。
ミングをずらすことによって、突入電流を時間的に分散
させることができ、一時に大電流が流れることを防止で
きる。なお、リレー３０１は、半導体スイッチで代替し
ても同様の効果を得ることができる。
【００２８】（実施の形態２）実施の形態２の電子機器
は、電源遅延部の構成が異なる以外は実施の形態１と同
一構成を採る。図４に本発明の実施の形態２に係る電子
機器のマザーボード及び一カードの概略構成図を示す。
は、電源遅延部の構成が異なる以外は実施の形態１と同
一構成を採る。図４に本発明の実施の形態２に係る電子
機器のマザーボード及び一カードの概略構成図を示す。
【００２９】マザーボード４０１上には、パターンエッ
ジングでスロット毎に異なるスロットアドレス４０２が
設けられている。カード４０３上には、デジタル制御可
変抵抗器４０４が設られており、スロット毎のスロット
アドレス４０２はデジタル制御可変抵抗器４０４の抵抗
値がカード毎に異なるように定められている。これによ
って、実施の形態１と同様にカード毎に異なる抵抗値が
設けられていることになり、カード毎に異なる電源遅延
時間を定めることができる。なお、スロットアドレス４
０２をマザーボード４０１上のスイッチで代替しても同
様の効果を得ることができる。
ジングでスロット毎に異なるスロットアドレス４０２が
設けられている。カード４０３上には、デジタル制御可
変抵抗器４０４が設られており、スロット毎のスロット
アドレス４０２はデジタル制御可変抵抗器４０４の抵抗
値がカード毎に異なるように定められている。これによ
って、実施の形態１と同様にカード毎に異なる抵抗値が
設けられていることになり、カード毎に異なる電源遅延
時間を定めることができる。なお、スロットアドレス４
０２をマザーボード４０１上のスイッチで代替しても同
様の効果を得ることができる。
【００３０】次いで本実施の形態に係る電源遅延部の動
作について述べる。電源が投入されると、コンデンサ４
０５はデジタル制御可変抵抗器４０４を介して充電さ
れ、ベース電圧が充分に大きくなるとトランジスタ４０
６がＯＮ状態となり、リレー４０７に励磁電流が流れて
導通状態になり、カード４０３の電子回路４０８に電源
が供給される。
作について述べる。電源が投入されると、コンデンサ４
０５はデジタル制御可変抵抗器４０４を介して充電さ
れ、ベース電圧が充分に大きくなるとトランジスタ４０
６がＯＮ状態となり、リレー４０７に励磁電流が流れて
導通状態になり、カード４０３の電子回路４０８に電源
が供給される。
【００３１】このように各カードへ電源を供給するタイ
ミングをずらすことによって、突入電流を時間的に分散
させることができ、一時に大電流が流れることを防止で
きる。又、本実施の形態においては、マザーボードから
カード毎に設ける抵抗を省けるため、簡素な構成とする
ことができる。
ミングをずらすことによって、突入電流を時間的に分散
させることができ、一時に大電流が流れることを防止で
きる。又、本実施の形態においては、マザーボードから
カード毎に設ける抵抗を省けるため、簡素な構成とする
ことができる。
【００３２】（実施の形態３）実施の形態３に係るカー
ドは、装置電源から供給された電源をカード内のスイッ
チングレギュレータで変圧してからカード内電子回路へ
供給する構成を有する。図５に実施形態３に係るマザー
ボード及び一カードの概略構成図を示す。
ドは、装置電源から供給された電源をカード内のスイッ
チングレギュレータで変圧してからカード内電子回路へ
供給する構成を有する。図５に実施形態３に係るマザー
ボード及び一カードの概略構成図を示す。
【００３３】マザーボード５０１上には、スロットアド
レス５０２が設けられ、カード５０３内のデジタル制御
可変抵抗器５０４の抵抗値がスロットアドレスによりカ
ード毎に異なるように定められているのは実施の形態２
と同様である。
レス５０２が設けられ、カード５０３内のデジタル制御
可変抵抗器５０４の抵抗値がスロットアドレスによりカ
ード毎に異なるように定められているのは実施の形態２
と同様である。
【００３４】この構成においては、電源が投入されると
コンデンサ５０８はデジタル制御可変抵抗器５０４を介
して充電され、ベース電圧が充分に大きくなるとトラン
ジスタ５０９がＯＮ状態となり、リレー５０６に励磁電
流が流れて導通状態になる。スイッチング電源回路５０
５は、リレー５０６の出力を変圧してカード内電子回路
５０７へ供給する。変圧を必要としない電子回路に対し
てはリレー５０６の入力端から電源を供給することもで
きる。
コンデンサ５０８はデジタル制御可変抵抗器５０４を介
して充電され、ベース電圧が充分に大きくなるとトラン
ジスタ５０９がＯＮ状態となり、リレー５０６に励磁電
流が流れて導通状態になる。スイッチング電源回路５０
５は、リレー５０６の出力を変圧してカード内電子回路
５０７へ供給する。変圧を必要としない電子回路に対し
てはリレー５０６の入力端から電源を供給することもで
きる。
【００３５】このように本実施の形態においては、スイ
ッチングレギュレータを有するカードにおいて、カード
毎の時定数を変えることによって、突入電流を時間的に
分散させることができ、一時に大電流が流れることを防
止できる。
ッチングレギュレータを有するカードにおいて、カード
毎の時定数を変えることによって、突入電流を時間的に
分散させることができ、一時に大電流が流れることを防
止できる。
【００３６】（実施の形態４）実施の形態４に係るカー
ドは、リレーの機能も有するスイッチングレギュレータ
を用いており、実施の形態３と同様のスイッチングレギ
ュレータを有するカードからリレーを省いた構成を採
る。図６に実施の形態４に係るマザーボード及び一カー
ドの概略構成図を示す。
ドは、リレーの機能も有するスイッチングレギュレータ
を用いており、実施の形態３と同様のスイッチングレギ
ュレータを有するカードからリレーを省いた構成を採
る。図６に実施の形態４に係るマザーボード及び一カー
ドの概略構成図を示す。
【００３７】マザーボード６０１上には、スロットアド
レス６０２が設けられ、カード６０３内のデジタル制御
可変抵抗器６０４の抵抗値がスロットアドレス６０２に
よりカード毎に異なるように定められているのは実施の
形態２及び実施の形態３と同様である。
レス６０２が設けられ、カード６０３内のデジタル制御
可変抵抗器６０４の抵抗値がスロットアドレス６０２に
よりカード毎に異なるように定められているのは実施の
形態２及び実施の形態３と同様である。
【００３８】この構成においては、スイッチング電源回
路６０５に用いられるスイッチング制御ＩＣ６０６は、
動作を停止させるためのシャットダウン端子６０７を有
する。シャットダウン端子６０７がＬＯＷレベルである
間はスイッチング制御ＩＣ６０６は動作せず、スイッチ
ング電源回路６０５も動作しない。電源が投入されると
コンデンサ６０８はデジタル制御可変抵抗器４０４を介
して充電され、電圧が充分に大きくなるとシャットダウ
ン端子６０７がＯＮ状態となり、スイッチング制御ＩＣ
６０６が導通状態になり、カード６０３の電子回路６０
９に電源が供給される。
路６０５に用いられるスイッチング制御ＩＣ６０６は、
動作を停止させるためのシャットダウン端子６０７を有
する。シャットダウン端子６０７がＬＯＷレベルである
間はスイッチング制御ＩＣ６０６は動作せず、スイッチ
ング電源回路６０５も動作しない。電源が投入されると
コンデンサ６０８はデジタル制御可変抵抗器４０４を介
して充電され、電圧が充分に大きくなるとシャットダウ
ン端子６０７がＯＮ状態となり、スイッチング制御ＩＣ
６０６が導通状態になり、カード６０３の電子回路６０
９に電源が供給される。
【００３９】このような構成を採ることにより、スイッ
チングレギュレータがリレーの機能も有するため、各カ
ードへ電源を供給するタイミングをずらすことができ、
簡易な構成で変圧後の負荷に対して突入電流を時間的に
分散させることができる。よって、一時に大電流が流れ
ることを防止できる。
チングレギュレータがリレーの機能も有するため、各カ
ードへ電源を供給するタイミングをずらすことができ、
簡易な構成で変圧後の負荷に対して突入電流を時間的に
分散させることができる。よって、一時に大電流が流れ
ることを防止できる。
【００４０】このように、上記いずれの実施の形態にお
いても、装置電源から電源投入と同時に一斉に供給され
る電源を時間的に分散させて各カードに供給することが
できる。したがって、装置電源の容量をすべてのカード
の突入電流の和に耐え得る容量から分散化された突入電
流の大きさに耐え得る容量まで小さくすることができ
る。
いても、装置電源から電源投入と同時に一斉に供給され
る電源を時間的に分散させて各カードに供給することが
できる。したがって、装置電源の容量をすべてのカード
の突入電流の和に耐え得る容量から分散化された突入電
流の大きさに耐え得る容量まで小さくすることができ
る。
【００４１】なお、上記実施の形態以外の構成によって
も、装置電源から電源投入と同時に一斉に供給される電
源をタイミングをずらして各カードに供給することがで
きれば、本発明の効果を得ることができる。
も、装置電源から電源投入と同時に一斉に供給される電
源をタイミングをずらして各カードに供給することがで
きれば、本発明の効果を得ることができる。
【００４２】
【発明の効果】以上説明したように、本発明によれば、
低コストで小型・簡素な装置電源を有する電子機器及び
その電源制御方法を提供することができる。
低コストで小型・簡素な装置電源を有する電子機器及び
その電源制御方法を提供することができる。
【図１】本発明の実施の形態１に係る電子機器の構成を
示す概略構成図
示す概略構成図
【図２】本発明の実施の形態１に係る電子機器の各カー
ドの立ち上げ時期を時系列に並べた模式図
ドの立ち上げ時期を時系列に並べた模式図
【図３】本発明の実施の形態１に係る電子機器のマザー
ボード及び一カードの概略構成図
ボード及び一カードの概略構成図
【図４】本発明の実施形態２に係る電子機器のマザーボ
ード及び一カードの概略構成図
ード及び一カードの概略構成図
【図５】本発明の実施形態３に係る電子機器のマザーボ
ード及び一カードの概略構成図
ード及び一カードの概略構成図
【図６】本発明の実施の形態４に係る電子機器のマザー
ボード及び一カードの概略構成図
ボード及び一カードの概略構成図
１０１ マザーボード １０２ カード １０３ 装置電源 １０４ 電源遅延部 １０５ カード内電子回路 ３０１ リレー ３０２ 抵抗 ３０３ トランジスタ ３０４ コンデンサ ４０２ スロットアドレス ４０４ デジタル制御可変抵抗器 ５０５ スイッチング電源回路 ６０６ スイッチング制御ＩＣ ６０７ シャットダウン端子
Claims (6)
- 【請求項１】 少なくとも１枚のマザーボードと、この
マザーボードに挿抜可能である複数のカードと、カード
毎に電源遅延時間を変えて突入電流を分散させる電源遅
延手段と、を具備することを特徴とする電子機器。 - 【請求項２】 前記電源遅延手段は、カード毎に時定数
を異ならせることにより前記複数のカードへの電源供給
タイミングを制御することを特徴とする請求項１記載の
電子機器。 - 【請求項３】 前記電源遅延手段は、各カードのスロッ
ト位置を示すスロットアドレス信号によりカード毎の時
定数を異ならせることを特徴とする請求項２記載の電子
機器。 - 【請求項４】 請求項１から請求項３のいずれかに記載
の電子機器を備えることを特徴とする移動体通信システ
ムの基地局装置。 - 【請求項５】 少なくとも１枚のマザーボードに複数の
カードを接続する工程と、各カード毎に電源遅延時間を
変えることにより電源投入時の突入電流を分散させる工
程と、を具備することを特徴とする電源制御方法。 - 【請求項６】 カード毎に時定数を異ならせることによ
り電源投入時の突入電流を分散させることを特徴とする
請求項５記載の電源制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10269609A JP2000102166A (ja) | 1998-09-24 | 1998-09-24 | 電子機器及びその電源制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10269609A JP2000102166A (ja) | 1998-09-24 | 1998-09-24 | 電子機器及びその電源制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000102166A true JP2000102166A (ja) | 2000-04-07 |
Family
ID=17474749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10269609A Pending JP2000102166A (ja) | 1998-09-24 | 1998-09-24 | 電子機器及びその電源制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000102166A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001112169A (ja) * | 1999-10-06 | 2001-04-20 | Kobishi Denki Kk | 突入電流制御装置 |
| KR100832054B1 (ko) * | 2005-06-07 | 2008-05-27 | 가부시끼가이샤 도시바 | 휴대 전화 기지국의 광 파이버 무선(rof) 시스템, 그 자국 및 급전 방법 |
| JP2008148385A (ja) * | 2006-12-06 | 2008-06-26 | Seiko Epson Corp | 電子機器、その制御方法及びその制御プログラム |
| JP2010109599A (ja) * | 2008-10-29 | 2010-05-13 | Kyocera Corp | 無線通信端末 |
| JP2010182229A (ja) * | 2009-02-09 | 2010-08-19 | Nec Infrontia Corp | 情報処理装置および給電制御方法 |
| JP2012064056A (ja) * | 2010-09-16 | 2012-03-29 | Toshiba Corp | 情報処理装置 |
| WO2012126144A1 (en) | 2011-03-24 | 2012-09-27 | Telefonaktiebolaget L M Ericsson (Publ) | Method and arrangement for reducing in-rush current of multi-module system |
| CN110737317A (zh) * | 2018-07-20 | 2020-01-31 | 茂达电子股份有限公司 | 多信道系统的相移控制电路 |
-
1998
- 1998-09-24 JP JP10269609A patent/JP2000102166A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001112169A (ja) * | 1999-10-06 | 2001-04-20 | Kobishi Denki Kk | 突入電流制御装置 |
| KR100832054B1 (ko) * | 2005-06-07 | 2008-05-27 | 가부시끼가이샤 도시바 | 휴대 전화 기지국의 광 파이버 무선(rof) 시스템, 그 자국 및 급전 방법 |
| JP2008148385A (ja) * | 2006-12-06 | 2008-06-26 | Seiko Epson Corp | 電子機器、その制御方法及びその制御プログラム |
| JP2010109599A (ja) * | 2008-10-29 | 2010-05-13 | Kyocera Corp | 無線通信端末 |
| JP2010182229A (ja) * | 2009-02-09 | 2010-08-19 | Nec Infrontia Corp | 情報処理装置および給電制御方法 |
| JP2012064056A (ja) * | 2010-09-16 | 2012-03-29 | Toshiba Corp | 情報処理装置 |
| WO2012126144A1 (en) | 2011-03-24 | 2012-09-27 | Telefonaktiebolaget L M Ericsson (Publ) | Method and arrangement for reducing in-rush current of multi-module system |
| CN103718407A (zh) * | 2011-03-24 | 2014-04-09 | 爱立信(中国)通信有限公司 | 用于减小多模块系统的浪涌电流的方法和布置 |
| EP2689509A4 (en) * | 2011-03-24 | 2016-05-11 | Ericsson Telefon Ab L M | METHOD AND ARRANGEMENT FOR POWER-IN LIMITING OF A MULTI-MODULE SYSTEM |
| CN110737317A (zh) * | 2018-07-20 | 2020-01-31 | 茂达电子股份有限公司 | 多信道系统的相移控制电路 |
| CN110737317B (zh) * | 2018-07-20 | 2022-01-28 | 茂达电子股份有限公司 | 多信道系统的相移控制电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426879B1 (en) | Load adjustment board and data processing apparatus | |
| KR970063749A (ko) | 반도체장치 및 그 제조방법 | |
| KR960030231A (ko) | 반도체 메모리장치의 전압 구동회로 | |
| US20170300077A1 (en) | Power management circuit and associated power management method | |
| EP0463261B1 (en) | IC card with improved power supply switching circuitry | |
| JP2000102166A (ja) | 電子機器及びその電源制御方法 | |
| US6271704B1 (en) | Method and apparatus for balancing current in a system with two sets of termination devices | |
| JP2004180472A (ja) | 電源切替回路 | |
| US6448749B2 (en) | Circuit configuration for regulating the power consumption of an integrated circuit | |
| US6249177B1 (en) | Method, circuit and/or architecture for reducing gate oxide stress in low-voltage regulated devices | |
| JPH09319835A (ja) | Ｉｃカード | |
| CN211906032U (zh) | 一种初始化控制电路及电子设备 | |
| US20250038647A1 (en) | Scalable switch capacitor voltage regulators | |
| US7208977B2 (en) | Tristate startup operating mode setting device | |
| JP3285208B2 (ja) | 半導体装置 | |
| JP2000209847A (ja) | 半導体集積回路 | |
| JP2792478B2 (ja) | 活線挿抜回路 | |
| KR100462015B1 (ko) | 전원 과도 특성 절감 회로 | |
| US20070043893A1 (en) | Bus communication apparatus and bus communication method | |
| KR940004473B1 (ko) | 키폰 시스템의 전원공급 제어회로 | |
| JP2894900B2 (ja) | 半導体装置 | |
| CN114124048A (zh) | 比较器电路和包括比较器电路的开关控制装置 | |
| KR910010520A (ko) | 반도체 집적회로 | |
| JP2004363374A (ja) | 電源制御機能を有する半導体集積回路装置 | |
| JP2000022520A (ja) | 半導体集積回路およびその使用方法 |