CN114124048A - 比较器电路和包括比较器电路的开关控制装置 - Google Patents

比较器电路和包括比较器电路的开关控制装置 Download PDF

Info

Publication number
CN114124048A
CN114124048A CN202110995072.4A CN202110995072A CN114124048A CN 114124048 A CN114124048 A CN 114124048A CN 202110995072 A CN202110995072 A CN 202110995072A CN 114124048 A CN114124048 A CN 114124048A
Authority
CN
China
Prior art keywords
voltage
power supply
state
comparator
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110995072.4A
Other languages
English (en)
Inventor
金漌容
金贤
朴在淳
崔鲜浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN114124048A publication Critical patent/CN114124048A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/013Modifications of generator to prevent operation by noise or interference
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28Modifications for introducing a time delay before switching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125Discriminating pulses
    • H03K5/1252Suppression or limitation of noise or interference
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)
  • Selective Calling Equipment (AREA)

Abstract

本发明涉及一种比较器电路和包括比较器电路的开关控制装置。比较器电路可以包括:比较器,包括第一输入端子和第二输入端子、输出端子以及电源端子,第一输入端子和第二输入端子分别接收输入电压和参考电压,输出端子根据输入电压与参考电压之间的比较结果输出输出信号,电源端子接收操作电压;以及模式控制器,被配置为当电源启动电力供应时,将第一操作电压和第一参考电压分别施加到比较器的电源端子和第二输入端子达预定的延迟时间,并且当延迟时间过去之后,将第二操作电压和第二参考电压分别施加到比较器的电源端子和第二输入端子。这里,第一操作电压可以比接地电压高且比第二操作电压低。

Description

比较器电路和包括比较器电路的开关控制装置
本申请要求于2020年9月1日在韩国知识产权局提交的第10-2020-0111165号韩国专利申请的优先权和权益,该韩国专利申请的全部内容通过引用被包含于此。
技术领域
本发明的示例性实施例涉及一种比较器电路和包括比较器电路的开关控制装置。
背景技术
毛刺(glitch)是指不期望的脉冲信号,毛刺由噪声、逻辑电路不按时序工作等的情况导致。毛刺会导致控制信号(诸如信号时钟和栅极信号)中的致命错误。因此,需要一种在正常操作系统中限制间歇性毛刺或同时性毛刺的影响的方法。
在现有技术中,使用单独的数字电路来检测并限制毛刺信号。然而,所述方法的问题在于:难以将所述方法应用于模拟电路在数字电路(例如,微处理器)开始工作的时刻之前工作并且毛刺信号影响模拟电路的情况。例如,在用于通过比较器电路的输出信号控制开关的系统的情况下,开关和系统会由于在数字电路检测并限制毛刺信号之前在比较器电路中生成的毛刺信号而发生故障。
在本背景技术部分中公开的上述信息仅用于增强对发明的背景技术的理解,因此它可以包含不形成对于本领域普通技术人员而言在本国已知的现有技术的信息。
发明内容
本发明已经致力于提供一种比较器电路和包括比较器电路的开关控制装置,比较器电路能够通过限制比较器电路中的毛刺信号的生成来防止由于毛刺信号而引起的开关的故障。
本发明的示例性实施例提供了一种比较器电路,所述比较器电路包括:比较器,包括第一输入端子、第二输入端子、输出端子以及电源端子,第一输入端子和第二输入端子分别接收输入电压和参考电压,输出端子根据输入电压与参考电压之间的比较结果输出输出信号,电源端子接收操作电压;以及模式控制器,被配置为当电源启动电力供应时,将第一操作电压和第一参考电压分别施加到比较器的电源端子和第二输入端子达预定的延迟时间,并且当延迟时间过去之后,将第二操作电压和第二参考电压分别施加到比较器的电源端子和第二输入端子。这里,第一操作电压可以比接地电压高且比第二操作电压低。
模式控制器可以包括:延迟信号生成器,被配置为生成延迟信号,延迟信号保持处于第一状态达延迟时间并且在延迟时间过去时改变为第二状态;电压控制器,连接到电源并且被配置为从由电源供应的电压来生成第一操作电压和第一参考电压或者第二操作电压和第二参考电压;以及模式选择器,被配置为接收延迟信号,当延迟信号处于第一状态时,控制电压控制器将第一操作电压和第一参考电压施加到比较器,并且当延迟信号处于第二状态时,控制电压控制器将第二操作电压和第二参考电压施加到比较器。
在比较器电路中,延迟信号生成器可以包括:计时器,被配置为对延迟信号进行计时;以及信号生成器,被配置为根据计时器的输出信号来输出处于第一状态或第二状态的延迟信号。
在比较器电路中,电压控制器可以包括:第一电阻器,连接在电源与第一节点之间;第二电阻器,连接在第一节点与第二节点之间;第三电阻器,连接在第二节点与第三节点之间;以及第四电阻器,连接在第三节点与地之间。在比较器电路中,电源端子可以连接到第一节点,并且第二输入端子可以连接到第三节点。
模式选择器可以包括连接在第二节点与地之间的选择开关,并且延迟信号可以作为选择开关的控制信号而被输入。
在比较器电路中,当延迟信号处于第一状态时,选择开关可以切换到接通状态,并且当延迟信号处于第二状态时,选择开关可以切换到断开状态。
在比较器电路中,当中断来自电源的电力供应时,计时器可以被复位,并且信号生成器可以将延迟信号保持处于第一状态达预定时间。
本发明的另一示例性实施例提供了一种开关控制装置,所述开关控制装置包括:比较器,包括第一输入端子、第二输入端子、输出端子和电源端子,第一输入端子和第二输入端子分别接收输入电压和参考电压,输出端子根据输入电压与参考电压之间的比较结果来输出输出信号作为开关的控制信号,电源端子接收操作电压;电压控制器,被配置为从由电源供应的电压来生成第一操作电压和第一参考电压或者第二操作电压和第二参考电压;以及模式选择器,被配置为当电源启动电力供应时,控制电压控制器,使得第一操作电压和第一参考电压分别被施加到比较器的电源端子和第二输入端子达预定的延迟时间,并且当延迟时间过去时,控制电压控制器,使得将第二操作电压和第二参考电压分别被施加到比较器的电源端子和第二输入端子。这里,第一操作电压可以比接地电压高且可以比第二操作电压低。
开关控制装置还可以包括:延迟信号生成器,被配置为向模式选择器输出延迟信号,将延迟信号保持处于第一状态达延迟时间,并且当延迟时间过去时,将延迟信号改变为第二状态。模式选择器可以根据延迟信号来控制电压控制器。
在开关控制装置中,延迟信号生成器可以包括:计时器,被配置为对延迟信号进行计时;以及信号生成器,被配置为根据计时器的输出信号来输出处于第一状态或第二状态的延迟信号。
在开关控制装置中,电压控制器可以包括:第一电阻器,连接在电源与第一节点之间;第二电阻器,连接在第一节点与第二节点之间;第三电阻器,连接在第二节点与第三节点之间;第四电阻器,连接在第三节点与地之间。电源端子可以连接到第一节点,并且第二输入端子可以连接到第三节点。
在开关控制装置中,模式选择器可以包括连接在第二节点与地之间的选择开关,并且延迟信号可以作为选择开关的控制信号而被输入。
在开关控制装置中,当延迟信号处于第一状态时,选择开关可以切换到接通状态,并且当延迟信号处于第二状态时,选择开关可以切换到断开状态。
在开关控制装置中,当中断来自电源的电力供应时,计时器可以被复位,并且信号生成器可以将延迟信号保持处于第一状态达预定时间。
在开关控制装置中,第一操作电压可以比开关的阈值电压低。
根据本发明的示例性实施例,能够通过抑制比较器电路中的毛刺信号的生成来防止由比较器电路控制的开关的故障。
附图说明
图1示意性地示出了根据本发明的示例性实施例的开关控制装置。
图2示出了根据本发明的示例性实施例的开关控制装置的电路配置的示例。
图3示出了比较器电路中生成毛刺信号的示例。
图4示出了根据本发明的示例性实施例的开关控制装置的操作时序图的示例。
图5示出了根据本发明的示例性实施例的开关控制装置的操作时序图的另一示例。
具体实施方式
在下文中,将参照附图详细地描述本发明的示例性实施例。在下文中,将参照附图详细地描述示例性实施例的效果和特征以及实施方法。在整个说明书中,每个附图中所呈现的同样的附图标记表示同样的元件,并且将省略其重复描述。然而,本发明可以以各种形式实施,并且不应被解释为限于这里描述的示例性实施例。相反,示例性实施例是通过示例的方式提供的,使得本公开将是彻底的和完整的,并且将向本领域技术人员充分传达本发明的方面和特征。
因此,可以不描述对于本领域技术人员完全理解本发明的方面和特征而言不是必需的工艺、元件和技术。在附图中,为了清楚,可以夸大元件、层和区域的相对尺寸。
在本说明书中,术语“和/或(并且/或者)”包括多个相关所列项的每个组合或任何组合。在描述本发明的示例性实施例中使用的术语“可以”表示“本发明的一个或更多个示例性实施例”。在本发明的示例性实施例的以下描述中,除非上下文另有规定,否则单数形式的术语可以包括复数形式。
诸如第一和第二的术语用于描述各种构成元件,但是构成元件不受术语的限制。术语仅用于将一个构成元件与另一构成元件区分开。例如,在不脱离发明的范围的情况下,第一构成元件可以被命名为第二构成元件,类似地,第二构成元件可以被命名为第一构成元件。
在描述示例性实施例时,表述“连接”表示电连接。两个构成元件的电连接不仅包括两个构成元件直接连接的情况,而且还包括两个构成元件通过置于其间的另一构成元件连接的情况。其它构成元件可以包括开关、电阻器、电容器等。
在下文中,将参照必要的附图详细地描述根据本发明的示例性实施例的比较器电路和包括比较器电路的开关控制装置。
图1示意性地示出了根据本发明的示例性实施例的开关控制装置,图2示出了图1的开关控制装置的电路配置的示例。此外,图3示出了比较器电路中生成毛刺信号的示例。
参照图1,根据本发明的示例性实施例的开关控制装置1可以包括比较器电路10、电源20和开关30,电源20用于向比较器电路10供应操作电压(工作电压),开关30的导通状态根据比较器电路10的输出信号来控制。
比较器电路10可以包括比较器11和控制比较器11的操作模式(工作模式)的模式控制器12。
比较器11可以包括输入端子和输出端子,输入电压和参考电压分别输入到输入端子,并且比较器11将与输入电压和参考电压之间的比较结果对应的输出信号通过输出端子输出。比较器11还可以包括电源端子,比较器11的操作电压施加到电源端子,并且可以根据施加到电源端子的电压的电压电平来限制比较器11的输出信号的电压电平。
模式控制器12可以通过调节施加到比较器11的操作电压和参考电压来控制比较器11的操作模式。
图3示出了在包括比较器的系统中生成毛刺信号的示例。参照图3,当比较器的输入电压Vin是在系统的操作之前生成的电压(诸如电池单元的电压)时,在根据系统的操作而将操作电压Vop和参考电压Vref施加到比较器的时刻,毛刺信号会输出到比较器的输出端子。在电源的操作的启动阶段(initial stage,也被称为初始阶段、开始阶段),在比较器11的操作电压Vop和参考电压Vref不够稳定的状态下,会由于首先将输入电压Vin施加到比较器11而生成毛刺信号。在图1的系统(其中,比较器的输出信号Vout作为开关30的控制信号施加)的情况下,毛刺信号会导致开关30的故障,所以有必要对毛刺信号进行限制。
模式控制器12可以通过将比较器11的操作电压Vop和参考电压Vref降低到比正常工作时的操作电压Vop和参考电压Vref低并且将降低的操作电压Vop和参考电压Vref从电源20工作并启动电力供应的时刻起供应达预定时间(在下文中,被称为“延迟时间”)来限制在比较器11的启动操作(initial operation,也被称为初始操作、开始操作)时的毛刺信号的生成。然后,当电源20和比较器11的状态变得稳定时,模式控制器12可以通过供应在正常状态下的操作电压Vop和参考电压Vref来使比较器11进行正常工作。
针对操作,模式控制器12可以包括延迟信号生成器121、模式选择器122和电压控制器123。
当来自电源20的电力供应启动时,延迟信号生成器121可以被唤醒。当延迟信号生成器121被唤醒时,延迟信号生成器121可以在预定的延迟时间内输出第一状态下的延迟信号,然后,当延迟时间过去时,延迟信号生成器121可以将延迟信号控制在第二状态下。
参照图2作为示例,延迟信号生成器121可以包括计时器201和信号生成器202。计时器201可以对延迟时间进行计时(计数)。也就是说,当来自电源20的电力供应启动时,计时器201启动计时,并且当在预定的延迟时间内完成计时时,计时器201可以终止计时工作。当在预定的延迟时间内完成计时时,计时器201可以将完成信号输出到信号生成器202。信号生成器202可以输出延迟信号S1,并且基于计时器201的完成信号来控制延迟信号的状态(即,电压电平)。例如,信号生成器202输出第一状态(例如,低电平)的延迟信号直到从计时器201接收到完成信号,并且当从计时器201接收到完成信号时,信号生成器202可以将延迟信号的状态控制为第二状态(例如,高电平)。
在此期间,图2中所示的计时器201和信号生成器202是延迟信号生成器121的示例,并且包括能够生成延迟信号的不同配置的电路也可以用作延迟信号生成器121。例如,使用RC时间常数(RC time constant)的信号生成电路或者微处理器的内部计时器和通用输入/输出(GPIO)装置可以用作延迟信号生成器121。
返回参照图1,模式选择器122可以通过根据从延迟信号生成器121输出的延迟信号控制将在下面描述的电压控制器123的电压输出来选择比较器11的操作模式。
电压控制器123可以根据从电源20供应的电压来生成比较器11的操作电压Vop和参考电压Vref,并且将生成的操作电压Vop和参考电压Vref施加到比较器11。电压控制器123可以在模式选择器122的控制下调节操作电压Vop的电压电平和参考电压Vref的电压电平。在模式选择器122的控制下,在电源20的操作的启动阶段,电压控制器123可以将处于比正常状态的电平低的电平的操作电压Vop和参考电压Vref供应到比较器11。然后,当在电源20的操作之后过去延迟时间时,电压控制器123可以在模式选择器122的控制下将正常状态下的操作电压Vop和参考电压Vref供应到比较器11。
例如,参照图2,电压控制器123可以包括由在电源20与地之间彼此串联连接的多个电阻器R1至R4组成的电压分配器电路(voltage distributor circuit,也被称为分压器电路)。电压分配器电路的第一电阻器R1可以连接在电源20与第一节点n1之间,电压分配器电路的第二电阻器R2可以连接在第一节点n1与第二节点n2之间,电压分配器电路的第三电阻器R3可以连接在第二节点n2与第三节点n3之间,并且电压分配器电路的第四电阻器R4可以连接在第三节点n3与地之间。比较器11的电源端子可以连接到第一节点n1,模式选择器122可以连接到第二节点n2,并且输入比较器11的用于参考电压Vref的输入端子可以连接到第三节点n3。模式选择器122可以包括连接在第二节点n2与地之间的选择开关SW1。
参照图2,可以根据延迟信号生成器121的延迟信号来控制选择开关SW1的接通/断开。当延迟信号处于第一状态时,选择开关SW1在导通状态(导通状态或关闭状态)下工作,以将第二节点n2和地连接,并且当延迟信号处于第二状态时,选择开关SW1在断开状态(非导通状态或打开状态)下工作,以阻断第二节点n2与地之间的连接。
在第二节点n2与地连接的状态下,从电源20供应的电压Vs可以仅由第一电阻器R1和第二电阻器R2分压并作为比较器11的操作电压Vop而被施加,并且接地电压可以作为比较器11的参考电压Vref而被施加。在此期间,在第二节点n2不与地连接的状态下,从电源20供应的电压Vs可以由第二电阻器R2、第三电阻器R3和第四电阻器R4的电阻器组合与第一电阻器R1分压,并且作为比较器11的操作电压Vop而被施加。此外,在第二节点n2不与地连接的状态下,从电源20供应的电压Vs可以由第一电阻器R1、第二电阻器R2和第三电阻器R3的电阻器组合与第四电阻器R4分压,并且作为比较器11的参考电压Vref而被施加。
因此,在第二节点n2与地连接的状态下的比较器11的操作电压Vop和参考电压Vref可以具有比在第二节点n2不与地连接的状态下的比较器11的操作电压Vop和参考电压Vref的电压电平低的电压电平。
第一电阻器R1至第四电阻器R4的电阻值可以被设计为使得在第二节点n2与地连接的状态下比较器11的操作电压Vop具有比开关30的阈值电压低的电压电平(例如,100mV至200mV)。比较器11的输出信号的大小可以受施加到比较器11的操作电压Vop的电压电平的限制。因此,当施加100mV至200mV的电压作为比较器11的操作电压Vop时,即使比较器11生成毛刺信号,毛刺信号的大小也是不显著的,使得毛刺信号不会影响开关30的工作。此外,当施加不是接地电压的预定电平(例如,100mV至200mV)的电压作为比较器11的操作电压Vop并且然后供应正常电平的操作电压Vop时,比较器11可以快速做出响应而不生成毛刺信号。在正常模式下,操作电压Vop可以等于或者高于开关30的阈值电压。
第一电阻器R1至第四电阻器R4的电阻值被设计为使得在第二节点n2与地连接的状态下比较器11的参考电压Vref具有作为比较器11的参考电压所需的电压电平,并且作为参考电压所需的电压电平可以根据开关控制装置1应用到其的系统而被不同地设定。在此期间,作为示例,图2示出了电压控制器123被设计为使得在电源20工作之后的延迟时间内施加接地电压作为比较器11的参考电压Vref的情况,但是本发明的示例性实施例不限于此。在电源20工作之后的延迟时间内作为比较器11的参考电压Vref而被施加的电压也可以具有比接地电压的电压电平高的电压电平。即使在这种情况下,在电源20工作之后的延迟时间内作为比较器11的参考电压Vref而被施加的电压也可以是比正常状态下的参考电压Vref低的电压。
在下文中,将参照图4和图5详细地描述开关控制装置1的操作方法。
图4和图5示意性地示出了根据本发明的示例性实施例的开关控制装置1的操作时序图。
参照图4,在电源20工作之前的部分(见从t0到t11的部分)中,因为尚未施加操作电压Vop,所以比较器11在去激活模式(inactivation mode)下工作。在此期间,当通过比较器11检测到与电源20的操作无关的电压(诸如电池单元的单元电压)时,即使在电源20未被激活的状态下,预定电平的输入电压Vin也可以施加到比较器11的输入端子。在这种状态下,当电源20工作并且比较器11工作时,比较器11会在比较器11的操作电压Vop和参考电压Vref被稳定之前工作,以生成毛刺信号。因此,开关控制装置1在启动模式(其中,比较器11的操作电压Vop和参考电压Vref在电源20工作之后的预定时间内保持低于正常状态)下工作,并且开关控制装置1通过在所述预定时间之后将比较器11的操作电压Vop和参考电压Vref控制为处于正常状态而在正常模式下工作,这将在下面描述。
在时刻t11,电源20工作,使得从电源20向开关控制装置1的供应电力启动。此外,延迟信号生成器121被唤醒,并且将延迟信号S1保持处于第一状态达预定的延迟时间(见从t11到t12的部分)。
发送(传输)延迟信号生成器121的延迟信号S1作为构造模式选择器122的选择开关SW1的控制信号。选择开关SW1在时刻t11响应于延迟信号S1而切换到接通状态,然后保持处于导通状态达延迟时间(见从t11到t12的部分)。
作为示例,图4示出了延迟信号S1的初始值(即,第一状态)具有低电平并且选择开关SW1是因低电平的控制信号而被控制为接通状态的开关器件(例如,P沟道金属氧化物半导体场效应晶体管(MOSFET)和PNP晶体管)的情况。然而,本发明的示例性实施例不限于此,因此,如图5中所示,延迟信号S1的初始值(即,第一状态)可以具有高电平,并且选择开关SW1可以是因高电平的控制信号而被控制为接通状态的开关器件(例如,N沟道MOSFET和NPN晶体管)。
当选择开关SW1在时刻t11切换到接通状态时,电压控制器123的电压分配器电路通过仅使用第一电阻器R1和第二电阻器R2来分压从电源20供应的电压Vs,在延迟时间(见从t11到t12的部分)内供应由第一电阻器R1和第二电阻器R2分压的电压作为比较器11的操作电压Vop。因此,针对延迟时间(见从t11到t12的部分),供应比开关30的阈值电压Vth的电平低的电平的电压作为比较器11的操作电压Vop,因此即使在比较器11的输出信号Vout中生成毛刺信号,毛刺信号也会具有不显著的信号大小,使得可以忽略毛刺信号。此外,可以在延迟时间(见从t11到t12的部分)内施加接地电压作为比较器11的参考电压Vref。
在延迟时间之后的时刻t12,延迟信号生成器121将延迟信号S1控制为第二状态,并且模式选择器122的选择开关SW1切换到断开状态。因此,在电压控制器123的电压分配器电路中,供应由第二电阻器R2、第三电阻器R3和第四电阻器R4的电阻器组合与第一电阻器R1分压的电压作为比较器11的操作电压Vop,使得正常状态下的操作电压Vop供应到比较器11。此外,供应由第一电阻器R1、第二电阻器R2和第三电阻器R3的电阻器组合与第四电阻器R4分压的电压作为比较器11的参考电压Vref,使得正常状态下的参考电压Vref供应到比较器11。
如上所述,正常状态下的操作电压Vop和参考电压Vref供应到比较器11,使得比较器11启动针对输入电压Vin的正常监测操作。例如,如图4中所示,当输入电压Vin比参考电压Vref高时(见t12至t13的部分),比较器11可以输出低电平的输出信号Vout,而当输入电压Vin比参考电压Vref低时(见t13至t14的部分),比较器11可以输出高电平的输出信号Vout。此外,例如,当输入电压Vin比参考电压Vref高时,比较器11可以输出高电平的输出信号Vout,而当输入电压Vin比参考电压Vref低时,比较器11可以输出低电平的输出信号Vout。
发送比较器11的输出信号Vout作为开关30的控制信号,使得根据比较器11的输出信号Vout来控制开关30的接通/断开。例如,如图4中所示,当比较器11的输出信号Vout处于低电平时,开关30可以在断开状态下工作;而当比较器11的输出信号Vout处于高电平时,开关30可以在接通状态下工作。此外,例如,当比较器11的输出信号Vout处于高电平时,开关30可以在断开状态下工作,而当比较器11的输出信号Vout处于低电平时,开关30可以在接通状态下工作。
在此期间,当中断来自电源20的电力供应时,延迟信号生成器121的计时器201被复位(重置)并准备下一次操作,并且信号生成器202将延迟信号S1控制在第一状态下达预定时间。因此,可以快速去除比较器11的操作电压Vop和参考电压Vref,并且即使在电源20的电力供应的终止时刻,也可以抑制毛刺信号的生成。
根据前述示例性实施例,当电源20工作或者电源20的工作终止时,开关控制装置1抑制比较器11中生成的毛刺信号的大小,从而防止开关30的故障。
根据这里描述的本发明的示例性实施例的电子装置或电气装置和/或任何其它相关装置或者构成元件可以通过使用任何合适的硬件、固件(例如,专用集成电路)、软件或者软件、固件和硬件的组合来实施。例如,装置的各种构成元件可以形成在一个集成电路(IC)芯片或单独的IC芯片上。此外,装置的各种构成元件可以在柔性印刷电路膜、带载封装(TCP)、印刷电路板(PCB)或一个基底上实施。本说明书中描述的电连接或互连可以例如通过在PCB或者其它类型的电路载体上的布线或导电元件来实施。导电元件可以包括例如金属化件(诸如表面金属化件和/或引脚),并且可以包括导电聚合物或陶瓷。此外,可以经由使用例如电磁辐射或光的无线连接来传输电能。
此外,装置的各种构成元件可以是在用于执行这里描述的各种功能的一个或更多个处理器中执行、在一个或更多个计算装置中执行、执行计算机程序命令并与其它系统构成元件交互的进程或线程。计算机程序命令存储在存储器(例如,随机存取存储器(RAM))中,计算机程序命令在使用标准存储器装置的计算装置中是可实施的。计算机程序命令还可以存储在非暂时性计算机可读介质(例如,CD-ROM和闪存驱动)中。
此外,本领域技术人员将理解的是,在不脱离本发明的示例性实施例的范围的情况下,各种计算装置的功能可以组合或者集成到单个计算装置中,或者特定计算装置备的功能可以分布在一个或更多个其它计算装置上。
<附图标记的描述>
1:开关控制装置
10:比较器电路
11:比较器
12:模式控制器
121:延迟信号生成器
122:模式选择器
123:电压控制器
20:电源
30:开关
201:计时器
202:信号生成器
SW1:选择开关
R1、R2、R3、R4:电压分配器电路的电阻器

Claims (15)

1.一种比较器电路,所述比较器电路包括:
比较器,包括第一输入端子、第二输入端子、输出端子以及电源端子,第一输入端子和第二输入端子分别接收输入电压和参考电压,输出端子根据输入电压与参考电压之间的比较结果输出输出信号,电源端子接收操作电压;以及
模式控制器,被配置为:当电源启动电力供应时,将第一操作电压和第一参考电压分别施加到比较器的电源端子和第二输入端子达预定的延迟时间;并且当延迟时间过去时,将第二操作电压和第二参考电压分别施加到比较器的电源端子和第二输入端子,
其中,第一操作电压比接地电压高且比第二操作电压低。
2.根据权利要求1所述的比较器电路,其中:
模式控制器包括:
延迟信号生成器,被配置为生成延迟信号,延迟信号保持处于第一状态达延迟时间并且在延迟时间过去时改变为第二状态;
电压控制器,连接到电源并且被配置为从由电源供应的电压来生成第一操作电压和第一参考电压或者第二操作电压和第二参考电压;以及
模式选择器,被配置为:接收延迟信号;当延迟信号处于第一状态时,控制电压控制器将第一操作电压和第一参考电压施加到比较器;并且当延迟信号处于第二状态时,控制电压控制器将第二操作电压和第二参考电压施加到比较器。
3.根据权利要求2所述的比较器电路,其中:
延迟信号生成器包括:
计时器,被配置为对延迟信号进行计时;以及
信号生成器,被配置为根据计时器的输出信号来输出处于第一状态或第二状态的延迟信号。
4.根据权利要求2所述的比较器电路,其中:
电压控制器包括:
第一电阻器,连接在电源与第一节点之间;
第二电阻器,连接在第一节点与第二节点之间;
第三电阻器,连接在第二节点与第三节点之间;以及
第四电阻器,连接在第三节点与地之间,并且
电源端子连接到第一节点,并且第二输入端子连接到第三节点。
5.根据权利要求4所述的比较器电路,其中:
模式选择器包括连接在第二节点与地之间的选择开关,并且延迟信号作为选择开关的控制信号而被输入。
6.根据权利要求5所述的比较器电路,其中:
当延迟信号处于第一状态时,选择开关切换到接通状态,并且当延迟信号处于第二状态时,选择开关切换到断开状态。
7.根据权利要求3所述的比较器电路,其中:
当中断来自电源的电力供应时,计时器被复位,并且信号生成器将延迟信号保持处于第一状态达预定时间。
8.一种开关控制装置,所述开关控制装置包括:
比较器,包括第一输入端子、第二输入端子、输出端子和电源端子,第一输入端子和第二输入端子分别接收输入电压和参考电压,输出端子根据输入电压与参考电压之间的比较结果来输出输出信号作为开关的控制信号,电源端子接收操作电压;
电压控制器,被配置为从由电源供应的电压来生成第一操作电压和第一参考电压或者第二操作电压和第二参考电压;以及
模式选择器,被配置为:当电源启动电力供应时,控制电压控制器,使得第一操作电压和第一参考电压分别被施加到比较器的电源端子和第二输入端子达预定的延迟时间;并且当延迟时间过去时,控制电压控制器,使得第二操作电压和第二参考电压分别被施加到比较器的电源端子和第二输入端子,
其中,第一操作电压比接地电压高且比第二操作电压低。
9.根据权利要求8所述的开关控制装置,所述开关装置还包括:
延迟信号生成器,被配置为:向模式选择器输出延迟信号;将延迟信号保持处于第一状态达延迟时间;并且当延迟时间过去时,将延迟信号改变为第二状态,
其中,模式选择器被配置为根据延迟信号来控制电压控制器。
10.根据权利要求9所述的开关控制装置,其中:
延迟信号生成器包括:
计时器,被配置为对延迟信号进行计时;以及
信号生成器,被配置为根据计时器的输出信号来输出处于第一状态或第二状态的延迟信号。
11.根据权利要求9所述的开关控制装置,其中:
电压控制器包括:
第一电阻器,连接在电源与第一节点之间;
第二电阻器,连接在第一节点与第二节点之间;
第三电阻器,连接在第二节点与第三节点之间;以及
第四电阻器,连接在第三节点与地之间,并且
电源端子连接到第一节点,并且第二输入端子连接到第三节点。
12.根据权利要求11所述的开关控制装置,其中:
模式选择器包括连接在第二节点与地之间的选择开关,并且延迟信号作为选择开关的控制信号而被输入。
13.根据权利要求12所述的开关控制装置,其中:
当延迟信号处于第一状态时,选择开关切换到接通状态,并且当延迟信号处于第二状态时,选择开关切换到断开状态。
14.根据权利要求10所述的开关控制装置,其中:
当中断来自电源的电力供应时,计时器被复位,并且信号生成器将延迟信号保持处于第一状态达预定时间。
15.根据权利要求8所述的开关控制装置,其中:
第一操作电压比开关的阈值电压低。
CN202110995072.4A 2020-09-01 2021-08-27 比较器电路和包括比较器电路的开关控制装置 Pending CN114124048A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200111165A KR102602246B1 (ko) 2020-09-01 2020-09-01 비교기 회로 및 이를 포함하는 스위치 제어 장치
KR10-2020-0111165 2020-09-01

Publications (1)

Publication Number Publication Date
CN114124048A true CN114124048A (zh) 2022-03-01

Family

ID=77520570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110995072.4A Pending CN114124048A (zh) 2020-09-01 2021-08-27 比较器电路和包括比较器电路的开关控制装置

Country Status (4)

Country Link
US (1) US11476840B2 (zh)
EP (1) EP3965295A1 (zh)
KR (1) KR102602246B1 (zh)
CN (1) CN114124048A (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3829054B2 (ja) 1999-12-10 2006-10-04 株式会社東芝 半導体集積回路
JP3606814B2 (ja) 2001-02-01 2005-01-05 松下電器産業株式会社 電源検出回路
KR100487536B1 (ko) * 2002-08-20 2005-05-03 삼성전자주식회사 파워-온 리셋 회로
JP4439974B2 (ja) 2004-03-31 2010-03-24 Necエレクトロニクス株式会社 電源電圧監視回路
JP4328710B2 (ja) 2004-11-15 2009-09-09 埼玉日本電気株式会社 昇圧型dc/dcコンバータ
JP2011082785A (ja) * 2009-10-07 2011-04-21 Renesas Electronics Corp パワーオンリセット回路
JP5985949B2 (ja) * 2012-10-01 2016-09-06 ローム株式会社 タイマー回路、並びに、これを用いたパワーオンリセット回路、電子機器及び車両
JP6118599B2 (ja) 2013-03-19 2017-04-19 富士通株式会社 パワーオンリセット回路、電源回路および電源システム
DE102018200704B4 (de) * 2018-01-17 2022-02-10 Robert Bosch Gmbh Elektrische Schaltung für den sicheren Hoch- und Runterlauf eines Verbrauchers
US10928846B2 (en) * 2019-02-28 2021-02-23 Apple Inc. Low voltage high precision power detect circuit with enhanced power supply rejection ratio
JP7327980B2 (ja) * 2019-04-11 2023-08-16 ローム株式会社 電圧監視装置

Also Published As

Publication number Publication date
KR20220029167A (ko) 2022-03-08
US11476840B2 (en) 2022-10-18
US20220069808A1 (en) 2022-03-03
EP3965295A1 (en) 2022-03-09
KR102602246B1 (ko) 2023-11-13

Similar Documents

Publication Publication Date Title
US9515648B2 (en) Apparatus and method for host power-on reset control
KR101443419B1 (ko) 고전압 메모리 교란을 방지하기 위한 방법 및 회로
CN109062391B (zh) 一种上电时序控制电路及电子设备
CN111505993A (zh) 时序控制电路
KR100797874B1 (ko) 정전압 전원 회로 및 정전압 전원 회로의 제어 방법
US7479767B2 (en) Power supply step-down circuit and semiconductor device
JP2010057230A (ja) 電圧生成回路及びその動作制御方法
JP6638068B2 (ja) システム電源回路および電子機器、電子機器の保護方法
CN114124048A (zh) 比较器电路和包括比较器电路的开关控制装置
US20100007400A1 (en) Power supply circuit for pulse width modulation controller
US8004321B2 (en) Method of implementing power-on-reset in power switches
US20100244911A1 (en) Supply circuitry for sleep mode
CN112214092B (zh) 一种ssd硬盘电源时序控制电路及方法
JP5293216B2 (ja) 電源制御装置および電源制御システム
EP2312418B1 (en) Power supply start-up mechanism, apparatus, and method for controlling activation of power supply circuits
JP2005510899A (ja) 電子装置及びパワーアップ方法
US20180019670A1 (en) Power supply control circuit
JP2007259582A (ja) 電源制御回路
CN113489473B (zh) 频率产生装置与频率产生方法
CN113746076B (zh) 浪涌电流限制器和包括该浪涌电流限制器的系统
US20020079950A1 (en) Voltage sequencing
US20230344430A1 (en) Circuit, method and system for automatic level switching
JP2003223229A (ja) 安定化電源装置およびそれを用いた電子機器
WO2023022190A1 (ja) 電源管理回路および電子機器
US8154325B2 (en) Semiconductor integrated device and control method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination