JP2007259582A

JP2007259582A - 電源制御回路

Info

Publication number: JP2007259582A
Application number: JP2006080399A
Authority: JP
Inventors: Yukio Komiya; 行雄小宮; Hidesuke Motoi; 秀介本居
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2006-03-23
Filing date: 2006-03-23
Publication date: 2007-10-04
Anticipated expiration: 2026-03-23
Also published as: JP4899563B2

Abstract

【目的】本発明は、複数の電圧の電源を所定の順番で回路に供給する電源制御回路に関し、電圧情報および遅延情報を記憶部に設定するのみで、所定の電圧を選択して所定の順番で簡易かつ確実に電源供給先の回路に供給すると共に、記憶部に設定した電圧情報および遅延情報をもとに簡易に回路に供給する電圧の種類および遅延時間などをチェックすることを目的とする。
【構成】回路に供給する複数の電圧の電圧情報および電圧の電源を供給する遅延情報を記憶する記憶部と、記憶部に記憶された電圧情報および遅延情報に従い、供給された電圧群の中から電圧情報で指定された電圧の電源を、遅延情報で指定された時間だけ遅延させて前記回路に供給させる電源監視・遅延回路とを有する電源制御回路である。
【選択図】図１

Description

本発明は、複数の電圧の電源を所定の順番で回路に供給する電源制御回路に関するものである。

従来、集積回路に供給する電圧は低電圧化され、しかも、当該集積回路中の例えばコア電源、メモリインタフェース電源、汎用インタフェース電源などの複数の電圧の電源を所定の順番で遅延させて順次供給する必要があり、個別に電源制御回路を外付けにしてこれら複数の電圧の電源を遅延させて供給していた。

また、第２の電圧の電源が印加された時に第１の電圧の電源が印加されたよりも後の時点まで遅延させて印加する技術がある（特許文献１）。
特開平０１−２２０４７０号公報

上述した従来の前者の技術では、集積回路に要求される複数の電圧を要求される順番に遅延させて供給する回路を個別に設計・製造する作業が必要になってしまうと共に、多数の集積回路を１枚のプリント基板に搭載した場合に、いずれかの電圧の電源の供給順番が違っていて正常に動作しないのかのチェックが大変であるという問題があった。

また、上述した従来の後者の技術では、第２の電圧の電源が印加された時に第１の電圧の電源が印加された時よりも後の時点まで遅延させて印加させるものであり、複数の電圧の電源、例えば３Ｖと５Ｖの電源について、集積回路中の１つの回路には、３Ｖ、５Ｖの順番，他の回路には、５Ｖ，３Ｖの順番で供給する必要があるときに、それぞれ個別に電源の遅延回路を設計する手間が必要になると共に、集積回路中の多数の回路のうち、いずれかの電圧の電源の供給順番が違っていて正常に動作しないのかのチェックが大変であるという問題があった。

本発明は、これらの問題を解決するため、記憶部を持つ電源監視・遅延回路を設け、回路に供給する複数の電源の電圧情報および遅延情報を記憶部に書き込ん設定し、記憶部に設定された電圧情報および遅延情報に従い電源監視・遅延回路が所定の複数の電圧の電源を所定の順番で遅延させて回路に供給するようにしている。

本発明は、記憶部を持つ電源監視・遅延回路を設け、回路に供給する複数の電源の電圧情報および遅延情報を記憶部に書き込ん設定し、記憶部に設定された電圧情報および遅延情報に従い電源監視・遅延回路が所定の複数の電圧の電源を所定の順番で遅延させて回路に供給することにより、電圧情報および遅延情報を記憶部に設定するのみで、所定の電圧を選択して所定の順番で簡易かつ確実に電源供給先の回路に供給すると共に、記憶部に設定した電圧情報および遅延情報をもとに簡易に回路に供給する電圧の種類および遅延時間などをチェックすることが可能となる。

本発明は、記憶部を持つ電源監視・遅延回路を設け、回路に供給する複数の電源の電圧情報および遅延情報を記憶部に書き込ん設定し、記憶部に設定された電圧情報および遅延情報に従い電源監視・遅延回路が所定の複数の電圧の電源を所定の順番で遅延させて回路に供給することを実現した。

図１は、本発明の電源制御回路例を示す。
図１において、パッケージ１は、基板上に複数の回路（ここでは、電源制御回路２、集積回路６など）を搭載して封止したものである。

電源制御回路２は、本発明に係るものであって、複数の電圧の電源を集積回路６に所定の順番で供給するものであり、ここでは、レジスタ３、電源監視・遅延回路４、スイッチ５などから構成されるものである。

レジスタ３は、記憶部であって一旦書き込むと電源を切断しても消去されないものであり、電源制御ピン１２を介して外部から電圧情報および遅延情報などを書き込んで記憶するものである（図２、図３参照）。尚、電源１１の投入に先立ちあるいは電源１１の投入の先頭で毎回、レジスタ３に外部から電圧情報および遅延情報などを書き込むようにしてもよい。

電源監視・遅延回路４は、レジスタ３に設定された電圧情報および遅延情報などに従い、供給された複数の電圧の電源１１のうちから、所定の電圧の電源を所定の時間遅延させて集積回路６に順次供給するものである（図２、図３参照）。

スイッチ５は、外部から供給された複数の電圧の電源１１のうちから所定のものを集積回路６に供給するスイッチ（ＦＥＴ）である。

集積回路６は、複数の電圧の電源を所定の順番で供給する回路の例である。
電源１１は、外部から供給される複数の電圧の電源（ＶＣＣ１からＶＣＣｎのＮ個からなる電源群）である（図２参照）。

電源制御ピン１２は、外部からレジスタ３に電圧情報および遅延情報などを設定したり、電源監視・遅延回路４に電源投入・切断を指示したりなどの電源を制御するための信号を入力および出力するためのピンである。

次に、図２のタイミング図を用いて図１の回路の動作を詳細に説明する。
図２は、本発明のタイミング図を示す。

（ａ）ＶＣＣ１・・・ＶＣＣｎは、図１のパッケージ１の外部から供給される電源１１である。図１でパッケージ１の外部から電源１１として供給される複数の電圧の電源群ＶＣＣ１・・・ＶＣＣｎである。

（ｂ）電源立ち上がりは、ＶＣＣ１・・・ＶＣＣｎの全ての電源の電圧が所定電圧になって立ち上がったことを検出した信号である。これは、図１の電源監視・遅延回路４が電源１１の全ての電圧（あるいはレジスタ３に設定された電圧情報で指定された全ての電圧）が立ち上がったを監視し、所定電圧になったことを検出したときにアクティブ（Ｈレベル）となる信号である。

（ｃ）ＶＣＣ１’、ＶＣＣｎ’は、（ｂ）で図１の電源監視・遅延回路４が電源１１の全ての電圧（レジスタ３に設定された電圧情報で指定された全ての電圧）が所定電圧になったことを検出した後、レジスタ３に設定された電圧情報および遅延情報に従い（図３参照）、設定されている時間だけ遅延した後にスイッチ５をＯＮ（導通状態）にし、当該電圧の電源を集積回路６に順次供給したものである。ここでは、ｔ１時間後にＶＣＣ１の電源を集積回路６に供給し、ｔｎ時間後にＶＣＣｎの電源を集積回路６に供給する。

以上のように、図１のレジスタ３に予め集積回路６に供給する電圧の種類の情報（電圧情報）および各電圧の供給する遅延情報を設定して記憶させ（起動時に毎回書き込んでもよい）、電源１１を供給したことが検出されると、レジスタ３から読み出した電圧情報および遅延情報に従い、遅延してスイッチ５を順次ＯＮ（導通状態）にして所定の電圧の電源を所定遅延させて順次集積回路６に供給することが可能となる。この際、図１の集積回路６の他に、図示しないが他の集積回路（２）６、集積回路（３）６・・・があり、これらにそれぞれ異なる電圧、異なる遅延で電源を順次供給する場合には、レジスタ３（記憶部）内にそれぞれの集積回路６、集積回路（２）６、集積回路（３）６・・・用の電圧情報および遅延情報をそれぞれ記憶させておき、これらに従い、任意の電圧を任意の時間遅延させてそれぞれに供給することが可能となる。

図３は、本発明のレジスタ設定例を示す。これは、図１のレジスタ３にＶＣＣ１，ＶＣＣｎの情報（監視電源数、電圧情報、遅延情報）を設定して記憶させた例を示す。

図３の（ａ）は、レジスタの構成例を示す。ここは、２バイトのレジスタ３を２組設ける。

図３の（ｂ）は、レジスタ３に、監視電源数を設定した例を示す。ここでは、２組を設定している。

図３の（ｃ）は、レジスタ３に設定したＶＣＣ１の情報（電圧情報および遅延情報）の例を示す。ここでは、図３の下段の（ｃ’）に示すように、
・先頭の６ビット（電圧情報）の値が５０であって、５０×０．１Ｖ＝５．０Ｖの電圧情報を表す。

・続く１０ビット（遅延情報）の値が１６であって、１６×０．１＝１．６ｍｓの遅延情報を表す。

従って、既述した図２の（ｃ）のＶＣＣ１’は、電源立ち上がりの時点から１．６ｍｓ遅延させた後、５．０Ｖの電源を集積回路６のＶＣＣ１’端子に供給する。

図３の（ｄ）は、レジスタ３に設定したＶＣＣｎの情報（電圧情報および遅延情報）の例を示す。ここでは、
・先頭の６ビット（電圧情報）の値が３３であって、３３×０．１Ｖ＝３．３Ｖの電圧情報を表す。

・続く１０ビット（遅延情報）の値が６４であって、６４×０．１＝６．４ｍｓの遅延情報を表す。

従って、既述した図２の（ｃ）のＶＣＣｎ’は、電源立ち上がりの時点から６．４ｍｓ遅延させた後、３．３Ｖの電源を集積回路６のＶＣＣｎ’端子に供給する。

以上のように、レジスタ３に電圧情報および遅延情報を、電源を供給する集積回路６毎に任意に設定することにより、当該任意に設定された電圧情報および遅延情報に従い、複数の電圧の電源１１中から指定された電圧の電源を指定された時間だけ遅延させて該当集積回路６に順次供給することが可能となる。

尚、上記実施例では、パッケージ１内に電源制御回路２を設けた（実装した）が、これに限られず、集積回路６の内部に電源制御回路２を設けたり、あるいはパッケージ１を複数実装したプリント基板上に電源制御回路２を設けたりしてもよい。更に、図１に図示のように、１つの集積回路６毎に電源制御回路２を１つ設けても良いし、複数の集積回路６毎に１つの電源制御回路２（当該制御回路２の内部には、設けた複数の集積回路５に相当する数のレジスタ３と，スイッチ５を設ける）を設けるようにしてもよい。

本発明は、記憶部を持つ電源監視・遅延回路を設け、回路に供給する複数の電源の電圧情報および遅延情報を記憶部に書き込ん設定し、記憶部に設定された電圧情報および遅延情報に従い電源監視・遅延回路が所定の複数の電圧の電源を所定の順番で遅延させて回路に供給する電源制御回路に関するものである。

本発明の電源制御回路例である。本発明のタイミング図である。本発明のレジスタ設定例である。

符号の説明

１：パッケージ
２：電源制御回路
３：レジスタ（記憶部）
４：電源監視・遅延回路
５：スイッチ
６：集積回路（回路）
１１：電源
１２：電源制御ピン

Claims

複数の電圧の電源を所定の順番で回路に供給する電源制御回路において、
回路に供給する複数の電圧の電圧情報および電圧の電源を供給する遅延情報を記憶する記憶部と、
前記記憶部に記憶された電圧情報および遅延情報に従い、供給された電圧群の中から前記電圧情報で指定された電圧の電源を、前記遅延情報で指定された時間だけ遅延させて前記回路に供給させる電源監視・遅延回路と
を備えたことを特徴とする電源制御回路。
前記電源監視・遅延回路は、供給された電圧群の全ての電圧あるいは前記電圧情報で指定された全ての電圧の供給を確認した後に、供給された電圧群の中から前記電圧情報で指定された電圧の電源を、前記遅延情報で指定された時間だけ遅延させて前記回路に供給することを特徴とする請求項１記載の電源制御回路。
複数の回路に、前記複数の電圧の電源をそれぞれ供給することを特徴とする請求項１あるいは請求項２記載の電源制御回路。
電源を供給する回路毎に、前記電圧情報および前記遅延情報を前記記憶部に記憶させたことを特徴とする請求項１から請求項３のいずれかに記載の電源制御回路。
前記記憶部および前記電源監視・遅延回路を、前記回路を実装した同一のＬＳＩ基板上あるいは同一のパッケージ内あるいは同一のプリント基板上に実装したことを特徴とする請求項１から請求項４のいずれかに記載の電源制御回路。