JP2010283499A - ドライバ回路 - Google Patents
ドライバ回路 Download PDFInfo
- Publication number
- JP2010283499A JP2010283499A JP2009133941A JP2009133941A JP2010283499A JP 2010283499 A JP2010283499 A JP 2010283499A JP 2009133941 A JP2009133941 A JP 2009133941A JP 2009133941 A JP2009133941 A JP 2009133941A JP 2010283499 A JP2010283499 A JP 2010283499A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- driver
- circuit
- overvoltage protection
- breakdown voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015556 catabolic process Effects 0.000 claims description 168
- 230000004044 response Effects 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 2
- 208000035795 Hypocalcemic vitamin D-dependent rickets Diseases 0.000 abstract description 50
- 208000033584 type 1 vitamin D-dependent rickets Diseases 0.000 abstract description 50
- 230000006378 damage Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 14
- 230000008054 signal transmission Effects 0.000 description 8
- 102100034228 Grainyhead-like protein 1 homolog Human genes 0.000 description 7
- 101001069933 Homo sapiens Grainyhead-like protein 1 homolog Proteins 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 7
- 230000000295 complement effect Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
【解決手段】第1電源VDDIから動作電源を得て動作するプリドライバB1と、第2電源VDDEから動作電源を得るとともにプリドライバB1からの出力信号を増幅して出力するメインドライバB2と、を備える。第1電源VDDIとプリドライバB1との間に第1スイッチB4を備える。第2電源VDDEとメインドライバB2との間に第2スイッチB5を備える。過電圧保護シーケンス回路B3は、第1スイッチB4および第2スイッチB5のオンオフ制御をして、プリドライバB1とメインドライバB2のオンオフ順序を制御し、ドライバ回路、特にメインドライバB2に過電圧がかかるのを防ぐ。
【選択図】図1
Description
たとえば、低速パラレル信号を高速シリアル信号に変換して出力し、高速シリアル信号を低速パラレル信号に変換して出力する高速インターフェースマクロであるSerializer/Deーserializer(以降、Serdesと略す)マクロに関し、特にシリアル信号を出力するドライバ回路に関する。
Serdesマクロは、高速大容量の伝送技術分野であり、特に高速化の要求が高まっている。
更に、高速データ伝送には、短距離伝送のみならず、長距離伝送の減衰に耐えうる大振幅のデータを送出する技術が求められている。
例えば、従来速度の3Gbpsまでは、プリドライバを低耐圧(高速)トランジスタで構成して低い電源に接続し、メインドライバを高耐圧(低速)トランジスタで構成して高い電源に接続すれば実現可能であった。
しかし、データ伝送速度が2倍の6Gbps以上の更なる高速化には、プリドライバを低耐圧(高速)トランジスタで構成して低い電源に接続し、さらに、メインドライバを低耐圧(高速)トランジスタで構成し高い電源に接続する必要がある。
図8のドライバ回路において、第3の抵抗R300は、第4の電源VDDEと正相出力端子100との間に接続され、第4の抵抗R400は、第4の電源VDDEと逆相出力端子200との間に接続されている。そして、このドライバ回路900は、出力段600と、レベルシフト回路700と、を備えている。
第1のNチャネルMOSトランジスタN1は、ドレインが正相出力端子100に接続されている。
第2のNチャネルMOSトランジスタN2は、ドレインが逆相出力端子200に接続されている。
第3のNチャネルMOSトランジスタN3は、ソースが接地され、ゲートが第1の電源300に接続され、ドレインが前記第1のNチャネルMOSトランジスタN1のソースおよび前記第2のNチャネルMOSトランジスタN2のソースに接続されている。
第1の抵抗R100は、第2の電源VDDIと前記第1のNチャネルMOSトランジスタN1のゲートとの間に接続されている。
第2の抵抗R200は、第2の電源VDDIと前記第2のNチャネルMOSトランジスタN2のゲートとの間に接続されている。
第4のNチャネルMOSトランジスタN4は、ドレインが前記第1のNチャネルMOSトランジスタN1のゲートに接続されている。
第5のNチャネルMOSトランジスタN5は、ドレインが前記第2のNチャネルMOSトランジスタN2のゲートに接続されている。
第6のNチャネルMOSトランジスタN6は、ソースが接地され、ゲートが第3の電源310に接続され、ドレインが前記第4のNチャネルMOSトランジスタN4のソースおよび前記第5のNチャネルMOSトランジスタN5のソースと接続されている。
また、第4のNチャネルMOSトランジスタN4のゲートを正相入力端子400とし、前記第5のNチャネルMOSトランジスタN5のゲートを逆相入力端子500としている。
この論理回路800からレベルシフト回路700へ入力信号が与えられる。
ここで、ドライバ回路900は、論理回路800とレベルシフト回路700にて構成される内部領域と、外部LSIとの信号を送受信する外部領域(出力段600)と、を備え、内部領域用の電源VDDI(第2電源)の電圧は、外部領域の電源である第4の電源VDDEの電圧より低くなっている。
さらに、外部領域(600)用のMOSトランジスタのゲート酸化膜は内部領域用のMOSトランジスタのゲート酸化膜よりも厚く形成されている。
図8のように構成されたドライバ回路900において、入力端子400は正相入力端子であり、入力端子500は逆相入力端子であり、その論理Hレベルは内部領域の電源電圧VDDIと同電位であり、その論理Lレベルは接地電位である。
トランジスタN3およびN6は、他のNMOSとカレントミラー接続され、定電流が流れるようにゲート電位が設定される。
従って、トランジスタN6で決定される定電流I2は、トランジスタN4に流れ、トランジスタN4のドレイン電位は、(VDDI−I2×R1)となる。
一方、トランジスタN5には電流が流れないので、トランジスタN5のドレイン電位はVDDIとなり、トランジスタN1はオフ、トランジスタN2はオンする。
従って、トランジスタN3で決定される定電流I1は、トランジスタN2に流れるため、正相出力端子100は第4の電源VDDEと同電位となって論理Hレベルを出力し、逆相出力端子200は、(第4の電源VDDE−I1×R4)となり論理Lレベルを出力する。
図8のドライバ回路で高速動作を実現するためには、出力段600を構成する第1のNチャネルMOSトランジスタN1および第2のNチャネルMOSトランジスタN2を高速(低耐圧)Nチャネルトランジスタで構成する必要がある。
高速動作するトランジスタは、CMOSプロセスに於いてゲート酸化膜を薄く製造するため、ゲートとソース間電圧Vgs、ゲートとドレイン間電圧Vgd、ゲートとバルク間電圧Vgb、ドレインとソース間電圧Vdsの耐圧が低くなる。
特に、ゲートとドレイン間電圧Vgdは、耐圧以上の電圧が掛かりやすく、破壊の原因となる。
出力段のトランジスタN1、N2は、第4の電源VDDE投入時、信号が出力されるイネーブルモード時、電源遮断時、および、電源が入ったまま動作を停止させるパワーダウンモード時、の如何なる状態でも、耐圧以上の電圧が掛かった場合に破壊する可能性がある。
そのため、図8のドライバ回路900では、高速動作が出来ないという問題があった。
説明に於けるON状態とOFF状態は、スイッチもしくはトランジスタの動作を示し、それぞれ導通状態と遮断状態を示す。また、大振幅と小振幅としては、例えば1000mVppと500mVppとが例として挙げられる。高速と低速としては、例えば6Gbpsと3Gbpsとが例として挙げられる。低い電源と高い電源としては、例えば1.0Vと1.8Vとが例として挙げられる。
図9中の区間T1のパターンについて説明する。
第4の電源VDDEは、OFF状態で、第2の電源VDDIがON/OFF状態で変化し、第3の電源310と第1の電源300がOFF状態である。
高い電源である第4の電源VDDEは、OFF状態であるため、トランジスタN1、N2は破壊されない。
図9中の区間T2のパターンについて説明する。
第4の電源VDDEは、ON状態で、第2の電源VDDIと第3の電源310及び第1の電源300がOFF状態である。
レベルシフト回路700の出力であるトランジスタN4とN5とのドレインは、不定を出力する。
また、出力段600の定電流であるトランジスタN3はOFF状態なので、出力端子100、200は、直ちに第4の電源VDDEまで上昇する。
従って、第4の電源VDDEの電圧がトランジスタN1、N2の耐圧より高い場合、トランジスタN1、N2のゲートとドレイン間には耐圧以上の電圧が掛かり、ゲート酸化膜は破壊される。
図9中の区間T3のパターンについて説明する。
第4の電源VDDEと第2の電源VDDIはON状態で、第3の電源310と第1の電源300がOFF状態である。
レベルシフト回路700の定電流であるトランジスタN6はOFF状態で、出力であるトランジスタN4およびN5のドレインは、同時にHレベルを出力する。出力段600のトランジスタN1、N2は、同時にON状態となる。出力段600の定電流であるトランジスタN3は、OFF状態で、出力端子100および200は、第4の電源VDDEに上昇する。従って、トランジスタN1、N2は、区間T2の場合と同様に破壊される。
図9中の区間T4のパターンについて説明する。
第4の電源VDDE、第2の電源VDDI、及び、第3の電源310はON状態で、第1の電源300がOFF状態である。
レベルシフト回路700の定電流であるトランジスタN6はON状態で、出力であるトランジスタN4およびN5とのドレインは、相補の差動信号を出力する。すると、出力段600のトランジスタN1、N2は、互いにON/OFF状態である。出力段600の定電流であるトランジスタN3は、OFF状態で、出力端子100、200は、第4の電源VDDEに上昇する。
従って、トランジスタN1、N2は、区間T2の場合と同様に破壊される。
図9中の区間T5のパターンについて説明する。
第4の電源VDDE、第2の電源VDDI、第3の電源310、および、第1の電源300は、ON状態である。
出力段600の定電流であるトランジスタN3はON状態で、レベルシフト回路700が出力する相補の差動信号を増幅し、出力端子100、200に出力する。
尚、信号が出力される区間の出力端子100、200の相補の差動信号の中心電圧は、
{第4の電源VDDE―(抵抗R300又はR400×トランジスタN3のドレイン電流の半分)}
で決まる。
また、出力端子100、200のHレベル電圧は、受信側で終端抵抗に接続されるので、第4の電源VDDEまで上昇しない。従って、出力端子100、200のHレベル電圧によるトランジスタN1、N2の破壊が発生しない電圧までは第4の電源VDDEを幾らか上昇させる事が出来る。
図9中の区間T6のパターンについて説明する。
第4の電源VDDE、第2の電源VDDI、および、第3の電源310はON状態で、第1の電源300がOFF状態である。
レベルシフト回路700は、相補の差動信号を出力するので出力段600のトランジスタN1、N2は、互いにON/OFF状態である。
出力段600の定電流であるトランジスタN3は、OFF状態で、出力端子100、200は、第4の電源VDDEに上昇する。
従って、トランジスタN1、N2は、区間T2の場合と同様に破壊される。
図9中の区間T7のパターンについて説明する。
第4の電源VDDEと第2の電源VDDIはON状態で、第3の電源310と第1の電源300とがOFF状態である。
この場合の動作は、区間T3と同様となる。
図9中の区間T8のパターンについて説明する。
第4の電源VDDEはON状態で、第2の電源VDDI、第3の電源310、および、第1の電源300がOFF状態である。
この場合の動作は、区間T2と同様となる。
図9中の区間T9のパターンについて説明する。
第4の電源VDDE、第2の電源VDDI、第3の電源310および第1の電源300はOFF状態である。
全電源はOFF状態で、トランジスタN1、N2は、破壊しない。
第2電源から動作電源を得るとともに前記プリドライバからの出力信号を増幅して出力するメインドライバと、
前記第1電源と前記プリドライバとの間に設けられた第1スイッチ手段と、
前記第2電源と前記メインドライバとの間に設けられた第2スイッチ手段と、
前記第1電源および前記第2電源から動作電源を得るとともに、前記第1スイッチ手段および前記第2スイッチ手段のオンオフ制御をする過電圧保護シーケンス回路と、を備える。
そして、過電圧保護シーケンス回路により第1スイッチ手段および第2スイッチ手段のオンオフ順序を制御することにより、第1電源および第2電源のオンオフと、イネーブルモード/パワーダウンモードと、がどのように組み合わさった場合でもドライバ回路、特にメインドライバに過電圧がかからないようにして、回路を過電圧による破壊から保護することができる。
このように回路を過電圧から保護できるため、第2電源を高い電圧にするとともにメインドライバを低耐圧(高速)トランジスタで構成することができる。
これにより、メインドライバを大振幅かつ高速で動作させることができる。
(第1実施形態)
図1は、本発明のドライバ回路に係る第1実施形態の機能ブロック図である。
本第1実施形態では、背景技術で説明した図8の回路に過電圧保護シーケンス回路B3と、スイッチB4、スイッチB5と、を付加した構成である。
なお、図1中のプリドライバB1は、図8の従来技術中のレベルシフト回路に対応し、図1中のメインドライバB2は、図8の従来技術中の出力段に対応する。
過電圧保護シーケンス回路B3から供給される制御信号は、節点S5を介してプリドライバB1に入力される。
プリドライバB1の電源は、節点S8を介してスイッチB4に接続され、スイッチB4を介して電源VDDIに接続されている。
プリドライバB1のグランドは、GND電源VSSに接続されている。
論理回路(不図示)から入力端子4、5に信号が入力されると、このプリドライバB1は、信号レベルの電位を高く、かつ、小振幅に変換し、いわばレベルシフト回路として機能する。
また、メインドライバB2は、出力端子1、2を備える。
過電圧保護シーケンス回路B3から供給される制御信号は、節点S5を介してメインドライバB2に入力される。
また、メインドライバB2の動作をモニタする電圧が、節点S3、S4を介して、過電圧保護シーケンス回路B3へ入力される。
メインドライバB2の電源は、節点S9を介してスイッチB5に接続され、スイッチB5を介して電源VDDEに接続されている。メインドライバB2のグランドは、GND電源VSSに接続されている。
メインドライバB2は、プリドライバB1から与えられた信号を大振幅の信号に変換し、長距離伝送の減衰に耐えうる大振幅のデータを送出する。
過電圧保護シーケンス回路B3は、節点S1を介してスイッチB4に接続され、スイッチB4を介して電源VDDIに接続されている。
また、過電圧保護シーケンス回路B3は、節点S2を介してスイッチB5に接続され、スイッチB5を介して電源VDDEに接続されている。
すなわち、過電圧保護シーケンス回路B3の電源は、第2の電源VDDEと、第1の電源VDDIと、の2種類である。
過電圧保護シーケンス回路B3のグランドは、GND電源VSSに接続されている。
また、過電圧保護シーケンス回路B3が供給する制御信号は、節点S1を介してスイッチB4に入力される。
また、過電圧保護シーケンス回路B3が供給する制御信号は、節点S2を介してスイッチB5に入力される。
図2において、ドライバ回路は、プリドライバB1と、メインドライバB2と、過電圧保護シーケンス回路B3と、スイッチB4と、スイッチB5と、容量C1と、容量C2と、信号伝送路L1、L2と、信号を受ける終端B6と、を備える。
スイッチB4の出力である節点S8に抵抗R1、R2、R9の一端がそれぞれ接続されている。
抵抗R9のもう一端は、低耐圧(高速)NチャネルトランジスタN8のゲートとドレイン、及び、低耐圧(高速)NチャネルトランジスタN7のドレインに接続されている。
低耐圧(高速)NチャネルトランジスタN8のソースは、GND電源VSSに接続されている。
低耐圧(高速)NチャネルトランジスタNA4のゲートは、入力端子4に接続されている。
抵抗R2のもう一端は、低耐圧(高速)NチャネルトランジスタNA5のドレインに接続され、更に、節点S7にも接続されている。
低耐圧(高速)NチャネルトランジスタNA5のゲートは、入力端子5に接続されている。
低耐圧(高速)NチャネルトランジスタNA6のゲートは、低耐圧(高速)NチャネルトランジスタN7のソースに接続され、低耐圧(高速)NチャネルトランジスタNA6のソースは、GND電源VSSに接続されている。
低耐圧(高速)NチャネルトランジスタN7のゲートは、節点S5に接続される。
低耐圧(高速)NチャネルトランジスタN10のドレインは、前記節点S7に接続され、低耐圧(高速)NチャネルトランジスタN10のソースは、GND電源VSSに接続される。
低耐圧(高速)NチャネルトランジスタN9および低耐圧(高速)NチャネルトランジスタN10のゲートは、低耐圧(高速)論理回路G1による反転を介して節点S5に接続されている。
スイッチB5の出力である節点S9に抵抗R3、R4の一端がそれぞれ接続されている。
抵抗R5の一端は、第1の電源VDDIに接続されている。
抵抗R5のもう一端は、節点S4と、低耐圧(高速)NチャネルトランジスタN12のゲートと、低耐圧(高速)NチャネルトランジスタN12のドレインと、低耐圧(高速)NチャネルトランジスタN11のドレインと、に接続されている。
低耐圧(高速)NチャネルトランジスタN12のソースは、GND電源VSSに接続されている。
低耐圧(高速)NチャネルトランジスタNA1のゲートは、前記節点S6に接続されている。
低耐圧(高速)NチャネルトランジスタNA2のゲートは、節点S7に接続されている。
低耐圧(高速)NチャネルトランジスタNA3のゲートは、低耐圧(高速)NチャネルトランジスタN11のソースに接続され、低耐圧(高速)NチャネルトランジスタNA3のソースは、GND電源VSSに接続されている。
低耐圧(高速)NチャネルトランジスタN11のゲートは、前記節点S5に接続される。
抵抗R6、抵抗R7のもう一端は、抵抗R8の一端と節点S3とに接続されている。
抵抗R8のもう一端は、GND電源VSSに接続されている。
低耐圧(高速)PチャネルトランジスタP41のソースは、第1の電源VDDIに接続され、ゲートは節点S1に接続され、ドレインは節点S8に接続されている。
高耐圧(低速)PチャネルトランジスタPH51のソースは第2の電源VDDEに接続され、ゲートは節点S2に接続され、ドレインは節点S9に接続されている。
過電圧保護シーケンス回路B3について説明する。
抵抗R31の一端が第1の電源VDDIに接続され、もう一端が低耐圧(高速)NチャネルトランジスタN31のドレインと低耐圧(高速)論理回路G31の入力とに接続されている。
低耐圧(高速)NチャネルトランジスタN31のゲートは、過電圧保護シーケンス回路B3の入力端子T35に接続され、低耐圧(高速)NチャネルトランジスタN31のソースは、GND電源VSSに接続されている。
低耐圧(高速)論理回路G35は、過電圧保護シーケンス回路B3の入力端子T31に接続される入力を一方の入力とし、節点S34に接続される入力をもう一方の入力とする。
低耐圧(高速)論理回路G31の出力は、節点S34に接続される。
低耐圧(高速)論理回路G35の一方の入力は、過電圧保護シーケンス回路B3の入力端子T31に接続され、もう一方の入力は、節点S34に接続され、出力は節点S35に接続されている。
高耐圧(低速)PチャネルトランジスタPH34および高耐圧(低速)PチャネルトランジスタPH35のゲートは、互いのドレインに接続されている。
高耐圧(低速)PチャネルトランジスタPH34のドレインは、高耐圧(低速)NチャネルトランジスタNH32のドレインである節点S37に接続されている。
高耐圧(低速)PチャネルトランジスタPH35のドレインは、高耐圧(低速)NチャネルトランジスタNH33のドレインである節点S38に接続されている。
高耐圧(低速)NチャネルトランジスタNH33のゲートは、低耐圧(高速)論理回路G36による反転を介して節点S35に接続されている。
高耐圧(低速)NチャネルトランジスタNH32および高耐圧(低速)NチャネルトランジスタNH33のソースはGND電源VSSに接続されている。
抵抗R32の一端は、節点S38に接続され、もう一端は、GND電源VSSに接続されている。
高耐圧(低速)論理回路G37の入力は、過電圧保護シーケンス回路B3の入力端子T34に接続され、出力は節点S33に接続されている。
低耐圧(高速)論理回路G32のもう一方の入力は、節点S33に接続されている。
低耐圧(高速)論理回路G32の出力は、過電圧保護シーケンス回路B3の出力端子T36に接続されている。
高耐圧(低速)論理回路G38の電源は、第2の電源VDDEに接続され、グランドはGND電源VSSに接続される。
これにより、第1の電源VDDIを用いたCMOS論理制御信号が第2の電源VDDEを用いたCMOS論理制御信号に変換される。
容量C1および容量C2のもう一端は信号伝送路L1および信号伝送路L2の一端にそれぞれ接続されている。
信号伝送路L1および信号伝送路L2のもう一端は、終端B6に接続され、信号伝送路L1および信号伝送路L2のもう一端は、それぞれ抵抗RT1、RT2を介して終端B6のGND電源VSSに接続されている。
以下、説明に於けるHとLは、信号もしくは節点の電位レベルを示し、それぞれハイレベル状態とロウレベル状態を示す。
また、説明に於けるON状態とOFF状態は、スイッチもしくはトランジスタの動作を示し、それぞれ導通状態と遮断状態を示す。
尚、図4の横軸は時間を示し、縦軸は電圧を示す。
図4の区間T1について説明する。
第2の電源VDDEはOFF状態である。
第1の電源VDDIはON/OFF状態で変化する。
制御入力端子7はパワーダウンモードである。
この場合、高い電源である第2の電源VDDEはOFF状態であるので、メインドライバB2の低耐圧(高速)NチャネルトランジスタNA1、NA2は、破壊されない。
図4の区間T2について説明する。
第2の電源VDDEはON状態である。
第1の電源VDDIはOFF状態である。
制御入力端子7はパワーダウンモードである。
従って、高耐圧(低速)NチャネルトランジスタNH32、NH33のゲートには不定が入力される。
次に、抵抗R32は、節点S38をプルダウンし、高耐圧(低速)PチャネルトランジスタPH34のゲート電圧をGND電源VSSまで下降させる。
すると、高耐圧(低速)PチャネルトランジスタPH34がON状態になり、節点S37が第2の電源VDDEまで上昇する。
高耐圧(低速)PチャネルトランジスタPH35は、ゲート電圧が第2の電源VDDEまで上昇するのでOFF状態となる。
高耐圧(低速)論理回路G38は、Hレベルを過電圧保護シーケンス回路B3の出力端子T33へ出力する。すると、図2の節点S2を介してスイッチB5の高耐圧(低速)PチャネルトランジスタPH51のゲートにはHレベルが入力し、スイッチB5がOFF状態になる。従って、低耐圧(高速)NチャネルトランジスタNA1、NA2には、耐圧以上の電圧が掛からない。
この点、本実施形態では、第2電源VDDEだけがON状態になった場合、過電圧保護シーケンス回路B3はスイッチB5をOFFさせる。すなわち、過電圧保護シーケンス回路B3は、第1電源VDDIから電源を得られず、第2電源だけから電源が供給される場合には、スイッチB5にオフ信号(この場合はHレベル)を与え、スイッチB5をオフさせることができる。これにより、誤って第2電源だけがONされてしまってもドライバ回路を破壊から保護することができる。また、誤って第2電源だけがONされてしまってもメインドライバ回路B2に過電圧がかからないので、メインドライバB2を低耐圧(高速)トランジスタで構成し、メインドライバB2を大振幅かつ高速で動作させることができる。
図4の区間T3について説明する。
第2の電源VDDEと第1の電源VDDIは、ON状態である。
制御入力端子7がパワーダウンモードである。
まず、過電圧保護シーケンス回路B3の入力端子T31から低耐圧(高速)論理回路G33、G32、G34へ至る制御経路について説明する。
過電圧保護シーケンス回路B3の入力端子T34にはLレベルが伝播し、節点S33がHレベルになる。
低耐圧(高速)論理回路G32のもう一方の入力である節点S33がHレベルであり、一方の入力である節点S32には、制御入力端子7のLレベルが低耐圧(高速)論理回路G33によって反転されたHレベルが入力される。
したがって、低耐圧(高速)論理回路G32の出力はLレベルであり、過電圧保護シーケンス回路B3の出力端子T36がLレベルとなる。
従って、定電流である低耐圧(高速)NチャネルトランジスタNA6は、ON状態ではなくなる。
同様にメインドライバB2の定電流である低耐圧(高速)NチャネルトランジスタNA3は、ON状態ではなくなる。
従って、節点S6、S7は、GND電源VSSにクランプされる。
また、過電圧保護シーケンス回路B3の出力端子T32は、過電圧保護シーケンス回路B3の出力端子T36の論理を低耐圧(高速)論理回路G34によって反転してHレベルを出力する。すると、スイッチB4の低耐圧(高速)PチャネルトランジスタP41のゲートには、過電圧保護シーケンス回路B3の出力端子T32の電位Hレベルが節点S1を介して入力され、スイッチB4の低耐圧(高速)PチャネルトランジスタP41はOFF状態となる。したがって、プリドライバB1の出力である節点S6、S7は、Lレベルを出力する。つまり、プリドライバB1は、停止してパワーダウン状態となる。
第1の電源VDDIがON状態となった初期の区間では、図2の節点S4の電位はLレベルなので、過電圧保護シーケンス回路B3の入力端子T35には、Lレベルが入力される。
低耐圧(高速)NチャネルトランジスタN31のゲートにはLレベルが入力されるため、節点S31はHレベルである。
低耐圧(高速)論理回路G35のもう一方の入力である節点S34にはLレベルが入力するので、一方の入力である過電圧保護シーケンス回路B3の入力端子T31とは関係なく、低耐圧(高速)論理回路G35の出力である節点S35はLレベルに固定される。すると、レベルシフトB7の出力である節点S38はLレベルになり、高耐圧(低速)論理回路G38によって反転され、過電圧保護シーケンス回路B3の出力端子T33はHレベルになる。
節点S31を入力とする低耐圧(高速)論理回路G31の出力である節点S34はHレベルとなる。
このとき、低耐圧(高速)論理回路G35のもう一方の入力は、過電圧保護シーケンス回路B3の入力端子T31のLレベルである。したがって、低耐圧(高速)論理回路G35は節点S35にLレベルを出力する。
この点、本実施形態では、電源VDDIおよびVDDEがON状態となっても制御入力端子7がパワーダウンモードである場合、過電圧保護シーケンス回路B3により、スイッチB4およびスイッチB5のOFF状態が維持される。
これにより、誤って電源VDDIおよびVDDEがONされてしまってもメインドライバ回路B2に過電圧がかからず、破壊から保護することができる。そして、メインドライバB2を低耐圧(高速)トランジスタで構成し、メインドライバB2を大振幅かつ高速で動作させることができる。
図4の区間T4について説明する。
第2の電源VDDEと第1の電源VDDIはON状態で、制御入力端子7がイネーブルモードである。
まず、図3の過電圧保護シーケンス回路入力端子T31から低耐圧(高速)論理回路G33、G32、G34に至る制御経路について説明する。
図2のメインドライバB2は、停止状態なので、抵抗R8がGND電源VSSにプルダウンし、節点S3はLレベルである。すると、図3の過電圧保護シーケンス回路B3の入力端子T34にはLレベルが伝播する。
低速(高耐圧)論理回路G37による反転によって、節点S33がHレベルとなる。
低耐圧(高速)論理回路G32のもう一方の入力である節点S33はHレベルであり、一方の入力である節点S32は、制御入力端子7のHレベルを低耐圧(高速)論理回路G33によって反転したLレベルである。したがって、低耐圧(高速)論理回路G32の出力はHレベルとなる。
従って、定電流である低耐圧(高速)NチャネルトランジスタNA6はON状態となる。
同様にメインドライバB2の定電流である低耐圧(高速)NチャネルトランジスタNA3はON状態となる。
また、節点S5のHレベルが低耐圧(高速)論理回路G1による反転を経て、低耐圧(高速)NチャネルトランジスタN9、N10のゲートにはLレベルが入力されるので、低耐圧(高速)NチャネルトランジスタN9、N10はOFF状態である。
従って、節点S6、S7は、GND電源VSSのクランプを解除する。
つまり、プリドライバB1は、動作を開始してイネーブル状態に遷移する。
図4の区間T5について説明する。
第2の電源VDDEと第1の電源VDDIはON状態で、制御入力端子7がイネーブルモードである。
図3の過電圧保護シーケンス回路B3の入力端子T31から低耐圧(高速)論理回路G35と、レベルシフトB7と、高耐圧(低速)論理回路G38に至る制御経路について説明する。
図3の低耐圧(高速)論理回路G35のもう一方の入力である節点S34は既にHレベルであるので、低耐圧(高速)論理回路G35の一方の入力である過電圧保護シーケンス回路B3の入力端子T31のHレベルが節点S35に伝播する。
出力端子T33のLレベルが節点S2に伝播する。
図2のスイッチB5の高耐圧(低速)PチャネルトランジスタPH51のゲートには節点S2の電位Lレベルが入力され、スイッチB5がON状態になる。
また、過電圧保護シーケンス回路B3の入力端子T31から過電圧保護シーケンス回路B3の出力端子T33までの経路は、スイッチB5を制御する。
スイッチB4とスイッチB5とを制御する経路の遅延時間については、高耐圧(低速)Nチャ ネルトランジスタNH32、NH33と、高耐圧(低速)PチャネルトランジスタPH34、PH35とを含むレベルシフトB7と、高耐圧(低速)論理回路G38とを有する分、過電圧保護シーケンス回路B3の入力端子T31から過電圧保護シーケンス回路B3の出力端子T33までの経路の方が遅い。
つまり、スイッチB4が必ず先にON状態となり、続いてスイッチB5がON状態となる。これにより、プリドライバB1に続いてメインドライバB2が動作を開始し、イネーブル状態に遷移する。
これにより、メインドライバB2を低耐圧(高速)トランジスタで構成し、メインドライバB2を大振幅かつ高速で動作させることができる。
{第2の電源VDDE―(抵抗R3又はR4×低耐圧(高速)NチャネルトランジスタNA3のドレイン電流の半分)}
で決まる。
また、出力端子1、2のHレベルの電圧は、受信側で終端B6に接続されるので、第2の電源VDDEまで上昇しない。
次に、制御入力端子7をイネーブルからパワーダウンに遷移させ、電源をONからOFFに変化させる場合について説明する。
図4の区間T6について説明する。
第2の電源VDDEと第1の電源VDDIはON状態であり、制御入力端子7がパワーダウンモードである。
過電圧保護シーケンス回路B3の入力端子T31から低耐圧(高速)論理回路G33、G32、G34に至る制御経路について説明する。
メインドライバB2は、動作を継続しているので、節点S3は、Hレベルである。
過電圧保護シーケンス回路B3の入力端子T34にはHレベルが伝播し、高耐圧(低速)論理回路G37の反転によって節点S33がLレベルとなる。
低耐圧(高速)論理回路G32のもう一方の入力である節点S33がLレベルとなるので、過電圧保護シーケンス回路B3の出力端子T36は、一方の入力である節点S32に関係なくHレベルに固定される。
更にプリドライバB1は、相補の差動信号を節点S6、S7に出力し続けるので、低耐圧(高速)NチャネルトランジスタNA1、NA2が互いにON/OFF状態となり、プリドライバB1とメインドライバB2とはイネーブルを維持する。
第1の電源VDDIはON状態で、節点S4がHレベルであり、過電圧保護シーケンス回路B3の入力端子T35にはHレベルが入力される。
低耐圧(高速)NチャネルトランジスタN31のゲートにはHレベルが入力し、節点S31はLレベルとなる。
節点S31のLレベルは、低耐圧(高速)論理回路G31によって反転され、節点S34はHレベルとなる。
つまり、メインドライバB2は、プリドライバB1より先に停止してパワーダウン状態に遷移する。
これにより、電源が入ったまま動作を停止させるパワーダウンモード時であってもメインドライバB2のトランジスタに過電圧がかかることがなく、メインドライバB2を破壊から保護することができる。
そして、メインドライバB2を低耐圧(高速)トランジスタで構成し、メインドライバB2を大振幅かつ高速で動作させることができる。
図4の区間T7について説明する。
第2の電源VDDEと第1の電源VDDIがON状態で、制御入力端子7がパワーダウンモードである。
過電圧保護シーケンス回路B3の入力端子T31から低耐圧(高速)論理回路G33、G32、G34に至る制御経路について説明する。
メインドライバB2は、停止状態なので、抵抗R8がGND電源VSSにプルダウンし、節点S3はLレベルである。
過電圧保護シーケンス回路B3の入力端子T34にはLレベルが伝播し、高耐圧(低速)論理回路G37の反転を介して、節点S33がHレベルとなる。
過電圧保護シーケンス回路B3の出力端子T36は、Lレベルを出力し、プリドライバB1の低耐圧(高速)NチャネルトランジスタN7のゲートにLレベルが入力する。
これにより、プリドライバB1の低耐圧(高速)NチャネルトランジスタN7がOFF状態となる。
従って、定電流である低耐圧(高速)NチャネルトランジスタNA6は、ON状態ではなくなる。
また、低耐圧(高速)NチャネルトランジスタN9、N10のゲートには、節点S5のLレベルが低耐圧(高速)論理回路G1によって反転されたHレベルが入力され、低耐圧(高速)NチャネルトランジスタN9、N10がON状態となる。
従って、節点S6、S7は、GND電源VSSにクランプされる。
スイッチB4の低耐圧(高速)PチャネルトランジスタP41のゲートにはHレベルが入力し、スイッチB4がOFF状態となる。
つまり、プリドライバB1は、メインドライバB2より後に停止してパワーダウン状態に遷移する。
図4の区間T8は、第2の電源VDDEがON状態で、第1の電源VDDIがOFF状態で、制御入力端子7がパワーダウンモードである。
この場合の動作は、区間T2と同様なので説明は、省略する。
図4の区間T9について説明する。
第2の電源VDDEと第1の電源VDDIとがOFF状態で、制御入力端子7がパワーダウンモードである。
全電源はOFF状態であるので、低耐圧(高速)NチャネルトランジスタNA1、NA2は、破壊されない。
すなわち、電源VDDI、VDDEのオンオフと、制御入力端子7からのイネーブルモード/パワーダウンモードと、がどのように組み合わさった場合であっても上記に説明した過電圧保護シーケンス回路B3の制御動作によってメインドライバB2は過電圧から保護される。
したがって、第2電源VDDEを高い電圧にするとともにメインドライバB2を低耐圧(高速)トランジスタで構成し、メインドライバB2を大振幅かつ高速で動作させることができる。
本発明の第2実施形態について説明する。
図5は、第2実施形態に係るドライバ回路の構成を示す回路図である。
第2実施形態中のメインドライバB2の構成について、図2の第1実施形態との差分を説明する。
抵抗R10の一端は、スイッチB5の出力である節点S9に接続され、もう一端は、抵抗R8の一端と節点S3とに接続されている。
抵抗R3のもう一端は、低耐圧(高速)NチャネルトランジスタN13のドレインに接続され、更に、出力端子1にも接続されている。
低耐圧(高速)NチャネルトランジスタN13のソースは、低耐圧(高速)NチャネルトランジスタNA1のドレインに接続されている。
低耐圧(高速)NチャネルトランジスタN14のソースは、低耐圧(高速)NチャネルトランジスタNA2のドレインに接続されている。
低耐圧(高速)NチャネルトランジスタN13、N14のゲートは共に、抵抗R10のもう一端である節点S3に接続されている。
このような構成において、メインドライバB2をカスコードタイプにする。これにより、第2の電源VDDEを更に高い電圧に上昇させる事が可能で、より大振幅動作に対応した構成となる。
本発明の第3実施形態について説明する。
図6は、第3実施形態に係るドライバ回路の構成を示す回路図である。
メインドライバB2の構成は第2実施形態で説明した構成と同じである。
第3実施形態中のプリドライバB1の構成について、図2の第1実施形態との差分を説明する。
低耐圧(高速)PチャネルトランジスタP1と低耐圧(高速)NチャネルトランジスタN15のゲートは入力端子4に接続され、ドレインは節点S6に接続される。
低耐圧(高速)PチャネルトランジスタP2と低耐圧(高速)NチャネルトランジスタN16のゲートは入力端子5に接続され、ドレインは節点S7に接続される。
低耐圧(高速)PチャネルトランジスタP1、P2のソースは、スイッチB4の出力である節点S8に接続され、低耐圧(高速)NチャネルトランジスタN15、N16のソースは、GND電源VSSに接続される。
このような構成において、プリドライバB1をCMOSタイプに変更する。これにより、低消費電力に対応した構成にできる。
本発明の第4実施形態について説明する。
図7は、第4実施形態に係るドライバ回路の構成を示す回路図である。
メインドライバB2とプリドライバB1との構成について、図2の第1実施形態との差分を説明する。
抵抗R10の一端は、スイッチB5の出力である節点S9に接続され、もう一端は、抵抗R8の一端と節点S3に接続される。
抵抗R3のもう一端は、低耐圧(高速)NチャネルトランジスタN13のドレインに接続され、更に、出力端子1にも接続されている。
低耐圧(高速)NチャネルトランジスタN13のソースは、低耐圧(高速)NチャネルトランジスタNA1のドレインに接続されている。
低耐圧(高速)NチャネルトランジスタN14のソースは、低耐圧(高速)NチャネルトランジスタNA2のドレインに接続されている。
低耐圧(高速)NチャネルトランジスタN13、N14のゲートは共に、抵抗R10のもう一端である節点S3に接続される。
このような構成において、プリドライバB1とメインドライバB2は、第1実施形態と比べ、低耐圧(高速)NチャネルトランジスタN7、N11を削除した分、素子数を少なくすることができる。
Claims (11)
- 第1電源から動作電源を得て動作するプリドライバと、
第2電源から動作電源を得るとともに前記プリドライバからの出力信号を増幅して出力するメインドライバと、
前記第1電源と前記プリドライバとの間に設けられた第1スイッチ手段と、
前記第2電源と前記メインドライバとの間に設けられた第2スイッチ手段と、
前記第1電源および前記第2電源から動作電源を得るとともに、前記第1スイッチ手段および前記第2スイッチ手段のオンオフ制御をする過電圧保護シーケンス回路と、を備える
ことを特徴とするドライバ回路。 - 請求項1に記載のドライバ回路において、
前記過電圧保護シーケンス回路は、前記第1電源がオフ状態でかつ前記第2電源だけがオン状態の場合には、前記第2スイッチ手段をオフにして前記メインドライバと前記第2電源とを遮断させる
ことを特徴とするドライバ回路。 - 請求項1または請求項2に記載のドライバ回路において、
前記過電圧保護シーケンス回路には、外部の制御入力端子からイネーブルモードとパワーダウンモードとを切り替えるモード切替信号が入力され、
前記モード切替信号がパワーダウンモードである場合、前記過電圧保護シーケンス回路は、前記第2スイッチ手段のオフ状態を維持させる
ことを特徴とするドライバ回路。 - 請求項1から請求項3のいずれかに記載のドライバ回路において、
前記過電圧保護シーケンス回路には、前記メインドライバの動作電圧をモニタする電圧モニタ信号が入力されるとともに、外部の制御入力端子からイネーブルモードとパワーダウンモードを切り替えるモード切替信号が入力され、
前記過電圧保護シーケンス回路は、前記メインドライバの電圧モニタ信号がロウレベルであり、かつ、前記モード切替信号がパワーダウンモードであることに応じて、前記第1スイッチ手段をオフして前記プリドライバと前記第1電源とを遮断させる
ことを特徴とするドライバ回路。 - 請求項1から請求項4のいずれかに記載のドライバ回路において、
過電圧保護シーケンス回路には、外部の制御入力端子からイネーブルモードとパワーダウンモードを切り替えるモード切替信号が入力され、
過電圧保護シーケンス回路は、前記モード切替信号がイネーブルモードであることに応じて前記第1スイッチ手段をオンにする
ことを特徴とするドライバ回路。 - 請求項1から請求項5のいずれかに記載のドライバ回路において、
前記過電圧保護シーケンス回路には、外部の制御入力端子からイネーブルモードとパワーダウンモードとを切り替えるモード切替信号が入力され、
前記過電圧保護シーケンス回路は、前記モード切替信号がイネーブルモードであることに応じて、前記プリドライバおよび前記メインドライバの定電流源をオンにするとともに、前記プリドライバの出力線をグランドに接続していたクランプを解除させる
ことを特徴とするドライバ回路。 - 請求項1から請求項6のいずれかに記載のドライバ回路において、
前記過電圧保護シーケンス回路には、外部の制御入力端子からイネーブルモードとパワーダウンモードを切り替えるモード切替信号が入力され、
前記過電圧保護シーケンス回路は、前記第1電源がオン状態であり、かつ、前記モード切替信号がイネーブルモードである場合に、前記第2スイッチ手段をオン状態にする
ことを特徴とするドライバ回路。 - 請求項1から請求項6のいずれかに記載のドライバ回路において、
前記過電圧保護シーケンス回路は、前記第1スイッチ手段を先にオンにした後、続いて前記第2スイッチ手段をオンにする
ことを特徴とするドライバ回路。 - 請求項1から請求項8のいずれかに記載のドライバ回路において、
前記過電圧保護シーケンス回路は、前記モード切替信号がイネーブルモードからパワーダウンモードに切り替わった場合でも前記メインドライバからの電圧モニタ信号がHレベルの場合には前記第1スイッチ手段のオン状態を維持させ、
前記第2スイッチ手段を先にオフにした後、続いて前記第1スイッチ手段をオフにする
ことを特徴とするドライバ回路。 - 請求項1から請求項9のいずれかに記載のドライバ回路において、
前記第2電源は、前記第1電源よりも高い電圧を供給する
ことを特徴とするドライバ回路。 - 請求項1から請求項10のいずれかに記載のドライバ回路において、
前記メインドライバの出力部は、低耐圧トランジスタで構成されている
ことを特徴とするドライバ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009133941A JP5363879B2 (ja) | 2009-06-03 | 2009-06-03 | ドライバ回路 |
US12/662,770 US7973585B2 (en) | 2009-06-03 | 2010-05-03 | Driver circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009133941A JP5363879B2 (ja) | 2009-06-03 | 2009-06-03 | ドライバ回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010283499A true JP2010283499A (ja) | 2010-12-16 |
JP2010283499A5 JP2010283499A5 (ja) | 2012-04-05 |
JP5363879B2 JP5363879B2 (ja) | 2013-12-11 |
Family
ID=43300294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009133941A Expired - Fee Related JP5363879B2 (ja) | 2009-06-03 | 2009-06-03 | ドライバ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7973585B2 (ja) |
JP (1) | JP5363879B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9130520B2 (en) | 2012-09-04 | 2015-09-08 | Renesas Electronics Corporation | Differential output circuit and semiconductor device |
JP2016054542A (ja) * | 2015-11-27 | 2016-04-14 | ルネサスエレクトロニクス株式会社 | 差動出力回路および半導体装置 |
JP2016152578A (ja) * | 2015-02-19 | 2016-08-22 | 株式会社メガチップス | Esd保護回路 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011091708A (ja) * | 2009-10-23 | 2011-05-06 | Elpida Memory Inc | 半導体装置 |
CN103563227B (zh) * | 2011-05-27 | 2017-06-09 | 罗姆股份有限公司 | 负载驱动装置及使用该负载驱动装置的电子设备 |
EP2713266B1 (en) * | 2012-09-26 | 2017-02-01 | Nxp B.V. | Driver circuit |
WO2017075568A1 (en) * | 2015-10-29 | 2017-05-04 | Witricity Corporation | Controllers for wireless power systems |
US10298010B2 (en) * | 2016-03-31 | 2019-05-21 | Qualcomm Incorporated | Electrostatic discharge (ESD) isolated input/output (I/O) circuits |
US10360485B2 (en) * | 2016-08-29 | 2019-07-23 | Integrated Device Technology, Inc. | Circuits and systems for low power magnetic secure transmission |
US11863181B2 (en) * | 2021-09-22 | 2024-01-02 | Nxp Usa, Inc. | Level-shifter |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07249973A (ja) * | 1994-03-14 | 1995-09-26 | Toshiba Corp | 電子機器 |
JPH08106345A (ja) * | 1994-10-05 | 1996-04-23 | Fujitsu Ltd | 異電圧素子間インタフェース装置 |
JP2001257579A (ja) * | 2000-03-14 | 2001-09-21 | Nec Corp | ドライバ回路 |
JP2004128590A (ja) * | 2002-09-30 | 2004-04-22 | Matsushita Electric Ind Co Ltd | レベルシフタ回路 |
JP2007259582A (ja) * | 2006-03-23 | 2007-10-04 | Fujitsu Ltd | 電源制御回路 |
JP2007306042A (ja) * | 2006-05-08 | 2007-11-22 | Sony Corp | レベル変換回路及びこれを用いた入出力装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6429716B1 (en) * | 1998-12-14 | 2002-08-06 | Ati International Srl | Pre-buffer voltage level shifting circuit and method |
EP1783909B1 (en) * | 2005-11-04 | 2008-05-07 | Infineon Technologies AG | Circuit arrangement with at least two semiconductor switches and a central overvoltage protection |
-
2009
- 2009-06-03 JP JP2009133941A patent/JP5363879B2/ja not_active Expired - Fee Related
-
2010
- 2010-05-03 US US12/662,770 patent/US7973585B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07249973A (ja) * | 1994-03-14 | 1995-09-26 | Toshiba Corp | 電子機器 |
JPH08106345A (ja) * | 1994-10-05 | 1996-04-23 | Fujitsu Ltd | 異電圧素子間インタフェース装置 |
JP2001257579A (ja) * | 2000-03-14 | 2001-09-21 | Nec Corp | ドライバ回路 |
JP2004128590A (ja) * | 2002-09-30 | 2004-04-22 | Matsushita Electric Ind Co Ltd | レベルシフタ回路 |
JP2007259582A (ja) * | 2006-03-23 | 2007-10-04 | Fujitsu Ltd | 電源制御回路 |
JP2007306042A (ja) * | 2006-05-08 | 2007-11-22 | Sony Corp | レベル変換回路及びこれを用いた入出力装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9130520B2 (en) | 2012-09-04 | 2015-09-08 | Renesas Electronics Corporation | Differential output circuit and semiconductor device |
US9423815B2 (en) | 2012-09-04 | 2016-08-23 | Renesas Electronics Corporation | Differential output circuit and semiconductor device |
JP2016152578A (ja) * | 2015-02-19 | 2016-08-22 | 株式会社メガチップス | Esd保護回路 |
JP2016054542A (ja) * | 2015-11-27 | 2016-04-14 | ルネサスエレクトロニクス株式会社 | 差動出力回路および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5363879B2 (ja) | 2013-12-11 |
US7973585B2 (en) | 2011-07-05 |
US20100308888A1 (en) | 2010-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5363879B2 (ja) | ドライバ回路 | |
US7295038B2 (en) | Digital circuits having current mirrors and reduced leakage current | |
TWI397257B (zh) | 降壓差動接收器 | |
US6819142B2 (en) | Circuit for transforming a differential mode signal into a single ended signal with reduced standby current consumption | |
JP5313771B2 (ja) | プリエンファシス機能を含む出力回路 | |
KR20140084399A (ko) | 디엠퍼시스 버퍼 회로 | |
US7973560B2 (en) | Level shifter | |
JP2004350273A (ja) | 電圧モード電流補助式プリエンファシスドライバ | |
JP4731333B2 (ja) | レベルシフト回路 | |
JP4097149B2 (ja) | 差動駆動回路およびそれを内蔵する電子機器 | |
JP4552652B2 (ja) | レベル変換回路 | |
TWI822013B (zh) | 包括位準移位器的半導體裝置以及減輕輸入訊號與輸出訊號之間的延遲的方法 | |
JP4630782B2 (ja) | レベルシフト回路 | |
CN110611497A (zh) | 比较器以及振荡电路 | |
US5767696A (en) | Tri-state devices having exclusive gate output control | |
KR100925034B1 (ko) | 비동기 디지털 신호레벨 변환회로 | |
US7868661B2 (en) | Line driving circuit of semiconductor device | |
JPWO2006087845A1 (ja) | レベルシフト回路及びこれを備えた半導体集積回路 | |
JP2012105135A (ja) | 差動出力回路 | |
KR20100133610A (ko) | 전압 레벨 시프터 | |
JP4602008B2 (ja) | Cmos出力バッファ回路 | |
JP2014230134A (ja) | 遅延調整回路 | |
JP4232317B2 (ja) | 差動増幅器 | |
KR100780769B1 (ko) | 듀얼 패스 레벨 시프터회로 | |
CN113179093A (zh) | 一种cmos结构栅极驱动器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5363879 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |