JP3303937B2 - 活線挿抜ユニット - Google Patents

活線挿抜ユニット

Info

Publication number
JP3303937B2
JP3303937B2 JP09877693A JP9877693A JP3303937B2 JP 3303937 B2 JP3303937 B2 JP 3303937B2 JP 09877693 A JP09877693 A JP 09877693A JP 9877693 A JP9877693 A JP 9877693A JP 3303937 B2 JP3303937 B2 JP 3303937B2
Authority
JP
Japan
Prior art keywords
power supply
terminal
pattern
electronic circuit
circuit package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09877693A
Other languages
English (en)
Other versions
JPH06291479A (ja
Inventor
幸春 吉岡
正治 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP09877693A priority Critical patent/JP3303937B2/ja
Publication of JPH06291479A publication Critical patent/JPH06291479A/ja
Application granted granted Critical
Publication of JP3303937B2 publication Critical patent/JP3303937B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子回路パッケージの
活線挿抜技術に関する。
【0002】
【従来の技術】図6は、従来の活線挿抜ユニットU2の
説明図であり、図6(1)は、その全体を示す斜視図で
あり、図6(2)は、電子回路パッケージ61をバック
ボード用コネクタ51に半差しした状態を示す図であ
る。なお、図6(1)においては、アースパターン4
1、プリチャージ電源パターン42、主電源パターン4
3、信号パターン44、バックボード用コネクタ51を
省略して示してある。
【0003】図6(1)に示すように、ユニット枠F2
の背面にバックボード40が固定され、ユニット枠F2
に複数の電子回路パッケージ61、62、63、…、6
nが格納され、バックボード40にはバックボード用コ
ネクタ51を初めとして複数のバックボード用コネクタ
が設けられ、これら複数のバックボード用コネクタに各
電子回路パッケージ61、62、63、…、6nが接続
されている。
【0004】ところで、各電子回路パッケージ61、6
2、63、…、6nの活線挿抜が可能であるようにする
ためには、バックボード用コネクタの端子が突入電流に
よって損傷することを防止する必要があり、このために
活線挿入時における突入電流を抑制するようにし、しか
も、各電子回路パッケージ61、62、63、…、6n
内のICが破壊することを防止するために、電子回路パ
ッケージ61、62、63、…、6n内のIC等に信号
が入力される前に電源をオン状態にする必要がある。
【0005】上記のように突入電流を抑制するために
は、電子回路パッケージ61に着目すると、バックボー
ド用コネクタ51のプリチャージ電源パターン用端子5
12と接続するプリチャージ用端子t612にコイル6
1Lの一方の端子を接続し、バックボード用コネクタ5
1の主電源パターン用端子513と接続する主電源用端
子t613にコイル61Lの他端を接続してある。この
ようにコイル61Lを設けることによって、電子回路パ
ッケージ61に搭載されノイズ除去等に使用されるバイ
パスコンデンサ61Cの充電開始時に発生する突入電流
を抑制することができる。なお、パワーの少ない電子回
路パッケージにあっては、コイル61Lの代わりに抵抗
を使用するものもある。
【0006】また、電子回路パッケージ61内のIC等
に信号が入力される前に電源をオン状態にするために
は、バックボード40の信号パターン44に接続されて
いる信号パターン用端子514と、電子回路パッケージ
61の信号パターン614に接続されている信号用端子
t614とが接続される前に、電子回路パッケージ61
内のICの電源をオン状態にする必要がある。具体的に
は、電子回路パッケージ61のプリチャージ用端子t6
12、主電源用端子t613は、それぞれ、長端子、短
端子で構成され、プリチャージ用端子t612が主電源
用端子t613よりも必ず早く、バックボード用コネク
タ51の端子に接続されるようになっている。なお、電
子回路パッケージ61のアース用端子t611、信号用
端子t614がそれぞれ長端子、短端子で構成されてい
る。これによって、電子回路パッケージ61の信号用端
子t614がバックボード用コネクタ51に接続される
前に、電子回路パッケージ61内のICがプリチャージ
電源パターン42を介して電源オンの状態になる。
【0007】
【発明が解決しようとする課題】ところで、電子回路パ
ッケージの高密度化が進み、電子回路パッケージにおけ
る消費電力が増加し、バイパスコンデンサの容量が増大
することに伴い、突入電流も増加する。この突入電流の
増加を抑えるためにコイル61Lを使用すると、コイル
61Lの外形が極めて大きくなるので、コイル61Lの
実装面積が増大し、電子回路パッケージの実装密度が低
下するという問題がある。
【0008】本発明は、電子回路パッケージにおける消
費電力が増加することによってバイパスコンデンサの容
量が増大した場合に、電子回路パッケージの実装密度を
低下させずに活線挿抜を行うことができる活線挿抜ユニ
ットを提供することを目的とするものである。
【0009】
【課題を解決するための手段】本発明は、バックボード
において主電源パターンとプリチャージ電源パターンと
が分離して設けられ、これらを接続するコイル等の突入
電流抑制部がバックボード等に設けられ、電子回路パッ
ケージにおけるアース用端子とプリチャージ用端子とが
主電源用端子と信号用端子とよりも長く設定され、プリ
チャージ用端子と電子回路パッケージの電源パターンと
の間にスイッチが設けられ、電子回路パッケージがバッ
クボードに半差しされた状態で、バックボードの主電源
パターンを経由せずに、突入電流抑制部、プリチャージ
電源パターン、スイッチを経由して、電子回路パッケー
ジのバイパスコンデンサに充電され、電子回路パッケー
ジがバックボードに完全に接続された状態で、スイッチ
がオフされ、バックボードの主電源パターンを経由して
電子回路パッケージのIC等に電源が供給され、信号経
路が初めて接続されるものである。
【0010】
【作用】本発明は、電子回路パッケージがバックボード
に半差しされた状態で、バックボードの主電源パターン
を経由せずに、コイル等の突入電流抑制部、プリチャー
ジ電源パターン、スイッチを経由して、電子回路パッケ
ージのバイパスコンデンサに充電され、電子回路パッケ
ージがバックボードに完全に接続された状態で、スイッ
チがオフされ、バックボードの主電源パターンを経由し
て電子回路パッケージのIC等に電源が供給され、信号
経路が初めて接続されるので、コイル等の突入電流抑制
部を共用でき、したがって、電子回路パッケージにおけ
る消費電力が増加することによってバイパスコンデンサ
の容量が増大しても、電子回路パッケージの実装密度を
低下させずに活線挿抜を行うことができる。
【0011】
【実施例】図1は、本発明の一実施例である活線挿抜ユ
ニットU1の説明図であり、図1(1)は上記実施例の
背面からみた斜視図であり、図1(2)は上記実施例に
おける電子回路パッケージ31とバックボード10との
関係を示し、電子回路パッケージ31をバックボード1
0に半差しした状態の説明図である。
【0012】活線挿抜ユニットU1は、複数の電子回路
パッケージ31、32、33、…、3nと、これら電子
回路パッケージ31、32、33、…、3nに給電する
ためのバックボード10と、ユニット枠F1と有する。
【0013】バックボード10には、アースパターン1
1と、プリチャージ電源パターン12と、主電源16と
接続される主電源パターン13と、信号パターン14
と、コイル15と、バックボード用コネクタ21とが設
けられている。
【0014】プリチャージ電源パターン12は主電源パ
ターン13と分離されており、コイル15は、主電源パ
ターンとプリチャージ電源パターンとを接続する突入電
流抑制部の一例である。
【0015】バックボード用コネクタ21には、アース
パターン11に接続されたアースパターン用端子211
と、プリチャージ電源パターン12に接続されたプリチ
ャージ電源パターン用端子t212と、主電源パターン
13に接続された主電源パターン用端子t213と、信
号パターン14に接続された信号パターン用端子t21
4とが設けられている。
【0016】なお、アースパターン11、プリチャージ
電源パターン12、主電源パターン13のそれぞれが設
けられている各パッケージは、図示しないコネクタによ
ってバックボード10に接続されている。
【0017】電子回路パッケージ31には、アースパタ
ーン311と、IC等の電源端子に接続される電源パタ
ーン313と、IC等の入出力端子に接続される信号パ
ターン314と、挿抜レバーL1と、スイッチ31S
と、ノイズ除去等に使用されるバイパスコンデンサ31
Cと、電子回路パッケージ用コネクタとが設けられてい
る。
【0018】挿抜レバーL1は、電子回路パッケージ3
1をバックボードコネクタ21から挿抜する動作に連動
するものであり、スイッチ31Sは、挿抜レバーL1と
連動するものであり、プリチャージ用端子t12と電源
パターン313とを接続するスイッチである。そして、
電子回路パッケージ31がバックボード10に完全に挿
入されているときには、電子回路パッケージ31のプリ
チャージ用端子t12と電源パターン313とをスイッ
チ31Sで分離することによって、複数の電子回路パッ
ケージ31、32、33、…、3nに対してコイル15
を共用できるようにしてある。
【0019】突起P1は、ユニット枠F1のバックボー
ド10とは逆の部分の位置であって、電子回路パッケー
ジ31がユニット枠F1に挿入される位置に対応して設
けられている突起であり、電子回路パッケージ31がユ
ニット枠F1に完全に挿入されたときに挿入レバーL1
を回動させ、この挿入レバーL1の回動に応じてスイッ
チ31Sがオフされるようになっている。
【0020】電子回路パッケージ用コネクタは、アース
用端子t11と、プリチャージ用端子t12と、電源パ
ターン313に接続された主電源用端子t13と、信号
用端子t14とを有するものであり、アース用端子t1
1が長端子、プリチャージ用端子t12が中端子、主電
源用端子t13と信号用端子t14とが短端子で構成さ
れている。
【0021】そして、主電源用端子t13が主電源パタ
ーン13に接続される前に、電子回路パッケージ31の
電源パターン313がスイッチ31Sとプリチャージ用
端子t12とを介してプリチャージ電源パターン12に
接続され、その後、主電源用端子t13が主電源パター
ン13に接続されたときに、挿抜レバーL1によってス
イッチ31Sがオフされ、信号用端子t14がバックボ
ード10の信号パターン14に接続されるようになって
いる。
【0022】電子回路パッケージ32、33、…、3n
の構成も、電子回路パッケージ31の構成と同様であ
る。
【0023】次に、上記実施例の動作について説明す
る。
【0024】まず、電子回路パッケージ31がユニット
枠F1に挿入されていない場合には、挿抜レバーL1が
突起P1に押されていないので、スイッチ31Sがオン
状態に維持される。
【0025】そして、電子回路パッケージ31をユニッ
ト枠F1に徐々に挿入し、図1(1)に示すように、電
子回路パッケージ31をバックボード10に半差し状態
にする。なお、本明細書において、「半差し状態」と
は、電子回路パッケージ用コネクタのアース用端子t1
1がアースパターン用端子211に接続され、プリチャ
ージ用端子t12がプリチャージ電源パターン用端子2
12に接続され、電子回路パッケージ用コネクタの主電
源用端子t13と信号用端子t14とがコネクタ21に
接続されていない状態のことである。この状態では、ス
イッチ31Sがオンであり、主電源16からの電流が、
突入電流抑制コイル15、プリチャージ電源パターン1
2、プリチャージ電源パターン用端子212、プリチャ
ージ用端子t12、スイッチ31S、電源パターン31
3を経由し、バイパスコンデンサ31Cに流れ込み、バ
イパスコンデンサ31Cが瞬間的に充電され、電子回路
パッケージ31内のIC等の動作を可能とする電圧にな
る。
【0026】また、バイパスコンデンサ31Cに流れる
突入電流はコイル15を必ず経由するので、このコイル
15によって突入電流が抑制される。なお、この場合、
電子回路パッケージ31の主電源用端子t13が、バッ
クボード用コネクタ21の主電源パターン用端子213
に接続されていないので、コイル15を経由せずにバイ
パスコンデンサ31Cを直接充電する経路が断たれ、コ
イル15によって突入電流が確実に抑制される。
【0027】図2は、上記のように電子回路パッケージ
31がバックボード10に半差し状態にされている状態
を示す等価回路図であり、電子回路パッケージ31以外
の電子回路パッケージ32、33、…、3nがバックボ
ード10に完全に接続されている場合を示してある。
【0028】この図2においては、破線で囲んだ部分が
電子回路パッケージであり、これらと主電源16以外の
部分はバックボード10である。なお、符号32C、3
3C、…、3nCはバイパスコンデンサ、符号32S、
33S、…、3nSはスイッチを示すものである。
【0029】次に、電子回路パッケージ31をバックボ
ード10に完全に挿入する。
【0030】図3は、上記実施例において、電子回路パ
ッケージ31をバックボード10に完全に接続した状態
の説明図である。
【0031】この場合、電子回路パッケージ用コネクタ
のアース用端子t11がアースパターン用端子211に
接続され、プリチャージ用端子t12がプリチャージ電
源パターン用端子212に接続され、しかも、電子回路
パッケージ用コネクタの主電源用端子t13が主電源パ
ターン用端子213に接続され、信号用端子t14が信
号パターン用端子214に接続されている。この状態で
は、突起P1によって挿抜レバーL1が回動され、この
回動に連動してスイッチ31Sがオフされているので、
突入電流抑制コイル15を経由してバイパスコンデンサ
31Cを充電する経路が断たれ、一方、主電源用端子t
13が主電源パターン用端子213に接続されているの
で、主電源パターン13、主電源パターン用端子21
3、主電源用端子t13を経由して、電源パターン31
3に主電源16が印加され、IC等の電源端子に主電源
16が印加される。この場合、バイパスコンデンサ31
Cへの充電が完了しているので、突入電流を抑制する必
要が無い。
【0032】図4は、上記実施例において、電子回路パ
ッケージ32、33、…、3nがバックボード10に完
全に接続された後、電子回路パッケージ31がバックボ
ード10に完全に接続された状態を示す等価回路図であ
り、図5は、上記実施例における印加電圧の変化を示す
図である。
【0033】上記動作の説明は、電子回路パッケージ3
1を例に取って行ったものであるが、電子回路パッケー
ジ32、33、…、3nのそれぞれについても、電子回
路パッケージ31における動作と同様であり、それぞれ
の場合についても、突入電流を抑制するためにコイル1
5が使用され、このように突入電流用抑制のためにコイ
ル15を1つのみ設ければ足りるので、従来のように電
子回路パッケージ毎にコイルを設ける場合よりも、電子
回路パッケージの実装密度を高くすることができ、電子
回路パッケージにおける消費電力が増加することによっ
てバイパスコンデンサの容量が増大した場合でも、電子
回路パッケージの実装密度を低下させずに活線挿抜を行
うことができる。
【0034】上記実施例において、電子回路パッケージ
31、32、33、…、3nの挿抜にコイル15が影響
されないよう、バックボード10上にコイル15が実装
されているが、この代わりに、電子回路パッケージ3
1、32、33、…、3nとは別の小型ボード(図示せ
ず)上にコイル15を実装するようにしてもよい。ま
た、上記実施例において、活線挿抜ユニットU1の外
に、主電源16が設けられているが、電子回路パッケー
ジ31〜3nと同様に、活線挿抜ユニットU1内に主電
源16を実装するようにしてもよい。さらに、突入電流
抑制コイル15を、主電源パターン13上に設置するよ
うにしてもよい。
【0035】また、上記実施例おいては、電子回路パッ
ケージ用コネクタにおいて、アース用端子t11が長端
子、プリチャージ用端子t12が中端子、主電源用端子
t13と信号用端子t14とが短端子で構成されてい
が、アース用端子t11を中端子、プリチャージ用端子
t12を長端子としてもよく、また、主電源用端子t1
3と信号用端子t14よりも長ければ、アース用端子t
11とプリチャージ用端子t12とを同じ長さにしても
よい。つまり、上記電子回路パッケージ用コネクタにお
いて、アース用端子t11とプリチャージ用端子t12
とが、主電源用端子t13と信号用端子t14とよりも
長く設定されていればよい。
【0036】
【発明の効果】本発明によれば、電子回路パッケージが
バックボードに半差しされた状態で、バックボードの主
電源パターンを経由せずに、コイル等の突入電流抑制
部、プリチャージ電源パターン、スイッチを経由して、
電子回路パッケージのバイパスコンデンサに充電され、
電子回路パッケージがバックボードに完全に接続された
状態で、スイッチがオフされ、バックボードの主電源パ
ターンを経由して電子回路パッケージのIC等に電源が
供給され、信号経路が初めて接続されので、コイル等の
突入電流抑制部を共用でき、したがって、電子回路パッ
ケージにおける消費電力が増加することによってバイパ
スコンデンサの容量が増大しても、電子回路パッケージ
の実装密度を低下させずに活線挿抜を行うことができる
という効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施例である活線挿抜ユニットU1
の説明図であり、図1(1)は上記実施例の背面からみ
た斜視図であり、図1(2)は上記実施例における電子
回路パッケージ31とバックボード10との関係を示
し、電子回路パッケージ31をバックボード10に半差
しした状態の説明図である。
【図2】上記実施例において、電子回路パッケージ31
がバックボード10に半差し状態にされている状態を示
す等価回路図であり、電子回路パッケージ31以外の電
子回路パッケージ32、33、…、3nがバックボード
10に完全に接続されている場合を示してある。
【図3】上記実施例において、電子回路パッケージ31
をバックボード10に完全に接続した状態の説明図であ
る。
【図4】上記実施例において、電子回路パッケージ3
2、33、…、3nがバックボード10に完全に接続さ
れた後、電子回路パッケージ31がバックボード10に
完全に接続された状態を示す等価回路図である。
【図5】上記実施例における印加電圧の変化を示す図で
ある。
【図6】従来の活線挿抜ユニットU2の説明図であり、
図6(1)は、その全体を示す斜視図であり、図6
(2)は、電子回路パッケージ61をバックボード用コ
ネクタ51に接続した状態を示す図である。
【符号の説明】
U1…活線挿抜ユニット、 F1…ユニット枠、 10…バックボード、 11…アースパターン、 12…プリチャージ電源パターン、 13…主電源パターン、 14…信号パターン、 15…突入電流抑制コイル、 16…主電源、 21…バックボード用コネクタ、 211…アースパターン用端子、 212…プリチャージ電源パターン用端子、 213…主電源パターン用端子、 214…信号パターン用端子、 31、32、33〜3n…電子回路パッケージ、 31C、32C、33C〜3nC…バイパスコンデン
サ、 31S、32S、33S〜3nS…スイッチ、 311…アースパターン、 313…電源パターン、 314…信号パターン、 t11…アース用端子、 t12…プリチャージ用端子、 t13…主電源用端子、 t14…信号用端子、 L1…挿抜レバー、 P1…突起。
フロントページの続き (56)参考文献 特開 平1−253995(JP,A) 特開 平4−304117(JP,A) 特開 平5−75282(JP,A) 特開 平6−151018(JP,A) 特許2738801(JP,B2) (58)調査した分野(Int.Cl.7,DB名) H05K 7/14

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数の電子回路パッケージとこれら電子
    回路パッケージに給電するためのバックボードとを有す
    る活線挿抜ユニットにおいて、 上記バックボードには、主電源と接続される主電源パタ
    ーンと、この主電源パターンと分離されたプリチャージ
    電源パターンと、アースパターンと、信号パターンと、
    上記主電源パターンと上記プリチャージ電源パターンと
    上記アースパターンと上記信号パターンとにそれぞれ接
    続された端子を有するバックボード用コネクタとが設け
    られ、 上記電子回路パッケージには、この電子回路パッケージ
    を上記バックボードから挿抜する動作に連動する挿抜レ
    バーと、電源パターンと、上記電源パターンに接続され
    た主電源用端子と上記プリチャージ電源パターンに接続
    されたプリチャージ用端子と上記アースパターンに接続
    されたアース用端子と上記信号パターンに接続された信
    号用端子とを有する電子回路パッケージ用コネクタと、
    上記挿抜レバーと連動し上記プリチャージ用端子と上記
    電源パターンとを接続するスイッチとが設けられ、上記
    アース用端子と上記プリチャージ用端子とが、上記主電
    源用端子と上記信号用端子とよりも長く設定され、 上記主電源パターンと上記プリチャージ電源パターンと
    を接続する突入電流抑制部が、上記電子回路パッケージ
    以外の部位または上記バックボード上に設けられ、 上記主電源用端子が上記主電源パターンに接続される前
    に、上記電子回路パッケージの上記電源パターンが上記
    スイッチと上記プリチャージ用端子と上記プリチャージ
    電源パターンとを介して上記主電源に接続され、上記主
    電源用端子が上記主電源パターンに接続されたときに、
    上記挿抜レバーによって上記スイッチがオフされ、上記
    信号用端子が上記バックボードの上記信号パターンに接
    続されるものであることを特徴とする活線挿抜ユニッ
    ト。
JP09877693A 1993-04-01 1993-04-01 活線挿抜ユニット Expired - Fee Related JP3303937B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09877693A JP3303937B2 (ja) 1993-04-01 1993-04-01 活線挿抜ユニット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09877693A JP3303937B2 (ja) 1993-04-01 1993-04-01 活線挿抜ユニット

Publications (2)

Publication Number Publication Date
JPH06291479A JPH06291479A (ja) 1994-10-18
JP3303937B2 true JP3303937B2 (ja) 2002-07-22

Family

ID=14228782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09877693A Expired - Fee Related JP3303937B2 (ja) 1993-04-01 1993-04-01 活線挿抜ユニット

Country Status (1)

Country Link
JP (1) JP3303937B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5257942B2 (ja) * 2009-05-20 2013-08-07 新電元工業株式会社 電子機器

Also Published As

Publication number Publication date
JPH06291479A (ja) 1994-10-18

Similar Documents

Publication Publication Date Title
KR920003814A (ko) 정전기 방전 잡음 억제 시스템 및 그 방법
JPH05289788A (ja) 通電中に接続可能な電気回路及びその接続方法
JP2682503B2 (ja) 活線挿抜システム
JP3303937B2 (ja) 活線挿抜ユニット
JP3119254B2 (ja) 突入電流防止回路
JP2910846B2 (ja) 活線挿抜回路
JP2000284873A (ja) メモリ回路基板
US6415346B1 (en) Pre-charging logic cards for hot insertion
JP2002169634A (ja) 活線挿抜装置
JP2000003630A (ja) スイッチ入力回路
JP3039161B2 (ja) 負荷の挿抜保護方式
JP2810089B2 (ja) 電子回路板の活線挿入方法
JP2884666B2 (ja) 活線挿抜方式
JP2598761Y2 (ja) 電子機器
CN216356465U (zh) 一种电源电路、光模块及电子设备
JPH0992401A (ja) プリチャージ機能を備えた電気接続器、電源装置およ び電子機器
JP2976786B2 (ja) 半導体集積回路
JPH05235705A (ja) Rsフリップフロップ回路
JPS6142085A (ja) Icカ−ド
US5333094A (en) Transient reduction circuit
CN115862696A (zh) 一种硬盘保护电路
JPH04244735A (ja) 電子回路パネルの電源回路
JPH08213083A (ja) 活線挿抜方式
JP2000105616A (ja) 電子機器保護回路
JPH04154203A (ja) ノイズフィルタ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees