JP2910846B2 - 活線挿抜回路 - Google Patents
活線挿抜回路Info
- Publication number
- JP2910846B2 JP2910846B2 JP20496897A JP20496897A JP2910846B2 JP 2910846 B2 JP2910846 B2 JP 2910846B2 JP 20496897 A JP20496897 A JP 20496897A JP 20496897 A JP20496897 A JP 20496897A JP 2910846 B2 JP2910846 B2 JP 2910846B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- terminal
- internal
- precharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、活線挿抜回路に関
し、特にバックボードに挿抜を行うパッケージの活線挿
抜回路に関する。
し、特にバックボードに挿抜を行うパッケージの活線挿
抜回路に関する。
【０００２】
【従来の技術】従来、この種の活線挿抜回路では、コイ
ル等のプリチャージ回路でバイパスコンデンサを充電し
た後、主電源を挿入し、プリチャージ回路を短絡する構
成をしている。例えば、特開平８−２１３７７６号公
報、特開平８−２１３０８３号公報、及び特開平６−２
９１４７９号公報には、バックボード上にコイルを実装
し、パッケージの挿入の際、アース、プリチャージ回路
が先に挿入され、バイパスコンデンサの充電後、主電源
が挿入される例が記載されている。
ル等のプリチャージ回路でバイパスコンデンサを充電し
た後、主電源を挿入し、プリチャージ回路を短絡する構
成をしている。例えば、特開平８−２１３７７６号公
報、特開平８−２１３０８３号公報、及び特開平６−２
９１４７９号公報には、バックボード上にコイルを実装
し、パッケージの挿入の際、アース、プリチャージ回路
が先に挿入され、バイパスコンデンサの充電後、主電源
が挿入される例が記載されている。
【０００３】
【発明が解決しようとする課題】上記の技術の第１の問
題点は、バックボードや周辺パッケージに電源変動を与
えるのは、プリチャージ回路の接続時のみではなく、主
電源が挿入される時にも、バックボードや周辺パッケー
ジへの電源変動を生じさせる要因になる、という点であ
る。
題点は、バックボードや周辺パッケージに電源変動を与
えるのは、プリチャージ回路の接続時のみではなく、主
電源が挿入される時にも、バックボードや周辺パッケー
ジへの電源変動を生じさせる要因になる、という点であ
る。
【０００４】その理由は、挿入時の過渡的な状態である
ところの、プリチャージ回路とアースのみが接続されて
いる時に、パッケージ内部では、パッケージの消費電力
に対応した、電源電流が流れているためである。この
時、プリチャージ回路には、プリチャージ回路の直流抵
抗分に対応した電圧降下が生じている。ここで、主電源
が挿入されると、プリチャージ回路の電圧を短絡するこ
とになり、最大でこのプリチャージ回路の電圧降下分の
電圧変動がバックボードおよび周辺パッケージで生じる
ことになる。これは、パッケージの消費電力が大きいほ
ど顕著に表れるものである。
ところの、プリチャージ回路とアースのみが接続されて
いる時に、パッケージ内部では、パッケージの消費電力
に対応した、電源電流が流れているためである。この
時、プリチャージ回路には、プリチャージ回路の直流抵
抗分に対応した電圧降下が生じている。ここで、主電源
が挿入されると、プリチャージ回路の電圧を短絡するこ
とになり、最大でこのプリチャージ回路の電圧降下分の
電圧変動がバックボードおよび周辺パッケージで生じる
ことになる。これは、パッケージの消費電力が大きいほ
ど顕著に表れるものである。
【０００５】第２の問題点は、コイルの選択の自由度が
少ないという点である。
少ないという点である。
【０００６】その理由は、大容量のバイパスコンデンサ
の突入電流を抑えようとすると、大きなインダクタンス
のコイルが必要になる。ところが、大きなインダクタン
スのコイルは概して巻き数が多く、コイルの直流抵抗が
大きくなる。また、プリチャージ回路の抵抗は、コイル
の直流抵抗だけでなく、プリント配線パターンの抵抗、
及びコネクタ抵抗の総和となり、大電源電流のプリチャ
ージ回路の抵抗が大きくなって、バックボード及び周辺
パッケージの電源変動を引き起こす要因を担っている。
の突入電流を抑えようとすると、大きなインダクタンス
のコイルが必要になる。ところが、大きなインダクタン
スのコイルは概して巻き数が多く、コイルの直流抵抗が
大きくなる。また、プリチャージ回路の抵抗は、コイル
の直流抵抗だけでなく、プリント配線パターンの抵抗、
及びコネクタ抵抗の総和となり、大電源電流のプリチャ
ージ回路の抵抗が大きくなって、バックボード及び周辺
パッケージの電源変動を引き起こす要因を担っている。
【０００７】それ故に、本発明の課題は、主電源が挿入
されるまでは、パッケージの回路の電源電流を小さく抑
えることで、主電源挿入時のバックボード及び周辺パッ
ケージの電源変動を抑えることにある。
されるまでは、パッケージの回路の電源電流を小さく抑
えることで、主電源挿入時のバックボード及び周辺パッ
ケージの電源変動を抑えることにある。
【０００８】
【課題を解決するための手段】請求項１記載の発明によ
れば、パッケージのコネクタの接合順序が３段階あっ
て、１番目にバイパスコンデンサへの突入電流を抑制す
るプリチャージ回路とアースが接合し、２番目にプリチ
ャージ回路を短絡するための主電源が接続し、３番目に
信号が挿入される活線挿抜回路において、３番目に前記
パッケージの内部回路を動作させるための制御信号を割
り当て、該制御信号が挿入されるまで、前記内部回路の
動作を無くし、前記プリチャージ回路が前記主電源によ
り短絡される時の前記プリチャージ回路へ流れる電源電
流を小さくし、この時のバックボード及び周辺パッケー
ジの電源変動を小さく抑えたことを特徴とする活線挿抜
回路が得られる。
れば、パッケージのコネクタの接合順序が３段階あっ
て、１番目にバイパスコンデンサへの突入電流を抑制す
るプリチャージ回路とアースが接合し、２番目にプリチ
ャージ回路を短絡するための主電源が接続し、３番目に
信号が挿入される活線挿抜回路において、３番目に前記
パッケージの内部回路を動作させるための制御信号を割
り当て、該制御信号が挿入されるまで、前記内部回路の
動作を無くし、前記プリチャージ回路が前記主電源によ
り短絡される時の前記プリチャージ回路へ流れる電源電
流を小さくし、この時のバックボード及び周辺パッケー
ジの電源変動を小さく抑えたことを特徴とする活線挿抜
回路が得られる。
【０００９】請求項２記載の発明によれば、バックボー
ドに挿抜を行うパッケージの活線挿抜回路であって、バ
イパスコンデンサと、該バイパスコンデンサへの突入電
流を抑制するプリチャージ回路と、該プリチャージ回路
を短絡すると共に前記バイパスコンデンサに接続された
主電源配線と、該主電源配線に接続された内部回路と、
前記バイパスコンデンサ、プリチャージ回路、主電源配
線、及び内部回路を接地するためのアース配線と、前記
プリチャージ回路に接続されたプリチャージ端子と、前
記アース配線に接続されたアース端子と、前記主電源配
線に接続された主電源端子と、前記内部回路に接続され
た制御信号端子とを含み、前記プリチャージ端子及び前
記アース端子が前記バックボードに接続された後に、前
記主電源端子が前記バックボードに接続され、前記主電
源端子が前記バックボードに接続された後に、前記制御
信号端子が前記バックボードに接続されるように成って
いる活線挿抜回路において、前記主電源配線、前記内部
回路、前記アース配線、及び前記制御信号端子に接続さ
れ、前記内部回路の動作を制御する内部制御回路が備え
られ、該内部制御回路は、前記制御信号端子が前記バッ
クボードに接続されるまでは前記内部回路の動作を停止
させ、前記制御信号端子が前記バックボードに接続され
ると前記内部回路の動作を開始させるように成っている
ことを特徴とする活線挿抜回路が得られる。
ドに挿抜を行うパッケージの活線挿抜回路であって、バ
イパスコンデンサと、該バイパスコンデンサへの突入電
流を抑制するプリチャージ回路と、該プリチャージ回路
を短絡すると共に前記バイパスコンデンサに接続された
主電源配線と、該主電源配線に接続された内部回路と、
前記バイパスコンデンサ、プリチャージ回路、主電源配
線、及び内部回路を接地するためのアース配線と、前記
プリチャージ回路に接続されたプリチャージ端子と、前
記アース配線に接続されたアース端子と、前記主電源配
線に接続された主電源端子と、前記内部回路に接続され
た制御信号端子とを含み、前記プリチャージ端子及び前
記アース端子が前記バックボードに接続された後に、前
記主電源端子が前記バックボードに接続され、前記主電
源端子が前記バックボードに接続された後に、前記制御
信号端子が前記バックボードに接続されるように成って
いる活線挿抜回路において、前記主電源配線、前記内部
回路、前記アース配線、及び前記制御信号端子に接続さ
れ、前記内部回路の動作を制御する内部制御回路が備え
られ、該内部制御回路は、前記制御信号端子が前記バッ
クボードに接続されるまでは前記内部回路の動作を停止
させ、前記制御信号端子が前記バックボードに接続され
ると前記内部回路の動作を開始させるように成っている
ことを特徴とする活線挿抜回路が得られる。
【００１０】請求項３記載の発明によれば、前記内部制
御回路が、電源監視回路を含むものであることを特徴と
する請求項２記載の活線挿抜回路が得られる。
御回路が、電源監視回路を含むものであることを特徴と
する請求項２記載の活線挿抜回路が得られる。
【００１１】請求項４記載の発明によれば、３ステート
バッファが備えられ、該３ステートバッファのイネーブ
ル端子が前記電源監視回路の出力に接続され、該３ステ
ートバッファの出力が前記内部回路のイネーブル端子に
接続されていることを特徴とする請求項３記載の活線挿
抜回路が得られる。
バッファが備えられ、該３ステートバッファのイネーブ
ル端子が前記電源監視回路の出力に接続され、該３ステ
ートバッファの出力が前記内部回路のイネーブル端子に
接続されていることを特徴とする請求項３記載の活線挿
抜回路が得られる。
【００１２】以上の活線挿抜回路においては、プリチャ
ージ回路及びアースのみが接続されている段階では、パ
ッケージの内部回路は停止しているので、プリチャージ
回路での電圧降下はほとんどなく、主電源によりプリチ
ャージ回路が短絡される時は、バックボード及び周辺パ
ッゲージの電源変動を引き起こすことはない。
ージ回路及びアースのみが接続されている段階では、パ
ッケージの内部回路は停止しているので、プリチャージ
回路での電圧降下はほとんどなく、主電源によりプリチ
ャージ回路が短絡される時は、バックボード及び周辺パ
ッゲージの電源変動を引き起こすことはない。
【００１３】
【発明の実施の形態】本発明の実施形態について、図面
を参照して説明する。図１は本発明の第１の実施の形態
の活線挿抜回路の構成を示すブロック図である。図中、
１１，１２，１３，１４は、バックボードにパッケージ
を接続するためにパッケージに備えられたコネクタのピ
ンで、１１，１２は長ピン、１３は中ピン、１４は短ピ
ンである。パッケージ挿入の際には、長ピン１１，１
２、中ピン１３、短ピン１４の順に挿入され、長ピン１
１は、プリチャージ回路２を通してバイパスコンデンサ
５に充電を行うプリチャージ端子として割り当てられ、
また、長ピン１２は、アース端子として割り当てられ、
中ピン１３は、プリチャージ回路２を短絡する主電源端
子として割り当てられている。プリチャージ回路２は、
コイル２１と、このコイル２１の逆起電力防止用ダイオ
ード２２とで構成されている。内部制御回路３は、制御
信号端子として割り当てられている短ピン１４が挿入さ
れるまでは、内部回路４に対して停止信号を出力し、制
御信号端子１４が挿入されると内部回路４が動作を開始
するように構成されている。
を参照して説明する。図１は本発明の第１の実施の形態
の活線挿抜回路の構成を示すブロック図である。図中、
１１，１２，１３，１４は、バックボードにパッケージ
を接続するためにパッケージに備えられたコネクタのピ
ンで、１１，１２は長ピン、１３は中ピン、１４は短ピ
ンである。パッケージ挿入の際には、長ピン１１，１
２、中ピン１３、短ピン１４の順に挿入され、長ピン１
１は、プリチャージ回路２を通してバイパスコンデンサ
５に充電を行うプリチャージ端子として割り当てられ、
また、長ピン１２は、アース端子として割り当てられ、
中ピン１３は、プリチャージ回路２を短絡する主電源端
子として割り当てられている。プリチャージ回路２は、
コイル２１と、このコイル２１の逆起電力防止用ダイオ
ード２２とで構成されている。内部制御回路３は、制御
信号端子として割り当てられている短ピン１４が挿入さ
れるまでは、内部回路４に対して停止信号を出力し、制
御信号端子１４が挿入されると内部回路４が動作を開始
するように構成されている。
【００１４】最初に、プリチャージ端子である長ピン１
１と、アース端子である長ピン１２が挿入され、バイパ
スコンデンサ５に充電が完了するまで突入電流が流れ
る。バックボード及び周辺パッケージの電源変動は、コ
イル２１のインダクタンスを変えることで適当に抑える
ことはできる。内部回路４は内部制御回路３により停止
しているためほとんど電源電流は流れず、プリチャージ
回路２の電圧降下も小さくなる。次に、主電源端子であ
る中ピン１３が挿入されると、最大でプリチャージ回路
２の電圧降下分の電源変動がバックボード及び周辺パッ
ケージで起こるが、プリチャージ回路２の電圧降下が小
さいため、電源変動も小さい。最後に、制御信号端子で
ある短ピン１４が接続されると内部回路４の動作が始ま
り挿入は完了する。
１と、アース端子である長ピン１２が挿入され、バイパ
スコンデンサ５に充電が完了するまで突入電流が流れ
る。バックボード及び周辺パッケージの電源変動は、コ
イル２１のインダクタンスを変えることで適当に抑える
ことはできる。内部回路４は内部制御回路３により停止
しているためほとんど電源電流は流れず、プリチャージ
回路２の電圧降下も小さくなる。次に、主電源端子であ
る中ピン１３が挿入されると、最大でプリチャージ回路
２の電圧降下分の電源変動がバックボード及び周辺パッ
ケージで起こるが、プリチャージ回路２の電圧降下が小
さいため、電源変動も小さい。最後に、制御信号端子で
ある短ピン１４が接続されると内部回路４の動作が始ま
り挿入は完了する。
【００１５】次に本発明の第２の実施の形態について図
面を参照して詳細に説明する。図２は本発明の第２の実
施形態を示すブロック図である。まず、プリチャージ端
子である長ピン１１がバックボードの電源層６に、アー
ス端子である長ピン１２がバックボードのアース層７
に、それぞれ接続される。プリチャージ用コイル２１は
適当なインダクタンスがあり、突入電流、電源変動を十
分抑えるものとする。この時、内部制御回路３内では、
電源監視回路３１により、内部回路４を停止状態にして
いる。次に、主電源端子である中ピン１３が挿入される
が、通常、プリチャージ回路２の電圧降下分の電源変動
がバックボードで起こるが、内部制御回路３により電源
電流を十分抑えているため電源変動は小さい。最後に、
制御信号端子である短ピン１４が挿入され、内部回路４
の動作が開始される。
面を参照して詳細に説明する。図２は本発明の第２の実
施形態を示すブロック図である。まず、プリチャージ端
子である長ピン１１がバックボードの電源層６に、アー
ス端子である長ピン１２がバックボードのアース層７
に、それぞれ接続される。プリチャージ用コイル２１は
適当なインダクタンスがあり、突入電流、電源変動を十
分抑えるものとする。この時、内部制御回路３内では、
電源監視回路３１により、内部回路４を停止状態にして
いる。次に、主電源端子である中ピン１３が挿入される
が、通常、プリチャージ回路２の電圧降下分の電源変動
がバックボードで起こるが、内部制御回路３により電源
電流を十分抑えているため電源変動は小さい。最後に、
制御信号端子である短ピン１４が挿入され、内部回路４
の動作が開始される。
【００１６】ここで、本実施形態における内部制御回路
３について説明する。制御信号端子である短ピン１４に
電圧監視回路３１の入力を接続し、併せて抵抗３２を介
してアースに接続している。電圧監視回路３１の出力
は、３ステートバッファ３３のイネーブル端子に接続し
ている。３ステートバッファ３３の出力は、内部回路４
のイネーブル端子へ接続し、併せて抵抗３４を介して電
源へ接続している。電源監視回路３１は、入力が監視電
圧を越えるとローレベルを出力し、それまでは電源電位
を出力する構成になっている。このような電源監視回路
３１は市販の回路で十分実現できる。また、ここで使用
する３ステートバッファ３３は、電源電圧の過渡時にも
高インピーダンスを保つものを使用する。近年、内部回
路４を構成する素子としてＣＭＯＳで構成された集積回
路が多く使用されている。ＣＭＯＳの特性としてディセ
ーブル状態では電源電流はほとんど流れないので、本発
明には有効である。制御信号端子である短ピン１４は挿
入前、ローレベルで、内部回路４は停止状態にある。こ
の制御信号端子である短ピン１４が接続されると、３ス
テートバッファ３３の出力がハイインピーダンスからロ
ーレベルへと変化し、内部回路４を動作させる。
３について説明する。制御信号端子である短ピン１４に
電圧監視回路３１の入力を接続し、併せて抵抗３２を介
してアースに接続している。電圧監視回路３１の出力
は、３ステートバッファ３３のイネーブル端子に接続し
ている。３ステートバッファ３３の出力は、内部回路４
のイネーブル端子へ接続し、併せて抵抗３４を介して電
源へ接続している。電源監視回路３１は、入力が監視電
圧を越えるとローレベルを出力し、それまでは電源電位
を出力する構成になっている。このような電源監視回路
３１は市販の回路で十分実現できる。また、ここで使用
する３ステートバッファ３３は、電源電圧の過渡時にも
高インピーダンスを保つものを使用する。近年、内部回
路４を構成する素子としてＣＭＯＳで構成された集積回
路が多く使用されている。ＣＭＯＳの特性としてディセ
ーブル状態では電源電流はほとんど流れないので、本発
明には有効である。制御信号端子である短ピン１４は挿
入前、ローレベルで、内部回路４は停止状態にある。こ
の制御信号端子である短ピン１４が接続されると、３ス
テートバッファ３３の出力がハイインピーダンスからロ
ーレベルへと変化し、内部回路４を動作させる。
【００１７】本実施形態は、電源監視回路３１と組み合
わせた場合であるが、電源監視を行わないのであれば制
御信号を直接内部回路４のイネーブル端子に接続して内
部回路４の動作を制御する事も可能である。
わせた場合であるが、電源監視を行わないのであれば制
御信号を直接内部回路４のイネーブル端子に接続して内
部回路４の動作を制御する事も可能である。
【００１８】
【発明の効果】本発明の第１の効果は、活線挿抜の主電
源接続時のバックボード及び周辺パッケージの電源変動
を小さく抑えることができる、ということである。
源接続時のバックボード及び周辺パッケージの電源変動
を小さく抑えることができる、ということである。
【００１９】その理由は、３番目に接続される制御信号
端子が接続されるまで、パッケージの内部回路の動作を
停止させて、プリチャージ回路での電圧降下を小さくし
ているためである。
端子が接続されるまで、パッケージの内部回路の動作を
停止させて、プリチャージ回路での電圧降下を小さくし
ているためである。
【００２０】本発明の第２の効果は、プリチャージ回路
の設計が容易になる、ということである。
の設計が容易になる、ということである。
【００２１】その理由は、プリチャージ回路の抵抗分を
大きくすることができるからである。主電源接続時のバ
ックボード及び周辺パッケージの電圧変動を小さくする
ためには、プリチャージ回路での電圧降下を小さくする
必要が有り、この電圧降下を小さくするためには、プリ
チャージ回路を流れる電流を小さくするか、或いは、プ
リチャージ回路の抵抗分を小さくする、ということが考
えられる。しかし、プリチャージ回路の抵抗を小さくす
るには、コイルの巻き数を少なくすればよいが、インダ
クタンスが小さくなり、プリチャージ回路による突入電
流の抑制ができなくなりかねない。そこで、パッケージ
の内部回路の動作を停止させることにより、プリチャー
ジ回路の抵抗分を大きくすることでき、適当なコイルを
選択することができる。
大きくすることができるからである。主電源接続時のバ
ックボード及び周辺パッケージの電圧変動を小さくする
ためには、プリチャージ回路での電圧降下を小さくする
必要が有り、この電圧降下を小さくするためには、プリ
チャージ回路を流れる電流を小さくするか、或いは、プ
リチャージ回路の抵抗分を小さくする、ということが考
えられる。しかし、プリチャージ回路の抵抗を小さくす
るには、コイルの巻き数を少なくすればよいが、インダ
クタンスが小さくなり、プリチャージ回路による突入電
流の抑制ができなくなりかねない。そこで、パッケージ
の内部回路の動作を停止させることにより、プリチャー
ジ回路の抵抗分を大きくすることでき、適当なコイルを
選択することができる。
【図１】本発明による活線挿抜回路のブロック図であ
る。
る。
【図２】本発明による活線挿抜回路の一実施例を示すブ
ロック図である。
ロック図である。
２ プリチャージ回路 ３ 内部制御回路 ４ 内部回路 ５ バイパスコンデンサ １１ 長ピン（プリチャージ端子） １２ 長ピン（アース端子） １３ 中ピン（主電源端子） １４ 短ピン（制御信号端子） ２１ コイル ２２ 逆起電力防止用ダイオード ３１ 電源監視回路 ３２ 抵抗 ３３ ３ステートバッファ ３４ 抵抗
Claims (4)
- 【請求項１】 パッケージのコネクタの接合順序が３段
階あって、１番目にバイパスコンデンサへの突入電流を
抑制するプリチャージ回路とアースが接合し、２番目に
プリチャージ回路を短絡するための主電源が接続し、３
番目に信号が挿入される活線挿抜回路において、３番目
に前記パッケージの内部回路を動作させるための制御信
号を割り当て、該制御信号が挿入されるまで、前記内部
回路の動作を無くし、前記プリチャージ回路が前記主電
源により短絡される時の前記プリチャージ回路へ流れる
電源電流を小さくし、この時のバックボード及び周辺パ
ッケージの電源変動を小さく抑えたことを特徴とする活
線挿抜回路。 - 【請求項２】 バックボードに挿抜を行うパッケージの
活線挿抜回路であって、バイパスコンデンサと、該バイ
パスコンデンサへの突入電流を抑制するプリチャージ回
路と、該プリチャージ回路を短絡すると共に前記バイパ
スコンデンサに接続された主電源配線と、該主電源配線
に接続された内部回路と、前記バイパスコンデンサ、プ
リチャージ回路、主電源配線、及び内部回路を接地する
ためのアース配線と、前記プリチャージ回路に接続され
たプリチャージ端子と、前記アース配線に接続されたア
ース端子と、前記主電源配線に接続された主電源端子
と、前記内部回路に接続された制御信号端子とを含み、
前記プリチャージ端子及び前記アース端子が前記バック
ボードに接続された後に、前記主電源端子が前記バック
ボードに接続され、前記主電源端子が前記バックボード
に接続された後に、前記制御信号端子が前記バックボー
ドに接続されるように成っている活線挿抜回路におい
て、前記主電源配線、前記内部回路、前記アース配線、
及び前記制御信号端子に接続され、前記内部回路の動作
を制御する内部制御回路が備えられ、該内部制御回路
は、前記制御信号端子が前記バックボードに接続される
までは前記内部回路の動作を停止させ、前記制御信号端
子が前記バックボードに接続されると前記内部回路の動
作を開始させるように成っていることを特徴とする活線
挿抜回路。 - 【請求項３】 前記内部制御回路が、電源監視回路を含
むものであることを特徴とする請求項２記載の活線挿抜
回路。 - 【請求項４】 ３ステートバッファが備えられ、該３ス
テートバッファのイネーブル端子が前記電源監視回路の
出力に接続され、該３ステートバッファの出力が前記内
部回路のイネーブル端子に接続されていることを特徴と
する請求項３記載の活線挿抜回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20496897A JP2910846B2 (ja) | 1997-07-30 | 1997-07-30 | 活線挿抜回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20496897A JP2910846B2 (ja) | 1997-07-30 | 1997-07-30 | 活線挿抜回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154967A JPH1154967A (ja) | 1999-02-26 |
| JP2910846B2 true JP2910846B2 (ja) | 1999-06-23 |
Family
ID=16499287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20496897A Expired - Fee Related JP2910846B2 (ja) | 1997-07-30 | 1997-07-30 | 活線挿抜回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2910846B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4219610B2 (ja) | 2002-04-23 | 2009-02-04 | 株式会社日立製作所 | ディスクサブシステム装置 |
| JP4665662B2 (ja) * | 2005-08-22 | 2011-04-06 | 富士ゼロックス株式会社 | 画像形成装置 |
-
1997
- 1997-07-30 JP JP20496897A patent/JP2910846B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1154967A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3272535B2 (ja) | 電源供給回路 | |
| US20040228152A1 (en) | Soft start precharge circuit for DC power supply | |
| JP2910846B2 (ja) | 活線挿抜回路 | |
| JPH11177369A (ja) | ノイズフィルタ | |
| JP2830786B2 (ja) | 活線挿抜回路 | |
| EP0767537A2 (en) | Power MOSFET including internal power supply circuitry | |
| JP3119254B2 (ja) | 突入電流防止回路 | |
| JP2002169634A (ja) | 活線挿抜装置 | |
| US7576520B2 (en) | Power generation control device for vehicle generator | |
| JP3303937B2 (ja) | 活線挿抜ユニット | |
| CN218172387U (zh) | 电动助力转向控制电路及车辆 | |
| JP2752774B2 (ja) | 活線挿抜パッケージ | |
| JPH07143736A (ja) | 容量性負荷の突入電流抑制回路 | |
| JP3316088B2 (ja) | インタフェース回路 | |
| JPS6176027A (ja) | 突入電流防止回路 | |
| JPH0984265A (ja) | 活線挿抜回路 | |
| JPH09149551A (ja) | 突入電流防止回路 | |
| JPS6139823A (ja) | 突入電流防止回路 | |
| JP2557773B2 (ja) | 極性反転時におけるノイズの除去回路 | |
| JPH02238699A (ja) | 電子回路板の活線挿入方法 | |
| JPH08317556A (ja) | 突入電流防止回路 | |
| JPH04354114A (ja) | 有極性コンデンサ回路 | |
| JPH10232729A (ja) | 活線挿抜回路装置 | |
| JP3417858B2 (ja) | カレントリミッタ機能付き電源装置 | |
| JP2004201371A (ja) | 突入電流防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990310 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |