JP3272535B2 - 電源供給回路 - Google Patents
電源供給回路Info
- Publication number
- JP3272535B2 JP3272535B2 JP07831294A JP7831294A JP3272535B2 JP 3272535 B2 JP3272535 B2 JP 3272535B2 JP 07831294 A JP07831294 A JP 07831294A JP 7831294 A JP7831294 A JP 7831294A JP 3272535 B2 JP3272535 B2 JP 3272535B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- load
- fet
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
- Power Sources (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
負荷回路に対し、それぞれ、別々の電源ラインを介して
電源供給を行う電源供給回路において、前記負荷回路で
短絡障害等が発生し、負荷回路に過電流が流れた場合、
他の負荷回路へ電圧変動等の影響を与えることなく、電
源ラインの遮断ができるようにした電源供給回路に関す
る。
化、低コスト化、高効率化、高信頼化に伴い、1台、若
しくは複数台の電源回路と、複数の負荷回路で構成され
た電源供給回路が必要になってきている。
回路で短絡等の障害が発生すると、他の負荷回路に影響
を及ぼす。このため、ヒューズやコンデンサ等による保
護回路が使用されていた。
も、遮断に時間がかかる、電源ラインに電圧変動が発生
する、保守に手間がかかる等の問題があった。そこで、
前記の問題点を解消し、高速、かつ確実な障害時の保護
ができる技術の開発が要望されていた。
あり、図22〜図26中、3は電源回路、4、4−1〜
4−nは負荷回路、6は三相モータ、7はモータ制御回
路、8は電流検出回路、10は二端子モータ、11は活
電挿抜用のコネクタ、C、C2はコンデンサ、Fはヒュ
ーズ、Q1〜Q10はトランジスタ、P1〜P4はコネ
クタピン、R1、R3、R4は電流検出用抵抗、R2は
電流制限用抵抗、Ptはプリント基板を示す。
4参照 図22は従来例1の装置ブロック図、図23は従来例1
の負荷回路例1、図24は従来例1の負荷回路例2であ
る。
源回路3から、複数の負荷回路4−1〜4−nに対し、
それぞれ、別々の電源ラインを介して電源供給を行う電
源供給回路が知られていた。このような電源供給回路で
は、1つの負荷回路で短絡等の障害が発生すると、電源
供給ラインに過電流が流れて、他の負荷回路に影響を与
える。
への電源ラインには、それぞれヒューズFを接続して前
記過電流の遮断を行うと共に、その際の電圧変動を抑制
するために、前記電源供給回路の共通部分の電源ライン
間(+VとGND間)には、コンデンサC(大容量のコ
ンデンサ)が接続してある。
示したような三相モータ駆動回路がある。この三相モー
タ駆動回路には、三相モータ6を駆動するトランジスタ
Q1〜Q6と、前記トランジスタQ1〜Q6を駆動制御
するモータ制御回路7と、前記トランジスタに流れるモ
ータ電流を検出するための電流検出用抵抗R1と、前記
電流検出用抵抗R1で発生した電圧を基に、モータ電流
を検出する電流検出回路8等が設けてある。
ライン(+V、及びGND)から、ヒューズFを介して
電源を供給される。そして、前記モータ制御回路7の制
御により、各トランジスタQ1〜Q6を所定の順序でオ
ン/オフ制御することにより、三相モータ6を回転駆動
する。
をオン/オフ制御して三相モータ6に電流を流すと、モ
ータ電流が電流検出用抵抗R1に流れ、その両端にモー
タ電流に比例した電圧を発生する。
た電圧を、電流検出回路8に取り込んで、前記検出した
電圧から、モータ電流を検出し、モータ制御回路7へフ
ィードバックする。モータ制御回路7では、電流検出回
路8を介してフィードバックされたモータ電流の検出信
号を基に、三相モータ6を定速度で回転させる制御を行
う。
24に示したような二端子モータ駆動回路がある。この
二端子モータ駆動回路には、二端子モータ10を駆動す
るトランジスタQ7〜Q10と、前記トランジスタQ7
〜Q10を駆動制御するモータ制御回路7と、前記トラ
ンジスタに流れるモータ電流を検出するための電流検出
用抵抗R3、R4と、前記電流検出用抵抗R3、R4で
発生した電圧を基に、モータ電流を検出する電流検出回
路8等が設けてある。
電源供給ライン(+V、及びGND)から、ヒューズF
を介して電源を供給される。そして、前記モータ制御回
路7の制御により、各トランジスタQ7〜Q10を所定
の順序でオン/オフ制御することにより、二端子モータ
10を回転駆動する。
0をオン/オフ制御して二端子モータ10に電流を流す
と、モータ電流が電流検出用抵抗R3、R4に流れ、そ
の両端にモータ電流に比例した電圧を発生する。
発生した電圧を、電流検出回路8に取り込んで、前記検
出した電圧から、モータ電流を検出し、モータ制御回路
7へフィードバックする。前記モータ制御回路7では、
電流検出回路8を介してフィードバックされたモータ電
流の検出信号を基に、二端子モータ10を定速度で回転
させる制御を行う。
端子モータ10を回転駆動するが、その際、前記各部の
いずれかの部分(例えば、トランジスタ)で短絡障害が
発生すると、電源ラインに過電流が流れることがある。
この時、ヒューズFにより、電源ラインを遮断して、負
荷回路へ流入する電流を遮断する。
の遮断を行う際に発生する電源ラインの電圧変動は、コ
ンデンサCで吸収し、他の負荷回路への影響を少なくし
ている。
6参照 図25は従来例2の装置ブロック図である。また、図2
6は、従来例2の負荷回路例であり、A図は回路図、B
図は動作時のタイムチャートである。
路の例である。図25に示したように、電源供給回路に
は、電源回路3と、複数の負荷回路4−1、4−2・・
・4−nが設けてあり、電源回路3から、電源ラインを
介して各負荷回路に電源を供給している。
は、それぞれ活電挿抜用の特別なコネクタ11が接続し
てあり、各負荷回路単位で活電挿抜ができるように構成
されている。
負荷回路は、プリント基板Pt上に搭載された回路であ
り、該プリント基板Ptの一端には、前記コネクタ11
が設けてあり、このコネクタ11を介して、負荷回路に
電源が供給されるようになっている。
荷回路4、コンデンサC2、ヒューズF、電流制限用抵
抗R2等が設けてある。そして、負荷回路4の過電流を
ヒューズFで遮断するように構成されている。
クタピンP1、P2、P3、P4(雄雌1組になったピ
ン)が設けてあり、コネクタピンP1、P2が電源の+
V側のピン、コネクタピンP3が信号ラインSのピン、
コネクタピンP4がGND側のピンとなっている。
り付け部からの長さが、雄側は全て等しい長さである
が、雌側(負荷回路側)は各ピンの長さが異なってい
る。この場合、雌側の各コネクタピンは、ピンの取り付
け部からの長さが次のように異なっている。すなわち、
P1、P4が同じ長さのピンであり、P2、P3が少し
ずつ短くなっている。そして、ピンの長さは、P1=P
4>P2>P3の関係になっている。
結合(雄雌コネクタピンの結合)する場合は、先ず最初
にP1とP4が接続し、続いてP2、P3の順で接続す
る。また、コネクタ11を抜く(雄雌コネクタピンの結
合を解除する)時は、前記の逆の順序となる。
時は、先ず、P1、P4が接続し、+V側電源ライン→
P1→電流制限用抵抗R2→ヒューズF→コンデンサC
2→P4→GND側電源ラインの順に電流が流れ、コン
デンサC2を、R2×C2の時定数を持って徐々に充電
する。これにより、コネクタ結合時の突入電流を抑制す
る。
て、コンデンサC2の電圧が上昇して、或る電圧に達し
た時点で、P2が接続されると、電流制限用抵抗R2を
短絡するので、コンデンサC2の電圧は規定値まで上昇
し、負荷回路4に十分な動作電圧が供給される。
に信号ラインが接続され、外部からの制御信号等が供給
される。この状態で負荷回路4は通常動作を開始する。
また、コネクタ11を抜く時は、先ず、P3が抜かれ
て、信号の供給が停止する。その後、P2が抜かれる
と、電流制限用抵抗R2を介して、制限された電流が流
れる。続いて、P1、P4が抜かれると、全ての電源が
遮断される。
t1でP1、P4が接続されると、で示したように、
コンデンサC2に電流制限用抵抗R2を介して充電電流
が流れ、コンデンサC2を充電する。
れると、コンデンサC2の電圧が規定の電圧に達し、負
荷回路4に十分な動作電圧を供給する。その後、タイミ
ングt3でP3が接続されると、負荷回路4に外部から
の信号が入力し、該負荷回路4は通常動作を開始する。
のにおいては、次のような課題があった。 (1) :負荷回路の短絡等により過電流が流れた場合、ヒ
ューズにより各負荷回路の電源ラインを遮断している。
しかし、ヒューズによる遮断動作(溶断)は時間がかか
り、他の負荷回路に電圧降下や、電圧変動等の影響を与
える。
ンサを設けて、他の負荷回路への影響を防止している。
しかし、大容量のコンデンサは高価なものであり、装置
のコストアップの原因となる。
信頼性が低下するだけでなく、定期的にオーバーホール
(定期的な交換等を含む)をする必要があり、保守に手
間がかかる。
合、ヒューズを溶断させることにより、他の負荷回路に
電圧変動等の影響を与えないような回路構成としてい
た。しかし、ヒューズが溶断するまでの間、電源電圧を
規格内に保つための工夫が必要である。
ンデンサを実装したり、電源容量を大きくすることで対
応していた。従って、コスト、信頼性、設計条件の制約
等の面で問題が多かった。
抜を行う装置においては、電流制限用抵抗を実装する必
要があり、負荷回路の設計上の制約が大きい欠点があ
る。また、電流制限用抵抗のロスによる効率の低下、該
抵抗での発熱による信頼性の低下等の欠点がある。
し、ヒューズを使用することなく、負荷回路の短絡障害
等による過電流を高速遮断して、負荷回路の保護を行う
と共に、過電流遮断時に他の負荷回路に対して、電圧変
動等の影響を与えないようにすることを目的としてい
る。
子を使用して電源ラインの投入/遮断特性を改善するこ
とにより、コンデンサの小型化、装置の低コスト化、高
効率化、高信頼化を実現することを目的とする。
クタを使用することなく、活電挿抜ができるようにする
ことを目的としている。
成するため、次のように構成した。 (1) :電源回路から、複数の負荷回路に対し、それぞ
れ、別々の電源ラインを介して電源供給を行う電源供給
回路において、前記各負荷回路への電源供給を行う電源
ラインに、外部からの制御信号に応じてオン/オフする
ことにより、電源の投入/遮断が可能な遮断素子と、負
荷回路の過電流を検出するための過電流検出用抵抗を接
続し、前記過電流検出用抵抗からの検出信号を基に、負
荷回路の過電流を検出した際、遮断素子をオフにして、
過電流を検出した負荷回路の電源ライン遮断制御を行う
短絡保護制御部を設けると共に、前記遮断素子をオンに
して、負荷回路への電源投入制御を行う際、前記遮断素
子に対し、短時間のオン/オフを繰り返しながら負荷回
路の電圧を上昇させる制御を行う制御手段を備えている
ことを特徴とする。
更に、負荷回路の電圧を監視する電圧監視回路を備え、
前記電圧監視回路からの電圧検出信号に基づき、負荷回
路の電圧が規定値以上になったことを確認してから、前
記遮断素子をオンにして、電源の投入制御を行う制御手
段を備えていることを特徴とする。
対し、それぞれ、別々の電源ラインを介して電源供給を
行う電源供給回路において、前記各負荷回路への電源供
給を行う電源ラインに、外部からの制御信号に応じてオ
ン/オフすることにより、電源の投入/遮断が可能な遮
断素子と、負荷回路の過電流を検出するための過電流検
出用抵抗を接続し、前記過電流検出用抵抗からの検出信
号を基に、負荷回路の過電流を検出した際、遮断素子を
オフにして、過電流を検出した負荷回路の電源ライン遮
断制御を行う短絡保護制御部を設け、更に、負荷回路の
制御を行う制御回路を備え、前記制御回路を、負荷回路
と同一電源ラインに接続し、前記遮断素子と並列に、電
流制限用抵抗を接続すると共に、 前記制御回路として、
遮断素子がオフの場合、電流制限用抵抗を介して流れる
電流で動作が保証される小電力駆動可能な制御回路を使
用したことを特徴とする。
22〜図26と同じものは、同一符号で示してある。ま
た、20は遮断回路、20Aは遮断素子、28Aは制御
回路、29は電圧監視回路、21は短絡保護制御部、R
dは過電流検出用抵抗を示す。以下、前記構成に基づく
本発明の作用を、図1に基づいて説明する。電源ライン
の電圧が立ち上がると、遮断回路20の電流制限用抵抗
R6を介して負荷回路に電流が流れ、負荷回路の電圧が
徐々に立ち上がる。その後、制御回路28A、及び電圧
監視回路29からの制御信号により、短絡保護制御部2
1では、遮断素子20Aをオンにする。
素子20Aにより電流制限用抵抗R6をバイパスして、
負荷回路に電流が流れる。このため、負荷回路の電圧は
規定の電圧まで上昇し、該負荷回路では、通常動作を開
始する。
生し、過電流検出用抵抗Rdに過電流が流れると、短絡
保護制御部21では、遮断素子20Aをオフにして、電
源ラインを遮断し、負荷回路への電源供給を停止する。
等が発生した場合、電源ラインに接続された遮断回路2
0の遮断素子20Aをオフにして、負荷回路への電源供
給を停止する。
従来のようなヒューズの遮断動作に比べて、高速動作が
できる。従って、電源容量の適正化を可能とし、かつ、
電圧変動を防止するためのコンデンサを削除することが
できる。また、電源ラインの遮断時に、電圧降下や電圧
変動による他の負荷回路への影響を少なくすることがで
きる。
する。なお、以下に説明する実施例は、磁気ディスクサ
ブシステム、或いは、磁気ディスク装置に適用した実施
例である。
であり、図2〜図21中、図1、図22〜図26と同じ
ものは、同一符号で示してある。また、23はスピンド
ルモータ、24はコンパレータ、25は短絡保護制御回
路、26はドライバ(DV)、28はMPU(マイクロ
プロセッサ)、29は電圧監視回路、31はフリップフ
ロップ回路(FF)、32はAND回路、33、37、
38はOR回路、34はボイスコイルモータ(以下「V
CM」と記す)、41は電圧監視用IC(集積回路)、
42はスピンドルモータ駆動回路、43はVCM駆動回
路、44はコネクタを示す。
通りである。 *F-SET:FFセット信号、*F-RESET:FFリセット信
号、*H-FET-OFF:FETオフ信号、FET-ON:FETオン
信号、*PWRST:パワーリセット信号、*OVCRT:過電流検
出信号。
の実施例1を示した図である。以下、図2〜図5に基づ
いて、実施例1を説明する。
照 図2は実施例1の装置ブロック図である。実施例1の装
置には、電源回路3と、複数の負荷回路4−1〜4−n
が設けてあり、各負荷回路4−1〜4−nは、それぞれ
電源ラインを介して電源回路3に対し、並列接続されて
いる。
インには、負荷回路の過電流を検出するための過電流検
出用抵抗Rdと、過電流を検出した場合に、該当する負
荷回路の電源ラインを遮断する遮断回路20が設けてあ
る。
過電流検出信号を基に、前記遮断回路20の遮断制御を
行うための短絡保護制御部21が設けてあり、この短絡
保護制御部21で負荷回路の過電流を検出した場合に、
遮断回路20へ制御信号を送り、電源ラインを遮断する
ように構成されている。
回路と、遮断回路20と、過電流検出用抵抗Rdと、短
絡保護制御部21とを1組とした回路が、複数設けてあ
り、各負荷回路での短絡障害発生時の回路保護等を行う
ように構成されている。
ば、磁気ディスク装置全体であっても良いし、磁気ディ
スク装置の各回路(スピンドルモータ駆動回路、VCM
駆動回路等)であっても良い。また、前記遮断回路20
は、従来のようなヒューズを使用したものではなく、F
ET(電界効果型トランジスタ)等の半導体素子からな
る高速応答遮断素子を使用する。
は、遮断回路20は電源ラインを閉路していて、各負荷
回路に電源回路3から電源が供給されている。そして、
負荷回路で短絡障害等が発生し、電源ラインに過電流が
流れると、過電流検出用抵抗Rdには、前記過電流に比
例した電圧が発生する。
用抵抗Rdに発生した電圧を検出すると、直ちに、遮断
回路20へ制御信号を送出し、該遮断回路20により電
源ラインを遮断する。このような動作により、負荷回路
で短絡障害等が発生した場合に、電源ラインを遮断し
て、他の負荷回路への電圧変動等の影響を防止する。
参照 図3は図2の一部詳細図である。図3に示した例は、図
2に示した負荷回路の内の1つの負荷回路(例えば、負
荷回路4−n)の具体例である。
磁気ディスク装置を構成するスピンドルモータ駆動回路
(スピンドルモータを含めて図示してある)を設け、遮
断回路20にFET(電界効果型トランジスタ)Q11
と、電流制限用抵抗R6を設け、短絡保護制御部21
に、コンパレータ24と、短絡保護制御回路25と、ド
ライバ(DV)26を設けた。
抗Rdに発生する電圧(電源ラインに流れる電流に比例
した電圧)を、予め内部に設定されている基準値と比較
して、過電流を検出し、過電流検出信号*OVCRTを出力す
るものである。
タ24からの過電流検出信号*OVCRT、及び外部からの制
御信号(後述する)を基に、FETQ11の投入/遮断
を制御するためのFETオン信号FET-ONを出力するもの
である。
路25から出力されるFETオン信号FET-ONを基に、遮
断回路20のFETQ11を駆動するものである。ま
た、前記負荷回路4−n内の構成は次の通りである。す
なわち、前記負荷回路4−nには、磁気ディスクを回転
させるためのスピンドルモータ23と、前記スピンドル
モータ23を駆動するトランジスタQ1〜Q6と、前記
各トランジスタを駆動制御するモータ制御回路7と、モ
ータ電流を検出するための電流検出用抵抗R1と、前記
電流検出用抵抗R1で発生した電圧を基に、モータ電流
を検出する電流検出回路8等が設けてある。
及びGND)から、遮断回路20を介して電源を供給さ
れる。そして、前記モータ制御回路7の制御により、各
トランジスタQ1〜Q6を所定の順序でオン/オフ制御
することにより、スピンドルモータ23を回転駆動す
る。
をオン/オフ制御してスピンドルモータ23に電流を流
すと、モータ電流が抵抗R1に流れ、その両端にモータ
電流に比例した電圧を発生する。そこで、前記抵抗R1
に発生した電圧を電流検出回路8に取り込んでモータ電
流を検出し、モータ制御回路7へフィードバックする。
8を介してフィードバックされたモータ電流の検出信号
を基に、トランジスタを駆動してスピンドルモータ23
を定速度で回転させる制御を行う。
・図4、図5参照 図4は図3の各部の説明図1であり、A図はコンパレー
タ、B図は電圧監視回路である。また、図5は図3の各
部の説明図2であり、A図はMPUと電圧監視回路を示
した図、B図は短絡保護制御回路を示した図である。
図参照 図3の短絡保護制御部21に設けたコンパレータ24の
1例を図4のA図に示す。この例では、コンパレータ2
4を、コンパレータCOMPと、抵抗R11、R12、
R13等で構成した。
を直列接続して、電源ライン間(+12VラインとGN
Dラインの間)に接続し、抵抗R12、R13の接続点
の電圧をコンパレータCOMPの基準電圧として、該オ
ペアンプOPに入力する。
インに接続された過電流検出用抵抗Rdからの電圧を入
力し、前記基準電圧と比較するように構成されている。
そして、このコンパレータ24から、過電流検出信号*O
VCRTを出力する。
図参照 前記図2に示した装置には、図4のB図に示したような
電源電圧の監視を行うための電圧監視回路29が設けて
ある。
の電圧を検出して、負荷回路の電圧が正常に立ち上がっ
ているか否か等の監視を行う電圧監視用IC(集積回
路)41と、出力側に接続された抵抗R15等で構成さ
れており、+5Vの電源ラインを接続されている。
ラインの電圧を監視し、電源電圧が規定値まで立ち上が
っているか否かに応じて、パワーリセット信号*PWRSTを
出力するものである。なお、前記+5Vの電源ライン
は、図2に示した電源回路3に接続されている。
圧が規定値より低い場合はローレベルLであり、電源電
圧が規定値まで立ち上がるとハイレベルHとなる信号で
ある。
・図5のA図参照 前記図2に示した装置には、前記電圧監視回路29の外
に、前記負荷回路の制御を行うためのMPUが設けてあ
り、その1例を図5のA図に示す。
は、前記電圧監視回路29の外に、負荷回路を制御する
ためのMPU28が接続してあり、該MPU28によ
り、負荷回路の制御(この例では、磁気ディスク装置の
制御)を行うように構成されている。
路の制御を行うと共に、短絡保護制御部21の制御も行
う。この場合、MPU28では、短絡保護制御部21に
対する制御信号として、FFセット信号*F-SETと、FF
リセット信号*F-RESETと、FETオフ信号*H-FET-OFFを
出力するように構成されている。
をONする信号、FFリセット信号*F-RESETはMPUよ
りFETをOFFする信号、FETオフ信号*H-FET-OFF
は*OVCRTによりFETをOFFすることを許可する信号
である。*F-SETと、*F-RESETはMPUが指示しないかぎ
りHレベルであり、MPUが指示すると一時的にLとな
るが、ただちにHにもどるように予め設ける。
U28が遮断回路20のFETQ11をオンさせる場合
は、(FFリセット信号*F-RESETをハイレベルH)FF
セット信号*F-SETをローレベルLにする。
は、FFリセット信号*F-RESETをローレベルLにする
(FFセット信号*F-SETをハイレベルH)。また、*OVC
RTがローレベルで前記FETQ11をオフさせる場合
は、FETオフ信号*H-FET-OFFをローレベルLにするこ
とにより許可する。
のB図参照 図3に示した短絡保護制御回路25の1例を図5のB図
に示す。この例では、短絡保護制御回路25に、フリッ
プフロップ回路(FF)31と、AND回路32と、O
R回路33が設けてある。
らのFETオフ信号*H-FET-OFFと、コンパレータ24か
らの過電流検出信号*OVCRTが入力し、AND回路32に
は、前記OR回路33の出力と、電圧監視回路29から
のパワーリセット信号*PWRSTが入力している。
には、前記AND回路32の出力と、MPU28からの
FFセット信号*F-SETと、FFリセット信号*F-RESETが
入力している。
では、前記FFセット信号*F-SETがローレベルLになる
とセットされて、Q出力からハイレベルHのFETオン
信号FET-ONが出力する。
ベルLになった場合、及びAND回路32の出力がロー
レベルLになった場合に、フリップフロップ回路(F
F)31を*F-SET信号に関係なくリセットし、そのQ出
力からローレベルLのFETオン信号FET-ONを出力す
る。
F)31から出力されるFETオン信号FET-ONは、ドラ
イバ(DV)26と、MPU28へ送られる。前記短絡
保護制御部21の動作は次の通りである。なお、以下の
説明で、Hはハイレベル、Lはローレベルを示す。
H、*OVCRT=H、*H-FET-OFF=H、の場合は、FETオ
ン信号FET-ON=Hとなる。この状態は、通常動作時の状
態であり、FETQ11がオンとなり、負荷回路が通常
の動作を行う。
ても受け付けないが、*F-SET=H、*F-RESET=Lになる
と、FETオン信号FET-ON=Lとなる。この状態は、電
源電圧は正常であるが、FETQ11をオフにして、負
荷回路への電源供給を停止した状態である。
F-FET-OFF =Lの場合は*OVCRT=Lとなっても受け付け
ないが、*OVCRT=Lになると、FETオン信号FET-ON=
Lとなる。この状態は、過電流を検出した状態であり、
FETQ11がオフとなり、負荷回路の電源供給が停止
する。
圧が立ち上がると、遮断回路20の電流制限用抵抗R6
を介して負荷回路に電流が流れ、負荷回路の電圧が徐々
に立ち上がる。その後、MPU28から、ローレベルL
のFFセット信号*F-SETが出力されると、短絡保護制御
部21では、ハイレベルHのFETオン信号FET-ONを出
力し、ドライバ26の駆動により遮断回路20のFET
Q11をオンにする。
Q11により電流制限用抵抗R6をバイパスして、負荷
回路に電流が流れる。このため、負荷回路の電圧は規定
の電圧まで上昇し、該負荷回路では、通常動作を開始す
る。
生し、過電流検出用抵抗Rdに過電流が流れると、短絡
保護制御部21では、ローレベルLのFETオン信号FE
T-ONを出力する。このため、遮断回路20のFETQ1
1がオフとなり、負荷回路への電源供給を停止する。
等が発生した場合、電源ラインに接続された遮断回路2
0のFETQ11をオフにして、負荷回路への電源供給
を停止する。この場合、FETQ11のオフ動作は、従
来のようなヒューズの遮断動作に比べて、高速動作がで
きる。
や電圧変動による他の負荷回路への影響を少なくするこ
とができる。なお、前記回路では短絡障害等による過電
流を検出しているが、その外にも、例えば、過電流では
ないが、MPU28の指示した電流と異なる電流(異常
電流)が流れた場合にも、FETQ11をオフにして電
源ラインを遮断しても良い。
明の実施例2を示した図であり、以下、図6〜図11に
基づいて、実施例2を説明する。
照 図6は実施例2の装置ブロック図である。実施例2は、
過電流検出用抵抗Rdを、負荷回路内の電流検出用抵抗
と兼用した例であり、他の構成は前記実施例1と同じで
ある。
回路3と、複数の負荷回路4−1〜4−nが設けてあ
り、各負荷回路4−1〜4−nは、それぞれ電源ライン
を介して電源回路3に対し、並列接続されている。ま
た、各負荷回路4−1〜4−nの電源ラインには、過電
流を検出した場合に、該当する負荷回路の電源ラインを
遮断する遮断回路20が設けてある。
らの過電流検出信号を基に、前記遮断回路20の遮断制
御を行うための短絡保護制御部21が設けてあり、この
短絡保護制御部21で負荷回路の過電流を検出した場合
に、遮断回路20へ制御信号を送り、電源ラインを遮断
するように構成されている。
回路と、遮断回路20と、短絡保護制御部21とを1組
とした回路が複数設けてあり、各負荷回路での短絡障害
発生時の回路保護等を行うように構成されている。
ば、磁気ディスク装置全体であっても良いし、磁気ディ
スク装置の各回路(スピンドルモータ駆動回路、VCM
駆動回路等)であっても良い。また、前記遮断回路20
は、従来のようなヒューズを使用したものではなく、F
ET(電界効果型トランジスタ)等の半導体素子からな
る高速応答遮断素子を使用する。
は、遮断回路20は電源ラインを閉路していて、各負荷
回路に電源回路3から電源が供給されている。そして、
負荷回路で短絡障害等が発生し、電源ラインに過電流が
流れると、負荷回路内の過電流検出用抵抗には、前記過
電流に比例した電圧が発生する。
用抵抗に発生した電圧を検出すると、直ちに、遮断回路
20へ制御信号を送出し、該遮断回路20により電源ラ
インを遮断する。このような動作により、負荷回路で短
絡障害等が発生した場合に、電源ラインを遮断して、他
の負荷回路への電圧変動等の影響を防止する。
・図7参照 図7は図6の一部詳細図1である。図7に示した例は、
図6に示した負荷回路の内の1つの負荷回路(例えば、
負荷回路4−n)の具体例である。
磁気ディスク装置を構成するスピンドルモータを駆動す
るスピンドルモータ駆動回路を設け(スピントルモータ
も含めて図示してある)、遮断回路20にFETQ11
と、電流制限用抵抗R6を設け、短絡保護制御部21
に、コンパレータ24と、短絡保護制御回路25と、ド
ライバ(DV)26を設けた。
用抵抗R1を、図2、図3に示した過電流検出用抵抗R
dと兼用しており、前記電流検出用抵抗R1で発生した
電圧を、過電流検出用の信号として、コンパレータ24
に入力している。
動回路の動作は、前記実施例1の構成と同じなので、説
明は省略する。 §3:負荷回路の具体例2による説明・・・図8参照 図8に示した例は、図6に示した負荷回路の内の1つの
負荷回路(例えば、負荷回路4−n)の具体例である。
磁気ディスク装置を構成するVCM(ボイスコイルモー
タ)34を駆動するVCM駆動回路(VCMも含めて図
示してある)を設け、遮断回路20にFETQ11と、
電流制限用抵抗R6を設け、短絡保護制御部21に、コ
ンパレータ24−1と、コンパレータ24−2と、短絡
保護制御回路25と、ドライバ(DV)26を設けた。
を駆動するためのトランジスタQ7〜Q10と、前記各
トランジスタを駆動制御するモータ制御回路7と、モー
タ電流を検出するための電流検出用抵抗R3、R4と、
前記電流検出用抵抗R3、R4で発生した電圧を基に、
モータ電流を検出する電流検出回路8等で構成されてい
る。
を、過電流検出用抵抗と兼用しており、前記電流検出用
抵抗R3、R4で発生した電圧を、それぞれ過電流検出
用の信号として、コンパレータ24−1、24−2に入
力している。
及びGND)から、遮断回路20を介して電源を供給さ
れる。そして、前記モータ制御回路7の制御により、各
トランジスタQ7〜Q10を所定の順序でオン/オフ制
御することにより、VCM34を駆動する。
0をオン/オフ制御してVCM34に電流を流すと、モ
ータ電流が電流検出用抵抗R3、R4に流れ、その両端
にモータ電流に比例した電圧を発生する。そこで、前記
電流検出用抵抗R3、R4に発生した電圧を電流検出回
路8に取り込んでモータ電流を検出し、モータ制御回路
7へフィードバックする。
8を介してフィードバックされたモータ電流の検出信号
を基に、前記トランジスタを駆動してVCM34を駆動
する制御を行う。なお、他の構成は、図3に示した実施
例1の構成と同じなので、説明は省略する。
10参照 図9は各部の説明図1、図10は各部の説明図2であ
る。以下、図9、図10に基づいて、前記装置の各部の
詳細な構成を説明する。
説明・・・図9参照 図9に示した回路は、図7に示した回路の内、遮断回路
20と、短絡保護制御回路25の詳細図である。
1と、電流制限用抵抗R6と、抵抗R16、R17を設
けた。前記電流制限用抵抗R6は、FETQ11と並列
接続され、FETQ11がオフの時に、負荷回路4に流
れる電流を制限するものであり、抵抗R16、R17は
FETQ11のバイアス用の抵抗である。
プフロップ回路(FF)31と、AND回路32と、O
R回路33を設けた。なお、短絡保護制御回路25は、
実施例1と同じなので、説明は省略する。
0のA図参照 図10のA図は短絡保護制御回路の説明図である。この
回路は、図8に示した回路の内、短絡保護制御回路の詳
細な構成を示した図である。
24−1とコンパレータ24−2から過電流検出信号*O
VCRTが出力されるので、これらの論理和出力を使用す
る。このため、短絡保護制御回路25には、フリップフ
ロップ回路(FF)31と、AND回路32と、OR回
路33と、OR回路37を設ける。
パレータ24−1、及びコンパレータ24−2から出力
される過電流検出信号*OVCRTを入力し、該OR回路37
の出力(論理和出力)をOR回路33に出力する。
出力される過電流検出信号*OVCRTと、MPUから出力さ
れるFETオフ信号*H-FET-OFF との論理和信号をAN
D回路32へ出力する。なお、他の構成は、前記図9と
同じなので、説明は省略する。
図10のB図参照 図10のB図は、MPUと電圧監視回路の説明図であ
る。図示のように、電圧監視回路29と、MPU28
は、前記負荷回路とは別の+5Vの電源ラインに接続さ
れている。前記電圧監視回路29と、MPU28は、前
記実施例1と同じなので、説明は省略する。
の処理説明・・・図11参照 図11は、実施例2の処理フローチャートである。以
下、図11に基づいて、実施例2の処理を説明する。な
お、S1〜S7は、各処理ステップを示す。また、図の
NはMPU内部に設けたカウンタのカウンタ値、Tは繰
り返し閾値(例えば、T=4)である。
するため、過電流検出時に、過電流検出信号*OVCRTに基
づいて、一度電源ラインを遮断した後、再度FETQ1
1をオンにして、過電流が流れることを確認する処理で
あり、MPU28の制御により実行する。
5から出力されるFETオン信号FET-ONがハイレベルH
か否かを判断し(S1)、前記FETオン信号FET-ONが
ハイレベルHならば、FETQ11はオンしていて正常
状態であるから、MPUは他のジョブを実行する(S
2)。
号FET-ONがローレベルLとなった場合には、FETQ1
1がオフ状態であり、電源ラインが短絡障害等による過
電流検出で遮断されている。
カウンタのカウンタ値Nをインクリメント(N=N+
1)し(S3)、その後、例えば100ms(ミリ秒)
待つ(S4)。
-SETをローレベルLに設定し(S5)、FETQ11を
再度オンにする。そして、MPU28は、前記カウンタ
のカウンタ値Nが、予め設定した繰り返し閾値Tに達し
たか否か(N=T)を判断する(S6)。
に達しない場合には、前記の処理S1に戻って繰り返
す。その後、カウンタ値Nが繰り返し閾値Tに達した場
合には、誤検出ではなく、本来の過電流検出によるFE
TQ11のオフ(遮断)であったとして、MPU28
は、上位装置に異常報告を行う(S7)。
に達しない内に、前記FETオン信号FET-ONがハイレベ
ルHになれば、短絡等によるFETのオフでなく、他の
原因によるFETの一時的な遮断であったことになる。
止のために、FETがオフとなり電源ラインが遮断され
た場合、再度FETをオンにする再投入動作を一定時間
間隔で、一定回数繰り返す。
発明の実施例3を示した図であり、以下、図12〜図1
5に基づいて、実施例3を説明する。
図12参照 図12は実施例3の装置構成図である。以下、図12に
基づいて実施例3の装置構成を説明する。
の内、いずれか1つの負荷回路(例えば、負荷回路4−
n)内に、スピンドルモータ駆動回路42と、VCM駆
動回路43を設けた例である。
7に示した回路と同じであり、VCM駆動回路43は、
図8に示した回路と同じである。すなわち、図7に示し
た負荷回路と、図8に示した負荷回路を1つの負荷回路
内に設け、遮断回路20と、短絡保護制御部21を共通
化した例である。
動回路、或いはVCM駆動回路のいずれかの回路で短絡
障害が発生した場合には、磁気ディスク装置全体が使用
不能な状態となるので、前記両方の駆動回路の電源ライ
ンを遮断するためである。具体的には、次の通りであ
る。
インには、FETQ11、電流制限用抵抗R6等からな
る遮断回路を接続している。そして、前記+12Vの電
源ラインには、前記遮断回路を介して、負荷回路4−n
が接続されており、該負荷回路4−nには、スピンドル
モータ駆動回路42と、VCM駆動回路43を設けてい
る。
8と、電圧監視回路29と、短絡保護制御回路25が接
続されている(ドライバは図示省略してある)。前記負
荷回路4−nにおいて、スピンドルモータ駆動回路42
から出力される過電流検出信号を、スピンドルモータ過
電流検出信号SPM-OVCRT とし、VCM駆動回路43から
出力される過電流検出信号をVCM過電流検出信号VCM-
OVCRT とする。
は、図7に示したコンパレータ24が内蔵されていて、
該コンパレータ24の出力をインバータで反転した信号
が、前記スピンドルモータ過電流検出信号SPM-OVCRT と
なっている。従って、スピントルモータ過電流検出信号
SPM-OVCRT は、過電流検出時はハイレベルHで、正常時
はローレベルLとなる信号である。
したコンパレータ24−1、24−2が内蔵されてお
り、前記コンパレータ24−1、24−2の論理和信号
を、インバータで反転した信号が、前記VCM過電流検
出信号VCM-OVCRT となっている。従って、VCM過電流
検出信号VCM-OVCRT は、過電流検出時はハイレベルH
で、正常時はローレベルLとなる信号である。
OVCRT とVCM過電流検出信号VCM-OVCRT は、MPU2
8と短絡保護制御回路25へ送られる。なお、他の構成
は、実施例2と同じなので説明は省略する。
2の構成の内、特に、短絡保護制御回路25の詳細な構
成を示してある。
は、フリップフロップ回路(FF)31と、AND回路
32と、OR回路33と、OR回路38を設ける。そし
て、前記OR回路38には、前記スピンドルモータ過電
流検出信号SPM-OVCRT とVCM過電流検出信号VCM-OVCR
T を入力し、その論理和信号を反転した信号を過電流検
出信号*OVCRTとして、OR回路33へ出力する。
路38の出力信号と、FETオフ信号*H-FET-OFFを入力
し、その論理和信号をAND回路32へ出力する。な
お、他の構成は、実施例2と同じなので、説明は省略す
る。
の処理説明・・・図14参照 図14は実施例3のタイムチャート1である。以下、図
13に基づいて、実施例3の処理例1を説明する。
するため、過電流検出時に、過電流検出信号に基づい
て、一度電源ラインを遮断した後、再度FETQ11を
オンにして、過電流が流れることを確認する処理であ
り、MPU28の制御により実行する。
グを示す。また、は電源ラインに印加される電源電圧
V、は電圧監視回路29から出力されるパワーリセッ
ト信号*PWRST、はMPU28から出力されるFETオ
フ信号*H-FET-OFF、はMPU28から出力されるFF
セット信号*F-SET、はMPU28から出力されるFF
リセット信号*F-RESET、はVCM駆動回路43から出
力されるVCM過電流検出信号VCM-OVCRT 、及びスピン
ドルモータ駆動回路42から出力されるスピンドルモー
タ過電流検出信号SPM-OVCRT 、は短絡保護制御回路2
5から出力されるFETオン信号FET-ONである。以下の
説明では、ハイレベルをH、ローレベルをLで表す。
電源電圧Vが規定値まで立ち上がると、のパワーリセ
ット信号*PWRSTがローレベルLからハイレベルHに変化
する。この時、の*H-FET-OFF=L、の*F-SET=H、
の*F-RESET=H、のVCM-OVCRT =SPM-OVCRT =Lと
なっていて、のFET-ON=Lとなり、FETQ11はオ
フである。
Lになると、フリップフロップ回路(FF)31がセッ
トされて、のFET-ON=Hとなる。その結果、FETQ
11はオンとなり、負荷回路への電源供給が開始され
る。この状態で負荷回路は通常動作を開始するが、その
後、タイミングt3で、負荷回路に短絡障害が発生した
とする。
SPM-OVCRT 、及びVCM過電流検出信号VCM-OVCRT の
内、短絡障害が発生した回路の過電流検出信号がハイレ
ベルHとなる。このため、のFET-ON=Lとなる。その
結果、FETQ11がオフとなって電源ラインが遮断さ
れる。
過電流検出信号VCM-OVCRT 、或いはスピンドルモータ過
電流検出信号SPM-OVCRT がハイレベルHになり、のFE
T-ON=Lになると、この状態はMPU28へ通知され
る。
TQ11がオフとなり電源ラインが遮断されると、一定
時間待って、タイミングt4での*F-SET=Lとして、
FETQ11の再投入を行う。再度過電流を検出したた
め、VCM-OVCRT/SPM-OVCRT がHとなりFFがAND32
の出力でRESETされFET-ON信号がLとなる。
Q11がオフ(電源遮断)になった場合、誤検出防止の
ため、FETQ11を再度オン(電源投入)にして過電
流が流れる事を確認する。
間間隔(例えば、100ms)で複数回実施する。すな
わち、タイミングt4で1回目の再投入を行い、タイミ
ングt5で2回目の再投入を行い、タイミングt6で3
回目の再投入を行う。
処理説明・・・図15参照 図15は実施例3のタイムチャート2である。以下、図
15に基づいて、実施例3の処理例2を説明する。
電源投入の完了を示してから、FETQ11をオンにす
る処理であり、MPU28の制御で実施する。図15に
おいて、t1、t2は各タイミングを示す。また、は
+5Vの電源ラインに印加される電源電圧、は+12
Vの電源ラインに印加される電源電圧、はパワーリセ
ット信号*PWRST、はFETオフ信号*H-FET-OFF、は
FFセット信号*F-SET、はFFリセット信号*F-RESE
T、はVCM過電流検出信号VCM-OVCRT 、及びスピン
ドルモータ過電流検出信号SPM-OVCRT 、はFETオン
信号FET-ONである。以下の説明では、ハイレベルをH、
ローレベルをLで表す。
電源電圧+5Vが規定値まで立ち上がり、の電源電圧
+12Vが規定値まで立ち上がると、のパワーリセッ
ト信号*PWRSTがローレベルLからハイレベルHに変化す
る。
=H、の*F-RESET=H、のVCM-OVCRT =SPM-OVCRT
=Lとなっていて、のFET-ON=Lとなり、FETQ1
1はオフである。この状態でMPU28は他のジョブを
実行している。
したタイミングt2で、MPU28はのFFセット信
号*F-SETをローレベルLに設定する。の*F-SET=Lに
なると、のFET-ON=HとなってFETQ11がオンに
なる。
発明の実施例4を示した図であり、以下、図16〜図2
0に基づいて、実施例4を説明する。
図16参照 図16は実施例4の装置ブロック図である。以下、図1
6に基づいて実施例4の装置の構成を説明する。この例
では、+12Vの電源ラインに、遮断回路を介して負荷
回路4−nと、短絡保護制御回路25と、電圧監視回路
29を設け、+5Vの電源ラインにMPU28を設けた
例である。
が設けてあり、このコネクタ(通常のプリント板に設け
たコネクタ)44で電源ラインが挿抜できるように構成
されている。更に、負荷回路と並列にコンデンサ(図示
省略)が接続されている。
例3と同じなので説明は省略する。また、短絡保護制御
回路25の詳細な構成は、図13に示した実施例3と同
じなので説明は省略する。従って、以降の説明では、図
12、及び図13も参照しながら説明する。
処理説明・・・図17参照 図17は実施例4のタイムチャート1である。以下、図
17に基づいて、実施例4の処理例1を説明する。
回路の制御を行うMPU28の電源ライン(+5V)
が、短絡保護制御回路25等を設けた電源ライン(+1
2V)と別構成になっている場合、MPU28のイニシ
ャライズが完了してからFETQ11をオンにする処理
である。
グを示す。また、は+5Vの電源ラインに印加される
電源電圧、は+12Vの電源ラインに印加される電源
電圧、はパワーリセット信号*PWRST、はFETオフ
信号*H-FET-OFF、はFFセット信号*F-SET、はFF
リセット信号*F-RESET、はVCM過電流検出信号VCM-
OVCRT 、及びスピンドルモータ過電流検出信号SPM-OVCR
T 、はFETオン信号FET-ONである。以下の説明で
は、ハイレベルをH、ローレベルをLで表す。
電源電圧+5Vが規定値まで立ち上がり、その後、タイ
ミングt2での電源電圧+12Vが規定値まで立ち上
がったとする。
圧+5Vが規定値まで立ち上がると、MPU28はイニ
シャライズや、他のジョブを実施する。そして、タイミ
ングt2で+12Vの電源ラインの電圧が規定値まで上
昇し、電圧監視回路29が電源投入完了を示すと、MP
U28は、のFFセット信号*F-SETをローレベルLに
設定する。
=Lになると、のFET-ON=HとなりFETQ11がオ
ンする。 §3:タイムチャートによる電源投入時の処理説明・・
・図18参照 図18は実施例4のタイムチャート2であり、A図は従
来方法による処理例、B図は実施例4による処理例であ
る。なお、図18では、実施例4との比較のため、従来
方法の処理例も示してある。以下、図18に基づいて、
実施例4の処理例2を説明する。
グを示す。また、は+12Vの電源ラインの電圧、
は負荷回路の電源端子の電圧、はFETオン信号FET-
ON、ΔV1、ΔV2は電圧降下を示す。
の結合(雄ピン/雌ピン結合)により、遮断回路に接続
されている負荷回路に電源ラインを接続する際の処理例
である。
上がり、MPU28がFETQ11をオンにする場合、
短時間のオン/オフを繰り返しながら負荷回路の電圧を
上昇させることにより、電源側の電圧降下を最小限に抑
制して、他の負荷回路への影響を少なくした処理であ
る。
18のA図参照 この処理では、先ず、タイミングt1でコネクタ44の
コネクタピンが接続されたとすると、その後、電流制限
用抵抗R6を介して負荷回路側へ電流が流れ、コンデン
サ(図示省略)を充電する。
々に上昇する。そして、タイミングt2でMPU28が
FFセット信号*F-SETをローレベルLにすると、のF
ETオン信号FET-ONがハイレベルHとなり、FETQ1
1はオンになる。
と、負荷回路の端子電圧は急速に規定値まで上昇し、タ
イミングt3で電源電圧が確立するが、この間、+12
Vの電源ラインには、大きな電圧降下ΔV1が発生す
る。
生すると、他の動作中の負荷回路が電圧降下により誤動
作することもある。また、前記のような電圧降下の影響
を無くすため、電圧動作マージンの大きな素子を使用す
ることも考えられるが、このような方法では、設計上の
制限や、コストアップ、信頼性の低下等がある。
18のB図参照 この処理では、先ず、タイミングt1でコネクタ44の
コネクタピンが接続されたとすると、その後、電流制限
用抵抗R6を介して負荷回路側へ電流が流れ、コンデン
サ(図示省略)を充電する。
々に上昇する。そして、タイミングt2での負荷回路
の電源端子の電圧が所定値まで上昇すると、MPU28
は、短絡保護制御回路25へ制御信号を送り、のFE
Tオン信号FET-ONをH/Lレベルに交互に変化させてF
ETQ11をオン/オフ制御する。
ながらの電圧を徐々に上昇させ、タイミングt3で電
源電圧を確立させる。このような制御を行うことで、F
ETQ11がオンする際、+12Vの電源ラインの電圧
降下を、前記従来方法による処理に比べて、極めて小さ
な電圧降下ΔV2(ΔV2<ΔV1)に抑えることが可
能となる。
処理説明・・・図19参照 図19は実施例4の処理フローチャート1である。この
処理は、図18に示した処理と同じ処理をフローチャー
トで示したものである。以下、図19に基づいて説明す
る。なお、S11〜S21は各処理ステップを示す。
たコネクタ44の挿入(雄ピン/雌ピン結合)により、
遮断回路に接続されている負荷回路に電源ラインを接続
する際の処理例であり、FETQ11のオン/オフを繰
り返しながら、負荷回路の電圧を徐々に上昇させる処理
である。
(S11)、電圧監視回路が電源投入を示すと(前記処
理例参照)、FETオフ信号*H-FET-OFFをローレベルL
に設定する(S12)。また、MPU28は内部のカウ
ンタのカウンタ値Nをクリア(N=0)する(S1
3)。
-SETをローレベルLに設定し(S14)、Xμs(μ
秒)経過するのを待つ(S15)。この時、*F-SET=L
になると、FETQ11がオンとなる。
は、FFリセット信号*F-RESETをローレベルLに設定し
(S16)、Yμs経過するのを待つ(S17)。この
時、*F-RESET=Lになると、FET-ON=Lとなり、FET
Q11はオフとなる。
は、前記カウンタ値Nをインクリメント(N=N+1)
し(S18)、前記カウンタ値Nが、予め設定された繰
り返し回数Tになったか否かを判断する(S19)。
の処理から繰り返して行うが、N=Tに達すると、MP
U28は、FETオフ信号*H-FET-OFFをローレベルLに
設定して(S20)、他のジョブを実行する(S2
1)。
オフを繰り返しながら負荷回路の電圧を徐々に上昇させ
ることができる。従って、FETQ11をオンにして負
荷回路の電圧を投入する際の電圧降下を少なくすること
ができるから、他の負荷回路への影響を殆ど無くすこと
ができる。
処理説明・・・図20参照 図20は実施例4の処理フローチャート2である。この
処理は、図19に示した処理を行い、負荷回路の電圧を
上昇させる際、電圧監視回路からの信号により、前記電
圧が規定値まで上昇したことを確認してから、FETQ
11に接続する処理である。
S31〜S43は各処理ステップを示す。先ず、MPU
28は、他のジョブを行い(S31)、電圧監視回路が
電源投入を示すと(前記処理例参照)、FETオフ信号
*H-FET-OFFをローレベルLに設定する(S32)。ま
た、MPU28は内部のカウンタのカウンタ値Nをクリ
ア(N=0)する(S33)。
-SETをローレベルLに設定し(S34)、Xμs経過す
るのを待つ(S35)。この時、*F-SET=Lになると、
FETQ11がオンとなる。
は、FFリセット信号*F-RESETをローレベルLに設定し
(S36)、Yμs経過するのを待つ(S37)。この
時、*F-RESET=Lになると、FET-ON=Lとなり、FET
Q11はオフとなる。
は、前記カウンタ値Nをインクリメント(N=N+1)
する(S38)。また、MPU28は、電圧監視回路2
9からのパワーリセット信号*PWRSTが、ハイレベルHか
ローレベルLかを監視する(S39)。
ローレベルLであれば、電圧が規定値まで上昇していな
いため、MPU28は、前記カウンタ値Nが、予め設定
された繰り返し回数Tになったか否かを判断する(S4
2)。
の処理から繰り返して行うが、N=Tに達すると、MP
U28は、上位装置に異常報告を行う(S43)。ま
た、前記S39の処理で、パワーリセット信号*PWRST
が、ハイレベルHになっていれば、電圧が規定値まで立
ち上がっていることを確認できたので、MPU28は、
FETオフ信号*H-FET-OFFをローレベルLに設定する
(S40)。
する(S41)。以上のようにして、FETQ11のオ
ン/オフを繰り返しながら負荷回路の電圧を徐々に上昇
させ、負荷回路の電圧が規定値まで上昇していることを
確認してからFETQ11に接続するので、確実な電源
ラインの接続が可能となる。
施例5を示した図である。以下、図5に基づいて実施例
5を説明する。
図21参照 図21は実施例5の装置構成図である。以下、図21に
基づいて実施例5を説明する。この実施例は、活電挿抜
を可能とした実施例である。
ント基板Ptには、コネクタ(例えば、雌型コネクタ)
44が設けてあり、電源側のコネクタ(例えば、雄型の
コネクタ)44とコネクタピンで結合できるように構成
されている。
44に接続された電源ラインに、遮断回路20が接続さ
れている。また、前記遮断回路20の出力側には、短絡
保護制御回路25、MPU28、負荷回路4−n、コン
デンサC3等が接続されており、前記コネクタ44を介
して電源が供給されるように構成されている。
電流制限用抵抗R6が並列接続されると共に、FETQ
11のバイアス用の抵抗R16、R17が接続されてい
る。ところで、図21に示した例では、負荷回路の制御
を行うMPU28が、負荷回路と同じ+12Vの電源ラ
インに接続されている。そして、前記実施例で説明した
ように、遮断回路20のFETQ11をオンにするまで
の間、MPU28は各種の制御(前記実施例の説明参
照)を行う必要がある。
で、動作電圧、及び動作電流の値に大きな差がでるよう
に、MPU28を小電力駆動型の設計にする。以下、こ
の点について説明する。
り、実施例4と同じ処理を行うが、この場合、コネクタ
44を接続した時点では、FETQ11はオフであり、
電流制限用抵抗R6を介して小さな電流が流れる。
記各実施例で説明した処理を行い、規定の電圧まで電源
ラインの電圧が上昇してからFETQ11をオンに制御
する。従って、前記のように電流制限用抵抗R6に流れ
る電流のみでMPU28が動作するように、MPU28
を小電力に設計する必要がある。
U28の動作電圧、及び動作電流が保証されるように、
電流制限用抵抗R6の抵抗値を求めて設定する。このよ
うにすれば、活電挿抜用の特別なコネクタ(従来例参
照)を使用しなくても、活電挿抜が簡単に行える。
した各処理は同様にして行うが、説明は省略する。 (他の実施例)以上実施例について説明したが、本発明
は次のようにしても実施可能である。
気ディスク装置に限らず、任意の回路で実現可能であ
る。 (2) :電源回路は、1台の電源回路でも良いが、複数台
の電源回路を多重化したものでも前記実施例と同様にし
て実現可能である。
同様な半導体素子(バイポーラ型トランジスタ、サイリ
スタ等)でも使用可能である。 (4) :前記実施例では、負荷回路の短絡等による過電流
を検出して電源ラインを遮断しているが、負荷回路に流
れる過電流だけでなく、MPUが制御指示しない異常電
流が流れた場合も、FETをオフにして、電源供給ライ
ンの遮断制御を行っても良い。
のような効果がある。 (1) :本発明(実施例1参照)では、電源回路から複数
の負荷回路に対し、それぞれ別々の電源ラインを介して
電源供給を行う電源供給回路において、各負荷回路への
電源供給を行う電源ラインに、FET(遮断素子)と、
過電流検出用抵抗を接続している。
合、ヒューズを溶断させることにより、他の負荷回路に
影響を与えないような回路構成としてヒューズを実装し
ていた。しかし、ヒューズが溶断するまでの間、電源電
圧を規格内に保持するための工夫が必要であり、実際に
は電源ラインに大容量のコンデンサを実装したり、電源
容量を大きくする必要があり、コストアップ、信頼性低
下、設計条件の制約等の問題が発生していた。
断するのにFETを使用しており、前記FETの応答時
間が短いので(ヒューズ:100ms、FET:10μ
s)、電源容量の適正化、コンデンサの削除が可能とな
った。
るために、動作電流と溶断電流(ヒューズの定格電流)
との比率を大きくとれないため、時間の経過と共に、疲
労が進み、切れてしまう危険性があり、大容量のコンデ
ンサの追加と合わせて、信頼性低下の問題が生じるが、
本発明によれば、このような問題も回避することができ
る。
検出用抵抗を接続した場合、この過電流検出用抵抗に
は、常に回路電流が流れるため、該抵抗は大型のものと
なる。また、過電流検出用抵抗による電圧降下が原因と
なって、回路動作の安定化を阻害することもある。
さくする(0.1Ω程度の抵抗値)と、捲線抵抗しか選
択できなくなり、捲線の疲労等の信頼性低下という問題
点を合わせ持っていた。
荷回路内部で、他の機能のために実装されていた電流検
出用抵抗を、前記過電流検出用抵抗と兼用している。従
って、前記の問題を回避することが可能である。従っ
て、過電流検出のために、追加部品が必要ないため、コ
スト、及び信頼性に影響なく、過電流の遮断回路が実現
できる。
ンの遮断が行われた際、誤検出防止のため、再度、FE
Tをオンにして、負荷回路に電源ラインを投入し、過電
流が流れることを確認してから電源ラインの遮断制御を
行っている。
の予期しない逆起電流や、外来ノイズにより、回路が誤
動作した場合を想定し、リトライ機能を持たせたこと
で、信頼性の改善が可能になる。
入完了を示す信号を出力してから、FETをオンにし
て、負荷回路への電源ラインの投入制御を行っている。
また、MPUの電源が、前記短絡保護制御部を設けた回
路と別構成の場合、MPUのイニシャライズ処理が完了
してから、FETをオンにして、電源ラインの投入制御
を行うようにしている。
FETをオンすることで、回路の安定動作を可能とし
た。また、負荷回路が実際に動作する必要がでるまで
は、電源を投入しないで、MPUには別のジョブ(イニ
シャライズ処理等)を実行させることができる。
つ、動作準備が可能になってから、電源をオンできるた
め、信頼性が向上する。 (5) :本発明では、負荷回路に流れる過電流だけでな
く、MPUが制御指示しない異常電流が流れた場合も、
FETをオフにして、電源供給ラインの遮断制御を行っ
ている。
設計上あり得ない電流が流れたことを検出することで、
回路短絡には至っていないが、何処かで回路異常を未然
に検出可能としたことで、信頼性を向上させることがで
きる。
負荷回路への電源ライン投入制御を行う際、FETに対
し、短時間のオン/オフを繰り返しながら負荷回路の電
圧を上昇させる制御を行っている。
一度でFETをオンにすると、電源ラインに大きな電圧
降下が発生する。このため、他の動作中の負荷回路が、
前記電圧降下でエラーすることがある。また、前記の場
合、電圧動作マージンの大きな素子を使用することが必
要であるが、設計上の制限や、コストアップ、信頼性の
低下等の問題がある。
短時間のオン/オフを繰り返しながら負荷回路の電圧を
上昇させる制御を行うことにより、電源ラインに発生す
る電圧降下を極めて小さく抑えることができる。その結
果、前記の問題点が解消し、信頼性の向上、コスト低減
が実現可能となる。
圧検出信号に基づき、負荷回路の電圧が規定値以上にな
ったことを確認してから、FETをオンにして、電源ラ
インの投入制御を行っている。
分な時間、FETをスイッチすることで、電圧が目標値
になっているはずだというオフループ制御を行っている
ため、例えば、回路が事前に不良となっていた場合、十
分電圧が上昇していないまま、スイッチング回数が完了
してしまい、定常オンするため、電源電圧が下がってし
まい他の回路に影響するという問題があった。
ング時間を取っていたため、立ち上げ時間が長くなると
いう問題があった。しかし、本発明によれば、確実に電
圧が立ち上がってからFETをスイッチオンすること
で、前記電源電圧が下がってしまうという電圧降下の問
題が回避される。また、電圧監視回路が電源立ち上がり
完了の信号を出力することで、スイッチ完了となること
から、FETによる電源ラインの投入時間の短縮化が可
能となる。 (8) :本発明(前記実施例5参照)では、MPUを、負
荷回路と同一電源ラインに接続し、FETと並列に、電
流制限用抵抗を接続している。また、MPUとして、F
ETがオフの場合、電流制限用抵抗を介して流れる電流
で動作が保証される小電力駆動可能なものを使用してい
る。
接続することで、活電挿抜用の特別なコネクタを使用す
ることなく、活電挿抜を可能にしている。このようにす
ると、負荷回路が単電源化して小型化した装置の場合に
も、特殊な活電挿抜用コネクタ無しに、FETによりス
イッチすることで、活電挿抜を可能にできる。従って、
この面でも、コストダウンと、高信頼性を実現できる。
Claims (3)
- 【請求項1】 電源回路から、複数の負荷回路に対し、
それぞれ、別々の電源ラインを介して電源供給を行う電
源供給回路において、 前記各負荷回路への電源供給を行う電源ラインに、 外部からの制御信号に応じてオン/オフすることによ
り、電源の投入/遮断が可能な遮断素子と、 負荷回路の過電流を検出するための過電流検出用抵抗を
接続し、前記過電流検出用抵抗からの検出信号を基に、
負荷回路の過電流を検出した際、遮断素子をオフにし
て、過電流を検出した負荷回路の電源ライン遮断制御を
行う短絡保護制御部を設けると共に、 前記遮断素子をオンにして、負荷回路への電源投入制御
を行う際、前記遮断素子に対し、短時間のオン/オフを
繰り返しながら負荷回路の電圧を上昇させる制御を行う
制御手段を備えている ことを特徴とする電源供給回路。 - 【請求項2】 前記電源供給回路に、更に、負荷回路の
電圧を監視する電圧監視回路を備え、 前記電圧監視回路からの電圧検出信号に基づき、負荷回
路の電圧が規定値以上になったことを確認してから、前
記遮断素子をオンにして、電源の投入制御を行う制御手
段を備えている ことを特徴とする請求項1記載の電源供
給回路。 - 【請求項3】 電源回路から、複数の負荷回路に対し、
それぞれ、別々の電源ラインを介して電源供給を行う電
源供給回路において、 前記各負荷回路への電源供給を行う電源ラインに、 外部からの制御信号に応じてオン/オフすることによ
り、電源の投入/遮断が可能な遮断素子と、 負荷回路の過電流を検出するための過電流検出用抵抗を
接続し、前記過電流検出用抵抗からの検出信号を基に、
負荷回路の過電流を検出した際、遮断素子をオフにし
て、過電流を検出した負荷回路の電源ライン遮断制御を
行う短絡保護制御部を設け、 更に、負荷回路の制御を行う制御回路を備え、 前記制御回路を、負荷回路と同一電源ラインに接続し、
前記遮断素子と並列に 、電流制限用抵抗を接続すると共
に、 前記制御回路として、遮断素子がオフの場合、電流制限
用抵抗を介して流れる電流で動作が保証される小電力駆
動可能な制御回路を使用したことを特徴とする電源供給
回路 。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07831294A JP3272535B2 (ja) | 1994-04-18 | 1994-04-18 | 電源供給回路 |
US08/343,229 US5592353A (en) | 1994-04-18 | 1994-11-22 | Power supply system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07831294A JP3272535B2 (ja) | 1994-04-18 | 1994-04-18 | 電源供給回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07288930A JPH07288930A (ja) | 1995-10-31 |
JP3272535B2 true JP3272535B2 (ja) | 2002-04-08 |
Family
ID=13658427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07831294A Expired - Fee Related JP3272535B2 (ja) | 1994-04-18 | 1994-04-18 | 電源供給回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5592353A (ja) |
JP (1) | JP3272535B2 (ja) |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10201210A (ja) * | 1997-01-10 | 1998-07-31 | Zexel Corp | ブラシレスモータ |
US6125448A (en) * | 1997-05-02 | 2000-09-26 | 3Com Corporation | Power subsystem for a communication network containing a power bus |
JPH10320087A (ja) * | 1997-05-22 | 1998-12-04 | Fujitsu Ltd | ディスク電源コントロール機能を有する接続ユニット |
US6181502B1 (en) | 1998-07-01 | 2001-01-30 | Western Digital Corporation | Faster access time in a disk drive by utilizing increased VCM potential voltage |
US6510525B1 (en) * | 1999-04-26 | 2003-01-21 | Mediaq, Inc. | Method and apparatus to power up an integrated device from a low power state |
US6857345B2 (en) * | 2000-08-14 | 2005-02-22 | Sd3, Llc | Brake positioning system |
US7171879B2 (en) * | 2001-07-02 | 2007-02-06 | Sd3, Llc | Discrete proximity detection system |
US8061245B2 (en) | 2000-09-29 | 2011-11-22 | Sd3, Llc | Safety methods for use in power equipment |
US8065943B2 (en) | 2000-09-18 | 2011-11-29 | Sd3, Llc | Translation stop for use in power equipment |
US7350444B2 (en) * | 2000-08-14 | 2008-04-01 | Sd3, Llc | Table saw with improved safety system |
US7100483B2 (en) * | 2000-08-14 | 2006-09-05 | Sd3, Llc | Firing subsystem for use in a fast-acting safety system |
US7827890B2 (en) | 2004-01-29 | 2010-11-09 | Sd3, Llc | Table saws with safety systems and systems to mount and index attachments |
US7210383B2 (en) | 2000-08-14 | 2007-05-01 | Sd3, Llc | Detection system for power equipment |
US7600455B2 (en) * | 2000-08-14 | 2009-10-13 | Sd3, Llc | Logic control for fast-acting safety system |
US20030056853A1 (en) | 2001-09-21 | 2003-03-27 | Gass Stephen F. | Router with improved safety system |
US7055417B1 (en) * | 1999-10-01 | 2006-06-06 | Sd3, Llc | Safety system for power equipment |
US7536238B2 (en) | 2003-12-31 | 2009-05-19 | Sd3, Llc | Detection systems for power equipment |
US7712403B2 (en) | 2001-07-03 | 2010-05-11 | Sd3, Llc | Actuators for use in fast-acting safety systems |
US9927796B2 (en) | 2001-05-17 | 2018-03-27 | Sawstop Holding Llc | Band saw with improved safety system |
US7024975B2 (en) * | 2000-08-14 | 2006-04-11 | Sd3, Llc | Brake mechanism for power equipment |
US20050041359A1 (en) * | 2003-08-20 | 2005-02-24 | Gass Stephen F. | Motion detecting system for use in a safety system for power equipment |
US7707920B2 (en) | 2003-12-31 | 2010-05-04 | Sd3, Llc | Table saws with safety systems |
US9724840B2 (en) * | 1999-10-01 | 2017-08-08 | Sd3, Llc | Safety systems for power equipment |
US7377199B2 (en) | 2000-09-29 | 2008-05-27 | Sd3, Llc | Contact detection system for power equipment |
US7836804B2 (en) * | 2003-08-20 | 2010-11-23 | Sd3, Llc | Woodworking machines with overmolded arbors |
US8459157B2 (en) | 2003-12-31 | 2013-06-11 | Sd3, Llc | Brake cartridges and mounting systems for brake cartridges |
US7225712B2 (en) | 2000-08-14 | 2007-06-05 | Sd3, Llc | Motion detecting system for use in a safety system for power equipment |
US20020017179A1 (en) * | 2000-08-14 | 2002-02-14 | Gass Stephen F. | Miter saw with improved safety system |
JP2001228941A (ja) * | 2000-02-16 | 2001-08-24 | Internatl Business Mach Corp <Ibm> | 電源装置及びコンピュータ |
US6385024B1 (en) * | 2000-03-07 | 2002-05-07 | Ss8 Networks, Inc. | System and method for monitoring current consumption from current share components |
AU2002950581A0 (en) * | 2002-08-02 | 2002-09-12 | Wayne Callen | Electrical safety circuit |
US6730953B2 (en) * | 2002-09-13 | 2004-05-04 | Mia-Com, Inc. | Apparatus, methods and articles of manufacture for a low control voltage switch |
US6803680B2 (en) * | 2002-09-13 | 2004-10-12 | Mia-Com, Inc. | Apparatus, methods, and articles of manufacture for a switch having sharpened control voltage |
US6934135B1 (en) * | 2003-02-28 | 2005-08-23 | Western Digital Technologies, Inc. | Disk drive monitoring a supply current to protect motor driver circuits |
US7139157B2 (en) * | 2004-07-30 | 2006-11-21 | Kyocera Wireless Corp. | System and method for protecting a load from a voltage source |
US7393167B2 (en) * | 2005-05-17 | 2008-07-01 | Be Aerospace, Inc. | Load-limiting and energy-dissipating mount for vehicle seating |
US7412610B2 (en) | 2005-05-18 | 2008-08-12 | Symbol Technologies, Inc. | System and method for power delivery to computing terminals |
JP2007188421A (ja) | 2006-01-16 | 2007-07-26 | Fujitsu Ltd | 電源供給制御装置および電源供給制御方法 |
JP4747849B2 (ja) * | 2006-01-20 | 2011-08-17 | オムロン株式会社 | スイッチング電源 |
JP5003245B2 (ja) * | 2007-03-30 | 2012-08-15 | 横河電機株式会社 | 電圧発生装置 |
JP2008271732A (ja) * | 2007-04-23 | 2008-11-06 | Toshiba Microelectronics Corp | 誘導性負荷駆動制御回路 |
JP2008306799A (ja) | 2007-06-05 | 2008-12-18 | Canon Inc | 電源装置、電源装置の制御方法、プログラム、及び記憶媒体 |
US8390226B1 (en) | 2007-07-20 | 2013-03-05 | Marvell International Ltd. | Voltage mode using pseudo current limit |
JP5055063B2 (ja) | 2007-08-10 | 2012-10-24 | キヤノン株式会社 | 電源制御システム及び電子装置 |
US8403649B2 (en) | 2008-01-17 | 2013-03-26 | Multiquip, Inc. | Digital control device |
US8207726B2 (en) * | 2008-09-05 | 2012-06-26 | Silver Spring Networks, Inc. | Determining electric grid endpoint phase connectivity |
JP5352570B2 (ja) * | 2010-12-13 | 2013-11-27 | 株式会社日立製作所 | 回転機の制御装置,回転機系,車両,電気自動車または発電システム |
DE102011010567A1 (de) * | 2011-02-07 | 2012-08-09 | Magna Electronics Europe Gmbh & Co.Kg | Bürstenloser Gleichstrommotor |
CN103427403B (zh) * | 2012-05-25 | 2016-08-24 | 华为终端有限公司 | 一种电子设备的保护方法和电子设备 |
US8665576B2 (en) | 2012-07-27 | 2014-03-04 | Hewlett-Packard Development Company, L.P. | Fuse circuits |
JP2014054086A (ja) * | 2012-09-07 | 2014-03-20 | Hirakawa Hewtech Corp | 電力供給装置 |
CN106602915A (zh) * | 2016-09-28 | 2017-04-26 | 深圳市盈动力科技有限公司 | 一种逆变装置的功率限制电路及逆变装置 |
US11296507B2 (en) * | 2017-07-07 | 2022-04-05 | The Board Of Trustees Of The Leland Stanford Junior University | Smart dim fuse: electrical load flexibility controller using sub-circuit voltage modulation and load sensing |
EP3780572B1 (en) * | 2018-05-02 | 2023-07-12 | Honor Device Co., Ltd. | Protective circuit for camera of terminal |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61107573A (ja) * | 1984-10-31 | 1986-05-26 | Citizen Watch Co Ltd | フロツピ−デイスクドライブ回路の電源モニタ− |
US5246479A (en) * | 1990-07-20 | 1993-09-21 | Micropolis Corporation | Drive motor controller for low power disk drive |
-
1994
- 1994-04-18 JP JP07831294A patent/JP3272535B2/ja not_active Expired - Fee Related
- 1994-11-22 US US08/343,229 patent/US5592353A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07288930A (ja) | 1995-10-31 |
US5592353A (en) | 1997-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3272535B2 (ja) | 電源供給回路 | |
JP2002538751A (ja) | 独立に調整可能な二重レベル電流しきい値 | |
US7859132B2 (en) | Apparatus, system, and method for safely connecting a device to a power source | |
JP3309331B2 (ja) | 電源供給回路及びそれを用いた機器 | |
JP2830786B2 (ja) | 活線挿抜回路 | |
JP3008848B2 (ja) | 電源装置 | |
JPH04114221A (ja) | コンピュータに於けるキースイツチ入力部の異常検出方法 | |
JP2864911B2 (ja) | 活線挿抜方式 | |
JP2003033010A (ja) | 電源回路及びその保護回路と保護方法 | |
JP2002215273A (ja) | 電源システム及び活線挿抜方法 | |
JP3365808B2 (ja) | モータ駆動制御回路、モータ駆動制御回路を備えた装置、及びモータ駆動制御方法 | |
JP2886339B2 (ja) | 給電中の直流配電バスを保護する装置 | |
JP3266982B2 (ja) | 電源切換え装置 | |
JP2910846B2 (ja) | 活線挿抜回路 | |
JP3627481B2 (ja) | インターフェイス回路 | |
JPH0513696A (ja) | 信号伝達回路 | |
JPH07298489A (ja) | 電圧生成回路 | |
JP2000003222A (ja) | 電源装置及び情報表示装置 | |
JP2004094821A (ja) | 記録装置 | |
KR20000077068A (ko) | 파워 모니터 및 제어용 집적회로 및 그 방법 | |
JPH07154921A (ja) | 並列運転電源装置 | |
JP3338923B2 (ja) | 電源保護回路 | |
JP2002032151A (ja) | 活栓挿抜対応給電方式 | |
US20040179448A1 (en) | OPU burnout protection circuit and optical drive utilizing the same | |
JP2697965B2 (ja) | 突入電流防止回路を備えた回路ユニット |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080125 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |