JP3272535B2

JP3272535B2 - 電源供給回路

Info

Publication number: JP3272535B2
Application number: JP07831294A
Authority: JP
Inventors: 徹篠原; 辰彦小杉
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-04-18
Filing date: 1994-04-18
Publication date: 2002-04-08
Anticipated expiration: 2017-04-08
Also published as: US5592353A; JPH07288930A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電源回路から、複数の
負荷回路に対し、それぞれ、別々の電源ラインを介して
電源供給を行う電源供給回路において、前記負荷回路で
短絡障害等が発生し、負荷回路に過電流が流れた場合、
他の負荷回路へ電圧変動等の影響を与えることなく、電
源ラインの遮断ができるようにした電源供給回路に関す
る。

【０００２】近年、例えば、磁気ディスク装置等の小型
化、低コスト化、高効率化、高信頼化に伴い、１台、若
しくは複数台の電源回路と、複数の負荷回路で構成され
た電源供給回路が必要になってきている。

【０００３】このような電源供給回路では、１つの負荷
回路で短絡等の障害が発生すると、他の負荷回路に影響
を及ぼす。このため、ヒューズやコンデンサ等による保
護回路が使用されていた。

【０００４】しかし、前記のような保護回路を使用して
も、遮断に時間がかかる、電源ラインに電圧変動が発生
する、保守に手間がかかる等の問題があった。そこで、
前記の問題点を解消し、高速、かつ確実な障害時の保護
ができる技術の開発が要望されていた。

【０００５】

【従来の技術】図２２〜図２６は、従来例を示した図で
あり、図２２〜図２６中、３は電源回路、４、４−１〜
４−ｎは負荷回路、６は三相モータ、７はモータ制御回
路、８は電流検出回路、１０は二端子モータ、１１は活
電挿抜用のコネクタ、Ｃ、Ｃ２はコンデンサ、Ｆはヒュ
ーズ、Ｑ１〜Ｑ１０はトランジスタ、Ｐ１〜Ｐ４はコネ
クタピン、Ｒ１、Ｒ３、Ｒ４は電流検出用抵抗、Ｒ２は
電流制限用抵抗、Ｐｔはプリント基板を示す。

【０００６】§１：従来例１の説明・・・図２２〜図２
４参照図２２は従来例１の装置ブロック図、図２３は従来例１
の負荷回路例１、図２４は従来例１の負荷回路例２であ
る。

【０００７】従来、例えば、図２２に示したように、電
源回路３から、複数の負荷回路４−１〜４−ｎに対し、
それぞれ、別々の電源ラインを介して電源供給を行う電
源供給回路が知られていた。このような電源供給回路で
は、１つの負荷回路で短絡等の障害が発生すると、電源
供給ラインに過電流が流れて、他の負荷回路に影響を与
える。

【０００８】このため、前記電源供給回路の各負荷回路
への電源ラインには、それぞれヒューズＦを接続して前
記過電流の遮断を行うと共に、その際の電圧変動を抑制
するために、前記電源供給回路の共通部分の電源ライン
間（＋ＶとＧＮＤ間）には、コンデンサＣ（大容量のコ
ンデンサ）が接続してある。

【０００９】前記負荷回路としては、例えば、図２３に
示したような三相モータ駆動回路がある。この三相モー
タ駆動回路には、三相モータ６を駆動するトランジスタ
Ｑ１〜Ｑ６と、前記トランジスタＱ１〜Ｑ６を駆動制御
するモータ制御回路７と、前記トランジスタに流れるモ
ータ電流を検出するための電流検出用抵抗Ｒ１と、前記
電流検出用抵抗Ｒ１で発生した電圧を基に、モータ電流
を検出する電流検出回路８等が設けてある。

【００１０】前記負荷回路では、電源供給回路の各電源
ライン（＋Ｖ、及びＧＮＤ）から、ヒューズＦを介して
電源を供給される。そして、前記モータ制御回路７の制
御により、各トランジスタＱ１〜Ｑ６を所定の順序でオ
ン／オフ制御することにより、三相モータ６を回転駆動
する。

【００１１】前記のように、各トランジスタＱ１〜Ｑ６
をオン／オフ制御して三相モータ６に電流を流すと、モ
ータ電流が電流検出用抵抗Ｒ１に流れ、その両端にモー
タ電流に比例した電圧を発生する。

【００１２】そこで、前記電流検出用抵抗Ｒ１に発生し
た電圧を、電流検出回路８に取り込んで、前記検出した
電圧から、モータ電流を検出し、モータ制御回路７へフ
ィードバックする。モータ制御回路７では、電流検出回
路８を介してフィードバックされたモータ電流の検出信
号を基に、三相モータ６を定速度で回転させる制御を行
う。

【００１３】また、前記負荷回路としては、例えば、図
２４に示したような二端子モータ駆動回路がある。この
二端子モータ駆動回路には、二端子モータ１０を駆動す
るトランジスタＱ７〜Ｑ１０と、前記トランジスタＱ７
〜Ｑ１０を駆動制御するモータ制御回路７と、前記トラ
ンジスタに流れるモータ電流を検出するための電流検出
用抵抗Ｒ３、Ｒ４と、前記電流検出用抵抗Ｒ３、Ｒ４で
発生した電圧を基に、モータ電流を検出する電流検出回
路８等が設けてある。

【００１４】この負荷回路では、前記電源供給回路の各
電源供給ライン（＋Ｖ、及びＧＮＤ）から、ヒューズＦ
を介して電源を供給される。そして、前記モータ制御回
路７の制御により、各トランジスタＱ７〜Ｑ１０を所定
の順序でオン／オフ制御することにより、二端子モータ
１０を回転駆動する。

【００１５】前記のように、各トランジスタＱ７〜Ｑ１
０をオン／オフ制御して二端子モータ１０に電流を流す
と、モータ電流が電流検出用抵抗Ｒ３、Ｒ４に流れ、そ
の両端にモータ電流に比例した電圧を発生する。

【００１６】そこで、前記電流検出用抵抗Ｒ３、Ｒ４に
発生した電圧を、電流検出回路８に取り込んで、前記検
出した電圧から、モータ電流を検出し、モータ制御回路
７へフィードバックする。前記モータ制御回路７では、
電流検出回路８を介してフィードバックされたモータ電
流の検出信号を基に、二端子モータ１０を定速度で回転
させる制御を行う。

【００１７】前記のようにして三相モータ６、或いは二
端子モータ１０を回転駆動するが、その際、前記各部の
いずれかの部分（例えば、トランジスタ）で短絡障害が
発生すると、電源ラインに過電流が流れることがある。
この時、ヒューズＦにより、電源ラインを遮断して、負
荷回路へ流入する電流を遮断する。

【００１８】また、前記ヒューズＦの溶断により過電流
の遮断を行う際に発生する電源ラインの電圧変動は、コ
ンデンサＣで吸収し、他の負荷回路への影響を少なくし
ている。

【００１９】§２：従来例２の説明・・・図２５、図２
６参照図２５は従来例２の装置ブロック図である。また、図２
６は、従来例２の負荷回路例であり、Ａ図は回路図、Ｂ
図は動作時のタイムチャートである。

【００２０】従来例２は、活電挿抜を可能とした負荷回
路の例である。図２５に示したように、電源供給回路に
は、電源回路３と、複数の負荷回路４−１、４−２・・
・４−ｎが設けてあり、電源回路３から、電源ラインを
介して各負荷回路に電源を供給している。

【００２１】この場合、各負荷回路への電源ラインに
は、それぞれ活電挿抜用の特別なコネクタ１１が接続し
てあり、各負荷回路単位で活電挿抜ができるように構成
されている。

【００２２】前記負荷回路の１例を図２６に示す。この
負荷回路は、プリント基板Ｐｔ上に搭載された回路であ
り、該プリント基板Ｐｔの一端には、前記コネクタ１１
が設けてあり、このコネクタ１１を介して、負荷回路に
電源が供給されるようになっている。

【００２３】この場合、前記プリント基板Ｐｔには、負
荷回路４、コンデンサＣ２、ヒューズＦ、電流制限用抵
抗Ｒ２等が設けてある。そして、負荷回路４の過電流を
ヒューズＦで遮断するように構成されている。

【００２４】また、前記コネクタ１１には、複数のコネ
クタピンＰ１、Ｐ２、Ｐ３、Ｐ４（雄雌１組になったピ
ン）が設けてあり、コネクタピンＰ１、Ｐ２が電源の＋
Ｖ側のピン、コネクタピンＰ３が信号ラインＳのピン、
コネクタピンＰ４がＧＮＤ側のピンとなっている。

【００２５】そして、前記コネクタピンは、各ピンの取
り付け部からの長さが、雄側は全て等しい長さである
が、雌側（負荷回路側）は各ピンの長さが異なってい
る。この場合、雌側の各コネクタピンは、ピンの取り付
け部からの長さが次のように異なっている。すなわち、
Ｐ１、Ｐ４が同じ長さのピンであり、Ｐ２、Ｐ３が少し
ずつ短くなっている。そして、ピンの長さは、Ｐ１＝Ｐ
４＞Ｐ２＞Ｐ３の関係になっている。

【００２６】このような構成にすると、コネクタ１１を
結合（雄雌コネクタピンの結合）する場合は、先ず最初
にＰ１とＰ４が接続し、続いてＰ２、Ｐ３の順で接続す
る。また、コネクタ１１を抜く（雄雌コネクタピンの結
合を解除する）時は、前記の逆の順序となる。

【００２７】前記のようにしてコネクタ１１を結合した
時は、先ず、Ｐ１、Ｐ４が接続し、＋Ｖ側電源ライン→
Ｐ１→電流制限用抵抗Ｒ２→ヒューズＦ→コンデンサＣ
２→Ｐ４→ＧＮＤ側電源ラインの順に電流が流れ、コン
デンサＣ２を、Ｒ２×Ｃ２の時定数を持って徐々に充電
する。これにより、コネクタ結合時の突入電流を抑制す
る。

【００２８】その後、コンデンサＣ２に充電が行われ
て、コンデンサＣ２の電圧が上昇して、或る電圧に達し
た時点で、Ｐ２が接続されると、電流制限用抵抗Ｒ２を
短絡するので、コンデンサＣ２の電圧は規定値まで上昇
し、負荷回路４に十分な動作電圧が供給される。

【００２９】その後、Ｐ３が接続されると、負荷回路４
に信号ラインが接続され、外部からの制御信号等が供給
される。この状態で負荷回路４は通常動作を開始する。
また、コネクタ１１を抜く時は、先ず、Ｐ３が抜かれ
て、信号の供給が停止する。その後、Ｐ２が抜かれる
と、電流制限用抵抗Ｒ２を介して、制限された電流が流
れる。続いて、Ｐ１、Ｐ４が抜かれると、全ての電源が
遮断される。

【００３０】例えば、Ｂ図に示したように、タイミング
ｔ１でＰ１、Ｐ４が接続されると、で示したように、
コンデンサＣ２に電流制限用抵抗Ｒ２を介して充電電流
が流れ、コンデンサＣ２を充電する。

【００３１】そして、タイミングｔ２で、Ｐ２が接続さ
れると、コンデンサＣ２の電圧が規定の電圧に達し、負
荷回路４に十分な動作電圧を供給する。その後、タイミ
ングｔ３でＰ３が接続されると、負荷回路４に外部から
の信号が入力し、該負荷回路４は通常動作を開始する。

【００３２】

【発明が解決しようとする課題】前記のような従来のも
のにおいては、次のような課題があった。 (1) ：負荷回路の短絡等により過電流が流れた場合、ヒ
ューズにより各負荷回路の電源ラインを遮断している。
しかし、ヒューズによる遮断動作（溶断）は時間がかか
り、他の負荷回路に電圧降下や、電圧変動等の影響を与
える。

【００３３】このため、電源ラインに、大容量のコンデ
ンサを設けて、他の負荷回路への影響を防止している。
しかし、大容量のコンデンサは高価なものであり、装置
のコストアップの原因となる。

【００３４】また、コンデンサは、特性の劣化があり、
信頼性が低下するだけでなく、定期的にオーバーホール
（定期的な交換等を含む）をする必要があり、保守に手
間がかかる。

【００３５】(2) ：負荷回路で短絡障害が発生した場
合、ヒューズを溶断させることにより、他の負荷回路に
電圧変動等の影響を与えないような回路構成としてい
た。しかし、ヒューズが溶断するまでの間、電源電圧を
規格内に保つための工夫が必要である。

【００３６】このため、実際は電源ラインに大容量のコ
ンデンサを実装したり、電源容量を大きくすることで対
応していた。従って、コスト、信頼性、設計条件の制約
等の面で問題が多かった。

【００３７】(3) ：前記従来例２に示したような活電挿
抜を行う装置においては、電流制限用抵抗を実装する必
要があり、負荷回路の設計上の制約が大きい欠点があ
る。また、電流制限用抵抗のロスによる効率の低下、該
抵抗での発熱による信頼性の低下等の欠点がある。

【００３８】本発明は、前記のような従来の課題を解決
し、ヒューズを使用することなく、負荷回路の短絡障害
等による過電流を高速遮断して、負荷回路の保護を行う
と共に、過電流遮断時に他の負荷回路に対して、電圧変
動等の影響を与えないようにすることを目的としてい
る。

【００３９】また、本発明は、高速動作が可能な遮断素
子を使用して電源ラインの投入／遮断特性を改善するこ
とにより、コンデンサの小型化、装置の低コスト化、高
効率化、高信頼化を実現することを目的とする。

【００４０】更に、本発明は、特別な活電挿抜用のコネ
クタを使用することなく、活電挿抜ができるようにする
ことを目的としている。

【００４１】

【課題を解決するための手段】本発明は前記の目的を達
成するため、次のように構成した。 (1) ：電源回路から、複数の負荷回路に対し、それぞ
れ、別々の電源ラインを介して電源供給を行う電源供給
回路において、前記各負荷回路への電源供給を行う電源
ラインに、外部からの制御信号に応じてオン／オフする
ことにより、電源の投入／遮断が可能な遮断素子と、負
荷回路の過電流を検出するための過電流検出用抵抗を接
続し、前記過電流検出用抵抗からの検出信号を基に、負
荷回路の過電流を検出した際、遮断素子をオフにして、
過電流を検出した負荷回路の電源ライン遮断制御を行う
短絡保護制御部を設けると共に、前記遮断素子をオンに
して、負荷回路への電源投入制御を行う際、前記遮断素
子に対し、短時間のオン／オフを繰り返しながら負荷回
路の電圧を上昇させる制御を行う制御手段を備えている
ことを特徴とする。

【００４２】(2) ：前記(1) の電源供給回路において、
更に、負荷回路の電圧を監視する電圧監視回路を備え、
前記電圧監視回路からの電圧検出信号に基づき、負荷回
路の電圧が規定値以上になったことを確認してから、前
記遮断素子をオンにして、電源の投入制御を行う制御手
段を備えていることを特徴とする。

【００４３】(3) ：電源回路から、複数の負荷回路に
対し、それぞれ、別々の電源ラインを介して電源供給を
行う電源供給回路において、前記各負荷回路への電源供
給を行う電源ラインに、外部からの制御信号に応じてオ
ン／オフすることにより、電源の投入／遮断が可能な遮
断素子と、負荷回路の過電流を検出するための過電流検
出用抵抗を接続し、前記過電流検出用抵抗からの検出信
号を基に、負荷回路の過電流を検出した際、遮断素子を
オフにして、過電流を検出した負荷回路の電源ライン遮
断制御を行う短絡保護制御部を設け、更に、負荷回路の
制御を行う制御回路を備え、前記制御回路を、負荷回路
と同一電源ラインに接続し、前記遮断素子と並列に、電
流制限用抵抗を接続すると共に、前記制御回路として、
遮断素子がオフの場合、電流制限用抵抗を介して流れる
電流で動作が保証される小電力駆動可能な制御回路を使
用したことを特徴とする。

【００４４】

【作用】図１は本発明の原理説明図であり、図１中、図
２２〜図２６と同じものは、同一符号で示してある。ま
た、２０は遮断回路、２０Ａは遮断素子、２８Ａは制御
回路、２９は電圧監視回路、２１は短絡保護制御部、Ｒ
ｄは過電流検出用抵抗を示す。以下、前記構成に基づく
本発明の作用を、図１に基づいて説明する。電源ライン
の電圧が立ち上がると、遮断回路２０の電流制限用抵抗
Ｒ６を介して負荷回路に電流が流れ、負荷回路の電圧が
徐々に立ち上がる。その後、制御回路２８Ａ、及び電圧
監視回路２９からの制御信号により、短絡保護制御部２
１では、遮断素子２０Ａをオンにする。

【００４５】前記遮断素子２０Ａがオンになると、遮断
素子２０Ａにより電流制限用抵抗Ｒ６をバイパスして、
負荷回路に電流が流れる。このため、負荷回路の電圧は
規定の電圧まで上昇し、該負荷回路では、通常動作を開
始する。

【００４６】その後、例えば、負荷回路で短絡障害が発
生し、過電流検出用抵抗Ｒｄに過電流が流れると、短絡
保護制御部２１では、遮断素子２０Ａをオフにして、電
源ラインを遮断し、負荷回路への電源供給を停止する。

【００４７】以上のようにして、負荷回路での短絡障害
等が発生した場合、電源ラインに接続された遮断回路２
０の遮断素子２０Ａをオフにして、負荷回路への電源供
給を停止する。

【００４８】この場合、遮断素子２０Ａのオフ動作は、
従来のようなヒューズの遮断動作に比べて、高速動作が
できる。従って、電源容量の適正化を可能とし、かつ、
電圧変動を防止するためのコンデンサを削除することが
できる。また、電源ラインの遮断時に、電圧降下や電圧
変動による他の負荷回路への影響を少なくすることがで
きる。

【００４９】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。なお、以下に説明する実施例は、磁気ディスクサ
ブシステム、或いは、磁気ディスク装置に適用した実施
例である。

【００５０】図２〜図２１は本発明の実施例を示した図
であり、図２〜図２１中、図１、図２２〜図２６と同じ
ものは、同一符号で示してある。また、２３はスピンド
ルモータ、２４はコンパレータ、２５は短絡保護制御回
路、２６はドライバ（ＤＶ）、２８はＭＰＵ（マイクロ
プロセッサ）、２９は電圧監視回路、３１はフリップフ
ロップ回路（ＦＦ）、３２はＡＮＤ回路、３３、３７、
３８はＯＲ回路、３４はボイスコイルモータ（以下「Ｖ
ＣＭ」と記す）、４１は電圧監視用ＩＣ（集積回路）、
４２はスピンドルモータ駆動回路、４３はＶＣＭ駆動回
路、４４はコネクタを示す。

【００５１】なお、以下の説明で使用する信号は、次の
通りである。 *F-SET：ＦＦセット信号、*F-RESET：ＦＦリセット信
号、*H-FET-OFF：ＦＥＴオフ信号、FET-ON：ＦＥＴオン
信号、*PWRST：パワーリセット信号、*OVCRT：過電流検
出信号。

【００５２】（実施例１の説明）図２〜図５は、本発明
の実施例１を示した図である。以下、図２〜図５に基づ
いて、実施例１を説明する。

【００５３】§１：装置全体の構成の説明・・・図２参
照図２は実施例１の装置ブロック図である。実施例１の装
置には、電源回路３と、複数の負荷回路４−１〜４−ｎ
が設けてあり、各負荷回路４−１〜４−ｎは、それぞれ
電源ラインを介して電源回路３に対し、並列接続されて
いる。

【００５４】また、各負荷回路４−１〜４−ｎの電源ラ
インには、負荷回路の過電流を検出するための過電流検
出用抵抗Ｒｄと、過電流を検出した場合に、該当する負
荷回路の電源ラインを遮断する遮断回路２０が設けてあ
る。

【００５５】更に、前記各過電流検出用抵抗Ｒｄからの
過電流検出信号を基に、前記遮断回路２０の遮断制御を
行うための短絡保護制御部２１が設けてあり、この短絡
保護制御部２１で負荷回路の過電流を検出した場合に、
遮断回路２０へ制御信号を送り、電源ラインを遮断する
ように構成されている。

【００５６】前記のように、実施例１の装置には、負荷
回路と、遮断回路２０と、過電流検出用抵抗Ｒｄと、短
絡保護制御部２１とを１組とした回路が、複数設けてあ
り、各負荷回路での短絡障害発生時の回路保護等を行う
ように構成されている。

【００５７】この場合、前記１つの負荷回路が、例え
ば、磁気ディスク装置全体であっても良いし、磁気ディ
スク装置の各回路（スピンドルモータ駆動回路、ＶＣＭ
駆動回路等）であっても良い。また、前記遮断回路２０
は、従来のようなヒューズを使用したものではなく、Ｆ
ＥＴ（電界効果型トランジスタ）等の半導体素子からな
る高速応答遮断素子を使用する。

【００５８】前記構成の装置において、通常運用時に
は、遮断回路２０は電源ラインを閉路していて、各負荷
回路に電源回路３から電源が供給されている。そして、
負荷回路で短絡障害等が発生し、電源ラインに過電流が
流れると、過電流検出用抵抗Ｒｄには、前記過電流に比
例した電圧が発生する。

【００５９】短絡保護制御部２１では、前記過電流検出
用抵抗Ｒｄに発生した電圧を検出すると、直ちに、遮断
回路２０へ制御信号を送出し、該遮断回路２０により電
源ラインを遮断する。このような動作により、負荷回路
で短絡障害等が発生した場合に、電源ラインを遮断し
て、他の負荷回路への電圧変動等の影響を防止する。

【００６０】§２：具体例による各部の説明・・・図３
参照図３は図２の一部詳細図である。図３に示した例は、図
２に示した負荷回路の内の１つの負荷回路（例えば、負
荷回路４−ｎ）の具体例である。

【００６１】この例では、例えば、負荷回路４−ｎに、
磁気ディスク装置を構成するスピンドルモータ駆動回路
（スピンドルモータを含めて図示してある）を設け、遮
断回路２０にＦＥＴ（電界効果型トランジスタ）Ｑ１１
と、電流制限用抵抗Ｒ６を設け、短絡保護制御部２１
に、コンパレータ２４と、短絡保護制御回路２５と、ド
ライバ（ＤＶ）２６を設けた。

【００６２】前記コンパレータ２４は、過電流検出用抵
抗Ｒｄに発生する電圧（電源ラインに流れる電流に比例
した電圧）を、予め内部に設定されている基準値と比較
して、過電流を検出し、過電流検出信号*OVCRTを出力す
るものである。

【００６３】短絡保護制御回路２５は、前記コンパレー
タ２４からの過電流検出信号*OVCRT、及び外部からの制
御信号（後述する）を基に、ＦＥＴＱ１１の投入／遮断
を制御するためのＦＥＴオン信号FET-ONを出力するもの
である。

【００６４】ドライバ（ＤＶ）２６は、短絡保護制御回
路２５から出力されるＦＥＴオン信号FET-ONを基に、遮
断回路２０のＦＥＴＱ１１を駆動するものである。ま
た、前記負荷回路４−ｎ内の構成は次の通りである。す
なわち、前記負荷回路４−ｎには、磁気ディスクを回転
させるためのスピンドルモータ２３と、前記スピンドル
モータ２３を駆動するトランジスタＱ１〜Ｑ６と、前記
各トランジスタを駆動制御するモータ制御回路７と、モ
ータ電流を検出するための電流検出用抵抗Ｒ１と、前記
電流検出用抵抗Ｒ１で発生した電圧を基に、モータ電流
を検出する電流検出回路８等が設けてある。

【００６５】この負荷回路では、各電源ライン（＋Ｖ、
及びＧＮＤ）から、遮断回路２０を介して電源を供給さ
れる。そして、前記モータ制御回路７の制御により、各
トランジスタＱ１〜Ｑ６を所定の順序でオン／オフ制御
することにより、スピンドルモータ２３を回転駆動す
る。

【００６６】前記のように、各トランジスタＱ１〜Ｑ６
をオン／オフ制御してスピンドルモータ２３に電流を流
すと、モータ電流が抵抗Ｒ１に流れ、その両端にモータ
電流に比例した電圧を発生する。そこで、前記抵抗Ｒ１
に発生した電圧を電流検出回路８に取り込んでモータ電
流を検出し、モータ制御回路７へフィードバックする。

【００６７】前記モータ制御回路７では、電流検出回路
８を介してフィードバックされたモータ電流の検出信号
を基に、トランジスタを駆動してスピンドルモータ２３
を定速度で回転させる制御を行う。

【００６８】§３：図２、図３の各部の詳細な説明・・
・図４、図５参照図４は図３の各部の説明図１であり、Ａ図はコンパレー
タ、Ｂ図は電圧監視回路である。また、図５は図３の各
部の説明図２であり、Ａ図はＭＰＵと電圧監視回路を示
した図、Ｂ図は短絡保護制御回路を示した図である。

【００６９】(1) ：コンパレータの説明・・・図４のＡ
図参照図３の短絡保護制御部２１に設けたコンパレータ２４の
１例を図４のＡ図に示す。この例では、コンパレータ２
４を、コンパレータＣＯＭＰと、抵抗Ｒ１１、Ｒ１２、
Ｒ１３等で構成した。

【００７０】そして、前記抵抗Ｒ１２、及び抵抗Ｒ１３
を直列接続して、電源ライン間（＋１２ＶラインとＧＮ
Ｄラインの間）に接続し、抵抗Ｒ１２、Ｒ１３の接続点
の電圧をコンパレータＣＯＭＰの基準電圧として、該オ
ペアンプＯＰに入力する。

【００７１】また、コンパレータＣＯＭＰには、電源ラ
インに接続された過電流検出用抵抗Ｒｄからの電圧を入
力し、前記基準電圧と比較するように構成されている。
そして、このコンパレータ２４から、過電流検出信号*O
VCRTを出力する。

【００７２】(2) ：電圧監視回路の説明・・・図４のＢ
図参照前記図２に示した装置には、図４のＢ図に示したような
電源電圧の監視を行うための電圧監視回路２９が設けて
ある。

【００７３】例えば、電圧監視回路２９は、電源ライン
の電圧を検出して、負荷回路の電圧が正常に立ち上がっ
ているか否か等の監視を行う電圧監視用ＩＣ（集積回
路）４１と、出力側に接続された抵抗Ｒ１５等で構成さ
れており、＋５Ｖの電源ラインを接続されている。

【００７４】この電圧監視回路２９では、＋５Ｖの電源
ラインの電圧を監視し、電源電圧が規定値まで立ち上が
っているか否かに応じて、パワーリセット信号*PWRSTを
出力するものである。なお、前記＋５Ｖの電源ライン
は、図２に示した電源回路３に接続されている。

【００７５】前記パワーリセット信号*PWRSTは、電源電
圧が規定値より低い場合はローレベルＬであり、電源電
圧が規定値まで立ち上がるとハイレベルＨとなる信号で
ある。

【００７６】(3) ：電圧監視回路と、ＭＰＵの説明・・
・図５のＡ図参照前記図２に示した装置には、前記電圧監視回路２９の外
に、前記負荷回路の制御を行うためのＭＰＵが設けてあ
り、その１例を図５のＡ図に示す。

【００７７】図示のように、前記＋５Ｖの電源ラインに
は、前記電圧監視回路２９の外に、負荷回路を制御する
ためのＭＰＵ２８が接続してあり、該ＭＰＵ２８によ
り、負荷回路の制御（この例では、磁気ディスク装置の
制御）を行うように構成されている。

【００７８】そして、このＭＰＵ２８では、前記負荷回
路の制御を行うと共に、短絡保護制御部２１の制御も行
う。この場合、ＭＰＵ２８では、短絡保護制御部２１に
対する制御信号として、ＦＦセット信号*F-SETと、ＦＦ
リセット信号*F-RESETと、ＦＥＴオフ信号*H-FET-OFFを
出力するように構成されている。

【００７９】ＦＦセット信号*F-SETはＭＰＵよりＦＥＴ
をＯＮする信号、ＦＦリセット信号*F-RESETはＭＰＵよ
りＦＥＴをＯＦＦする信号、ＦＥＴオフ信号*H-FET-OFF
は*OVCRTによりＦＥＴをＯＦＦすることを許可する信号
である。*F-SETと、*F-RESETはＭＰＵが指示しないかぎ
りＨレベルであり、ＭＰＵが指示すると一時的にＬとな
るが、ただちにＨにもどるように予め設ける。

【００８０】前記各信号は次のように出力される。ＭＰ
Ｕ２８が遮断回路２０のＦＥＴＱ１１をオンさせる場合
は、（ＦＦリセット信号*F-RESETをハイレベルＨ）ＦＦ
セット信号*F-SETをローレベルＬにする。

【００８１】また、前記ＦＥＴＱ１１をオフにする場合
は、ＦＦリセット信号*F-RESETをローレベルＬにする
（ＦＦセット信号*F-SETをハイレベルＨ）。また、*OVC
RTがローレベルで前記ＦＥＴＱ１１をオフさせる場合
は、ＦＥＴオフ信号*H-FET-OFFをローレベルＬにするこ
とにより許可する。

【００８２】(4) ：短絡保護制御回路の説明・・・図５
のＢ図参照図３に示した短絡保護制御回路２５の１例を図５のＢ図
に示す。この例では、短絡保護制御回路２５に、フリッ
プフロップ回路（ＦＦ）３１と、ＡＮＤ回路３２と、Ｏ
Ｒ回路３３が設けてある。

【００８３】そして、ＯＲ回路３３には、ＭＰＵ２８か
らのＦＥＴオフ信号*H-FET-OFFと、コンパレータ２４か
らの過電流検出信号*OVCRTが入力し、ＡＮＤ回路３２に
は、前記ＯＲ回路３３の出力と、電圧監視回路２９から
のパワーリセット信号*PWRSTが入力している。

【００８４】また、フリップフロップ回路（ＦＦ）３１
には、前記ＡＮＤ回路３２の出力と、ＭＰＵ２８からの
ＦＦセット信号*F-SETと、ＦＦリセット信号*F-RESETが
入力している。

【００８５】なお、フリップフロップ回路（ＦＦ）３１
では、前記ＦＦセット信号*F-SETがローレベルＬになる
とセットされて、Ｑ出力からハイレベルＨのＦＥＴオン
信号FET-ONが出力する。

【００８６】また、ＦＦリセット信号*F-RESETがローレ
ベルＬになった場合、及びＡＮＤ回路３２の出力がロー
レベルＬになった場合に、フリップフロップ回路（Ｆ
Ｆ）３１を*F-SET信号に関係なくリセットし、そのＱ出
力からローレベルＬのＦＥＴオン信号FET-ONを出力す
る。

【００８７】そして、前記フリップフロップ回路（Ｆ
Ｆ）３１から出力されるＦＥＴオン信号FET-ONは、ドラ
イバ（ＤＶ）２６と、ＭＰＵ２８へ送られる。前記短絡
保護制御部２１の動作は次の通りである。なお、以下の
説明で、Ｈはハイレベル、Ｌはローレベルを示す。

【００８８】：*F-SET＝Ｌ、*F-RESET＝Ｈ、*PWRST＝
Ｈ、*OVCRT＝Ｈ、*H-FET-OFF＝Ｈ、の場合は、ＦＥＴオ
ン信号FET-ON＝Ｈとなる。この状態は、通常動作時の状
態であり、ＦＥＴＱ１１がオンとなり、負荷回路が通常
の動作を行う。

【００８９】：前記の状態から、*OVCRT＝Ｌとなっ
ても受け付けないが、*F-SET＝Ｈ、*F-RESET＝Ｌになる
と、ＦＥＴオン信号FET-ON＝Ｌとなる。この状態は、電
源電圧は正常であるが、ＦＥＴＱ１１をオフにして、負
荷回路への電源供給を停止した状態である。

【００９０】：*F-SET＝Ｈ、*F-RESET=Ｈ、*PWRST=Ｈ、*
F-FET-OFF ＝Ｌの場合は*OVCRT＝Ｌとなっても受け付け
ないが、*OVCRT＝Ｌになると、ＦＥＴオン信号FET-ON＝
Ｌとなる。この状態は、過電流を検出した状態であり、
ＦＥＴＱ１１がオフとなり、負荷回路の電源供給が停止
する。

【００９１】§４：実施例１の動作説明以下、前記実施例１の動作を説明する。電源ラインの電
圧が立ち上がると、遮断回路２０の電流制限用抵抗Ｒ６
を介して負荷回路に電流が流れ、負荷回路の電圧が徐々
に立ち上がる。その後、ＭＰＵ２８から、ローレベルＬ
のＦＦセット信号*F-SETが出力されると、短絡保護制御
部２１では、ハイレベルＨのＦＥＴオン信号FET-ONを出
力し、ドライバ２６の駆動により遮断回路２０のＦＥＴ
Ｑ１１をオンにする。

【００９２】前記ＦＥＴＱ１１がオンになると、ＦＥＴ
Ｑ１１により電流制限用抵抗Ｒ６をバイパスして、負荷
回路に電流が流れる。このため、負荷回路の電圧は規定
の電圧まで上昇し、該負荷回路では、通常動作を開始す
る。

【００９３】その後、例えば、負荷回路で短絡障害が発
生し、過電流検出用抵抗Ｒｄに過電流が流れると、短絡
保護制御部２１では、ローレベルＬのＦＥＴオン信号FE
T-ONを出力する。このため、遮断回路２０のＦＥＴＱ１
１がオフとなり、負荷回路への電源供給を停止する。

【００９４】以上のようにして、負荷回路での短絡障害
等が発生した場合、電源ラインに接続された遮断回路２
０のＦＥＴＱ１１をオフにして、負荷回路への電源供給
を停止する。この場合、ＦＥＴＱ１１のオフ動作は、従
来のようなヒューズの遮断動作に比べて、高速動作がで
きる。

【００９５】従って、電源ラインの遮断時に、電圧降下
や電圧変動による他の負荷回路への影響を少なくするこ
とができる。なお、前記回路では短絡障害等による過電
流を検出しているが、その外にも、例えば、過電流では
ないが、ＭＰＵ２８の指示した電流と異なる電流（異常
電流）が流れた場合にも、ＦＥＴＱ１１をオフにして電
源ラインを遮断しても良い。

【００９６】（実施例２の説明）図６〜図１１は、本発
明の実施例２を示した図であり、以下、図６〜図１１に
基づいて、実施例２を説明する。

【００９７】§１：装置全体の構成の説明・・・図６参
照図６は実施例２の装置ブロック図である。実施例２は、
過電流検出用抵抗Ｒｄを、負荷回路内の電流検出用抵抗
と兼用した例であり、他の構成は前記実施例１と同じで
ある。

【００９８】図示のように、実施例２の装置には、電源
回路３と、複数の負荷回路４−１〜４−ｎが設けてあ
り、各負荷回路４−１〜４−ｎは、それぞれ電源ライン
を介して電源回路３に対し、並列接続されている。ま
た、各負荷回路４−１〜４−ｎの電源ラインには、過電
流を検出した場合に、該当する負荷回路の電源ラインを
遮断する遮断回路２０が設けてある。

【００９９】また、負荷回路内の各過電流検出用抵抗か
らの過電流検出信号を基に、前記遮断回路２０の遮断制
御を行うための短絡保護制御部２１が設けてあり、この
短絡保護制御部２１で負荷回路の過電流を検出した場合
に、遮断回路２０へ制御信号を送り、電源ラインを遮断
するように構成されている。

【０１００】前記のように、実施例２の装置には、負荷
回路と、遮断回路２０と、短絡保護制御部２１とを１組
とした回路が複数設けてあり、各負荷回路での短絡障害
発生時の回路保護等を行うように構成されている。

【０１０１】この場合、前記１つの負荷回路が、例え
ば、磁気ディスク装置全体であっても良いし、磁気ディ
スク装置の各回路（スピンドルモータ駆動回路、ＶＣＭ
駆動回路等）であっても良い。また、前記遮断回路２０
は、従来のようなヒューズを使用したものではなく、Ｆ
ＥＴ（電界効果型トランジスタ）等の半導体素子からな
る高速応答遮断素子を使用する。

【０１０２】前記構成の装置において、通常運用時に
は、遮断回路２０は電源ラインを閉路していて、各負荷
回路に電源回路３から電源が供給されている。そして、
負荷回路で短絡障害等が発生し、電源ラインに過電流が
流れると、負荷回路内の過電流検出用抵抗には、前記過
電流に比例した電圧が発生する。

【０１０３】短絡保護制御部２１では、前記過電流検出
用抵抗に発生した電圧を検出すると、直ちに、遮断回路
２０へ制御信号を送出し、該遮断回路２０により電源ラ
インを遮断する。このような動作により、負荷回路で短
絡障害等が発生した場合に、電源ラインを遮断して、他
の負荷回路への電圧変動等の影響を防止する。

【０１０４】§２：負荷回路の具体例１による説明・・
・図７参照図７は図６の一部詳細図１である。図７に示した例は、
図６に示した負荷回路の内の１つの負荷回路（例えば、
負荷回路４−ｎ）の具体例である。

【０１０５】この例では、例えば、負荷回路４−ｎに、
磁気ディスク装置を構成するスピンドルモータを駆動す
るスピンドルモータ駆動回路を設け（スピントルモータ
も含めて図示してある）、遮断回路２０にＦＥＴＱ１１
と、電流制限用抵抗Ｒ６を設け、短絡保護制御部２１
に、コンパレータ２４と、短絡保護制御回路２５と、ド
ライバ（ＤＶ）２６を設けた。

【０１０６】また、この例では、負荷回路内の電流検出
用抵抗Ｒ１を、図２、図３に示した過電流検出用抵抗Ｒ
ｄと兼用しており、前記電流検出用抵抗Ｒ１で発生した
電圧を、過電流検出用の信号として、コンパレータ２４
に入力している。

【０１０７】なお、他の構成、及びスピンドルモータ駆
動回路の動作は、前記実施例１の構成と同じなので、説
明は省略する。 §３：負荷回路の具体例２による説明・・・図８参照図８に示した例は、図６に示した負荷回路の内の１つの
負荷回路（例えば、負荷回路４−ｎ）の具体例である。

【０１０８】この例では、例えば、負荷回路４−ｎに、
磁気ディスク装置を構成するＶＣＭ（ボイスコイルモー
タ）３４を駆動するＶＣＭ駆動回路（ＶＣＭも含めて図
示してある）を設け、遮断回路２０にＦＥＴＱ１１と、
電流制限用抵抗Ｒ６を設け、短絡保護制御部２１に、コ
ンパレータ２４−１と、コンパレータ２４−２と、短絡
保護制御回路２５と、ドライバ（ＤＶ）２６を設けた。

【０１０９】また、前記ＶＣＭ駆動回路は、ＶＣＭ３４
を駆動するためのトランジスタＱ７〜Ｑ１０と、前記各
トランジスタを駆動制御するモータ制御回路７と、モー
タ電流を検出するための電流検出用抵抗Ｒ３、Ｒ４と、
前記電流検出用抵抗Ｒ３、Ｒ４で発生した電圧を基に、
モータ電流を検出する電流検出回路８等で構成されてい
る。

【０１１０】そして、前記電流検出用抵抗Ｒ３、Ｒ４
を、過電流検出用抵抗と兼用しており、前記電流検出用
抵抗Ｒ３、Ｒ４で発生した電圧を、それぞれ過電流検出
用の信号として、コンパレータ２４−１、２４−２に入
力している。

【０１１１】この負荷回路では、各電源ライン（＋Ｖ、
及びＧＮＤ）から、遮断回路２０を介して電源を供給さ
れる。そして、前記モータ制御回路７の制御により、各
トランジスタＱ７〜Ｑ１０を所定の順序でオン／オフ制
御することにより、ＶＣＭ３４を駆動する。

【０１１２】前記のように、各トランジスタＱ７〜Ｑ１
０をオン／オフ制御してＶＣＭ３４に電流を流すと、モ
ータ電流が電流検出用抵抗Ｒ３、Ｒ４に流れ、その両端
にモータ電流に比例した電圧を発生する。そこで、前記
電流検出用抵抗Ｒ３、Ｒ４に発生した電圧を電流検出回
路８に取り込んでモータ電流を検出し、モータ制御回路
７へフィードバックする。

【０１１３】前記モータ制御回路７では、電流検出回路
８を介してフィードバックされたモータ電流の検出信号
を基に、前記トランジスタを駆動してＶＣＭ３４を駆動
する制御を行う。なお、他の構成は、図３に示した実施
例１の構成と同じなので、説明は省略する。

【０１１４】§４：各部の詳細な説明１・・・図９、図
１０参照図９は各部の説明図１、図１０は各部の説明図２であ
る。以下、図９、図１０に基づいて、前記装置の各部の
詳細な構成を説明する。

【０１１５】(1) ：短絡保護制御回路、及び遮断回路の
説明・・・図９参照図９に示した回路は、図７に示した回路の内、遮断回路
２０と、短絡保護制御回路２５の詳細図である。

【０１１６】この例では、遮断回路２０に、ＦＥＴＱ１
１と、電流制限用抵抗Ｒ６と、抵抗Ｒ１６、Ｒ１７を設
けた。前記電流制限用抵抗Ｒ６は、ＦＥＴＱ１１と並列
接続され、ＦＥＴＱ１１がオフの時に、負荷回路４に流
れる電流を制限するものであり、抵抗Ｒ１６、Ｒ１７は
ＦＥＴＱ１１のバイアス用の抵抗である。

【０１１７】また、短絡保護制御回路２５には、フリッ
プフロップ回路（ＦＦ）３１と、ＡＮＤ回路３２と、Ｏ
Ｒ回路３３を設けた。なお、短絡保護制御回路２５は、
実施例１と同じなので、説明は省略する。

【０１１８】(2) ：短絡保護制御回路の説明・・・図１
０のＡ図参照図１０のＡ図は短絡保護制御回路の説明図である。この
回路は、図８に示した回路の内、短絡保護制御回路の詳
細な構成を示した図である。

【０１１９】この短絡保護制御回路では、コンパレータ
２４−１とコンパレータ２４−２から過電流検出信号*O
VCRTが出力されるので、これらの論理和出力を使用す
る。このため、短絡保護制御回路２５には、フリップフ
ロップ回路（ＦＦ）３１と、ＡＮＤ回路３２と、ＯＲ回
路３３と、ＯＲ回路３７を設ける。

【０１２０】そして、前記ＯＲ回路３７には、前記コン
パレータ２４−１、及びコンパレータ２４−２から出力
される過電流検出信号*OVCRTを入力し、該ＯＲ回路３７
の出力（論理和出力）をＯＲ回路３３に出力する。

【０１２１】ＯＲ回路３３では、前記ＯＲ回路３７から
出力される過電流検出信号*OVCRTと、ＭＰＵから出力さ
れるＦＥＴオフ信号＊H-FET-OFF との論理和信号をＡＮ
Ｄ回路３２へ出力する。なお、他の構成は、前記図９と
同じなので、説明は省略する。

【０１２２】(3) ：ＭＰＵと電圧監視回路の説明・・・
図１０のＢ図参照図１０のＢ図は、ＭＰＵと電圧監視回路の説明図であ
る。図示のように、電圧監視回路２９と、ＭＰＵ２８
は、前記負荷回路とは別の＋５Ｖの電源ラインに接続さ
れている。前記電圧監視回路２９と、ＭＰＵ２８は、前
記実施例１と同じなので、説明は省略する。

【０１２３】§５：フローチャートによる過電流検出時
の処理説明・・・図１１参照図１１は、実施例２の処理フローチャートである。以
下、図１１に基づいて、実施例２の処理を説明する。な
お、Ｓ１〜Ｓ７は、各処理ステップを示す。また、図の
ＮはＭＰＵ内部に設けたカウンタのカウンタ値、Ｔは繰
り返し閾値（例えば、Ｔ＝４）である。

【０１２４】この処理は、過電流検出時の誤検出を防止
するため、過電流検出時に、過電流検出信号*OVCRTに基
づいて、一度電源ラインを遮断した後、再度ＦＥＴＱ１
１をオンにして、過電流が流れることを確認する処理で
あり、ＭＰＵ２８の制御により実行する。

【０１２５】先ず、ＭＰＵ２８は、短絡保護制御回路２
５から出力されるＦＥＴオン信号FET-ONがハイレベルＨ
か否かを判断し（Ｓ１）、前記ＦＥＴオン信号FET-ONが
ハイレベルＨならば、ＦＥＴＱ１１はオンしていて正常
状態であるから、ＭＰＵは他のジョブを実行する（Ｓ
２）。

【０１２６】しかし、前記Ｓ１の処理で、ＦＥＴオン信
号FET-ONがローレベルＬとなった場合には、ＦＥＴＱ１
１がオフ状態であり、電源ラインが短絡障害等による過
電流検出で遮断されている。

【０１２７】この状態を検出したＭＰＵ２８は、内部の
カウンタのカウンタ値Ｎをインクリメント（Ｎ＝Ｎ＋
１）し（Ｓ３）、その後、例えば１００ｍｓ（ミリ秒）
待つ（Ｓ４）。

【０１２８】その後、ＭＰＵ２８は、ＦＦセット信号*F
-SETをローレベルＬに設定し（Ｓ５）、ＦＥＴＱ１１を
再度オンにする。そして、ＭＰＵ２８は、前記カウンタ
のカウンタ値Ｎが、予め設定した繰り返し閾値Ｔに達し
たか否か（Ｎ＝Ｔ）を判断する（Ｓ６）。

【０１２９】その結果、カウンタ値Ｎが繰り返し閾値Ｔ
に達しない場合には、前記の処理Ｓ１に戻って繰り返
す。その後、カウンタ値Ｎが繰り返し閾値Ｔに達した場
合には、誤検出ではなく、本来の過電流検出によるＦＥ
ＴＱ１１のオフ（遮断）であったとして、ＭＰＵ２８
は、上位装置に異常報告を行う（Ｓ７）。

【０１３０】また、前記カウンタ値Ｎが繰り返し閾値Ｔ
に達しない内に、前記ＦＥＴオン信号FET-ONがハイレベ
ルＨになれば、短絡等によるＦＥＴのオフでなく、他の
原因によるＦＥＴの一時的な遮断であったことになる。

【０１３１】このように、ＭＰＵは、過電流の誤検出防
止のために、ＦＥＴがオフとなり電源ラインが遮断され
た場合、再度ＦＥＴをオンにする再投入動作を一定時間
間隔で、一定回数繰り返す。

【０１３２】（実施例３の説明）図１２〜図１５は、本
発明の実施例３を示した図であり、以下、図１２〜図１
５に基づいて、実施例３を説明する。

【０１３３】§１：実施例３の装置の構成の説明・・・
図１２参照図１２は実施例３の装置構成図である。以下、図１２に
基づいて実施例３の装置構成を説明する。

【０１３４】実施例３は、図６に示した装置の負荷回路
の内、いずれか１つの負荷回路（例えば、負荷回路４−
ｎ）内に、スピンドルモータ駆動回路４２と、ＶＣＭ駆
動回路４３を設けた例である。

【０１３５】前記スピンドルモータ駆動回路４２は、図
７に示した回路と同じであり、ＶＣＭ駆動回路４３は、
図８に示した回路と同じである。すなわち、図７に示し
た負荷回路と、図８に示した負荷回路を１つの負荷回路
内に設け、遮断回路２０と、短絡保護制御部２１を共通
化した例である。

【０１３６】このようにするのは、スピンドルモータ駆
動回路、或いはＶＣＭ駆動回路のいずれかの回路で短絡
障害が発生した場合には、磁気ディスク装置全体が使用
不能な状態となるので、前記両方の駆動回路の電源ライ
ンを遮断するためである。具体的には、次の通りであ
る。

【０１３７】図１２に示したように、＋１２Ｖの電源ラ
インには、ＦＥＴＱ１１、電流制限用抵抗Ｒ６等からな
る遮断回路を接続している。そして、前記＋１２Ｖの電
源ラインには、前記遮断回路を介して、負荷回路４−ｎ
が接続されており、該負荷回路４−ｎには、スピンドル
モータ駆動回路４２と、ＶＣＭ駆動回路４３を設けてい
る。

【０１３８】また、＋５Ｖの電源ラインには、ＭＰＵ２
８と、電圧監視回路２９と、短絡保護制御回路２５が接
続されている（ドライバは図示省略してある）。前記負
荷回路４−ｎにおいて、スピンドルモータ駆動回路４２
から出力される過電流検出信号を、スピンドルモータ過
電流検出信号SPM-OVCRT とし、ＶＣＭ駆動回路４３から
出力される過電流検出信号をＶＣＭ過電流検出信号VCM-
OVCRT とする。

【０１３９】この場合、スピンドルモータ駆動回路に
は、図７に示したコンパレータ２４が内蔵されていて、
該コンパレータ２４の出力をインバータで反転した信号
が、前記スピンドルモータ過電流検出信号SPM-OVCRT と
なっている。従って、スピントルモータ過電流検出信号
SPM-OVCRT は、過電流検出時はハイレベルＨで、正常時
はローレベルＬとなる信号である。

【０１４０】また、前記ＶＣＭ駆動回路には、図８に示
したコンパレータ２４−１、２４−２が内蔵されてお
り、前記コンパレータ２４−１、２４−２の論理和信号
を、インバータで反転した信号が、前記ＶＣＭ過電流検
出信号VCM-OVCRT となっている。従って、ＶＣＭ過電流
検出信号VCM-OVCRT は、過電流検出時はハイレベルＨ
で、正常時はローレベルＬとなる信号である。

【０１４１】前記スピンドルモータ過電流検出信号SPM-
OVCRT とＶＣＭ過電流検出信号VCM-OVCRT は、ＭＰＵ２
８と短絡保護制御回路２５へ送られる。なお、他の構成
は、実施例２と同じなので説明は省略する。

【０１４２】§２：各部の詳細な説明・・・図１３参照図１３は図１２の一部詳細図である。図１３には、図１
２の構成の内、特に、短絡保護制御回路２５の詳細な構
成を示してある。

【０１４３】図示のように、短絡保護制御回路２５に
は、フリップフロップ回路（ＦＦ）３１と、ＡＮＤ回路
３２と、ＯＲ回路３３と、ＯＲ回路３８を設ける。そし
て、前記ＯＲ回路３８には、前記スピンドルモータ過電
流検出信号SPM-OVCRT とＶＣＭ過電流検出信号VCM-OVCR
T を入力し、その論理和信号を反転した信号を過電流検
出信号*OVCRTとして、ＯＲ回路３３へ出力する。

【０１４４】また、前記ＯＲ回路３３には、前記ＯＲ回
路３８の出力信号と、ＦＥＴオフ信号*H-FET-OFFを入力
し、その論理和信号をＡＮＤ回路３２へ出力する。な
お、他の構成は、実施例２と同じなので、説明は省略す
る。

【０１４５】§３：タイムチャートによる過電流検出時
の処理説明・・・図１４参照図１４は実施例３のタイムチャート１である。以下、図
１３に基づいて、実施例３の処理例１を説明する。

【０１４６】この処理は、過電流検出時の誤検出を防止
するため、過電流検出時に、過電流検出信号に基づい
て、一度電源ラインを遮断した後、再度ＦＥＴＱ１１を
オンにして、過電流が流れることを確認する処理であ
り、ＭＰＵ２８の制御により実行する。

【０１４７】図１４において、ｔ１〜ｔ６は各タイミン
グを示す。また、は電源ラインに印加される電源電圧
Ｖ、は電圧監視回路２９から出力されるパワーリセッ
ト信号*PWRST、はＭＰＵ２８から出力されるＦＥＴオ
フ信号*H-FET-OFF、はＭＰＵ２８から出力されるＦＦ
セット信号*F-SET、はＭＰＵ２８から出力されるＦＦ
リセット信号*F-RESET、はＶＣＭ駆動回路４３から出
力されるＶＣＭ過電流検出信号VCM-OVCRT 、及びスピン
ドルモータ駆動回路４２から出力されるスピンドルモー
タ過電流検出信号SPM-OVCRT 、は短絡保護制御回路２
５から出力されるＦＥＴオン信号FET-ONである。以下の
説明では、ハイレベルをＨ、ローレベルをＬで表す。

【０１４８】図１４において、タイミングｔ１で、の
電源電圧Ｖが規定値まで立ち上がると、のパワーリセ
ット信号*PWRSTがローレベルＬからハイレベルＨに変化
する。この時、の*H-FET-OFF＝Ｌ、の*F-SET＝Ｈ、
の*F-RESET＝Ｈ、のVCM-OVCRT ＝SPM-OVCRT ＝Ｌと
なっていて、のFET-ON＝Ｌとなり、ＦＥＴＱ１１はオ
フである。

【０１４９】その後、タイミングｔ２で、の*F-SET＝
Ｌになると、フリップフロップ回路（ＦＦ）３１がセッ
トされて、のFET-ON＝Ｈとなる。その結果、ＦＥＴＱ
１１はオンとなり、負荷回路への電源供給が開始され
る。この状態で負荷回路は通常動作を開始するが、その
後、タイミングｔ３で、負荷回路に短絡障害が発生した
とする。

【０１５０】この時、スピンドルモータ過電流検出信号
SPM-OVCRT 、及びＶＣＭ過電流検出信号VCM-OVCRT の
内、短絡障害が発生した回路の過電流検出信号がハイレ
ベルＨとなる。このため、のFET-ON＝Ｌとなる。その
結果、ＦＥＴＱ１１がオフとなって電源ラインが遮断さ
れる。

【０１５１】また、前記短絡障害の発生により、ＶＣＭ
過電流検出信号VCM-OVCRT 、或いはスピンドルモータ過
電流検出信号SPM-OVCRT がハイレベルＨになり、のFE
T-ON＝Ｌになると、この状態はＭＰＵ２８へ通知され
る。

【０１５２】ＭＰＵ２８は、のFET-ON＝ＬになりＦＥ
ＴＱ１１がオフとなり電源ラインが遮断されると、一定
時間待って、タイミングｔ４での*F-SET＝Ｌとして、
ＦＥＴＱ１１の再投入を行う。再度過電流を検出したた
め、VCM-OVCRT/SPM-OVCRT がＨとなりＦＦがＡＮＤ３２
の出力でRESETされFET-ON信号がＬとなる。

【０１５３】このように、一度過電流を検出してＦＥＴ
Ｑ１１がオフ（電源遮断）になった場合、誤検出防止の
ため、ＦＥＴＱ１１を再度オン（電源投入）にして過電
流が流れる事を確認する。

【０１５４】前記ＦＥＴＱ１１の再投入処理は、一定時
間間隔（例えば、１００ｍｓ）で複数回実施する。すな
わち、タイミングｔ４で１回目の再投入を行い、タイミ
ングｔ５で２回目の再投入を行い、タイミングｔ６で３
回目の再投入を行う。

【０１５５】§４：タイムチャートによる電源投入時の
処理説明・・・図１５参照図１５は実施例３のタイムチャート２である。以下、図
１５に基づいて、実施例３の処理例２を説明する。

【０１５６】この処理は、負荷回路の電圧監視回路が、
電源投入の完了を示してから、ＦＥＴＱ１１をオンにす
る処理であり、ＭＰＵ２８の制御で実施する。図１５に
おいて、ｔ１、ｔ２は各タイミングを示す。また、は
＋５Ｖの電源ラインに印加される電源電圧、は＋１２
Ｖの電源ラインに印加される電源電圧、はパワーリセ
ット信号*PWRST、はＦＥＴオフ信号*H-FET-OFF、は
ＦＦセット信号*F-SET、はＦＦリセット信号*F-RESE
T、はＶＣＭ過電流検出信号VCM-OVCRT 、及びスピン
ドルモータ過電流検出信号SPM-OVCRT 、はＦＥＴオン
信号FET-ONである。以下の説明では、ハイレベルをＨ、
ローレベルをＬで表す。

【０１５７】図１５において、タイミングｔ１で、の
電源電圧＋５Ｖが規定値まで立ち上がり、の電源電圧
＋１２Ｖが規定値まで立ち上がると、のパワーリセッ
ト信号*PWRSTがローレベルＬからハイレベルＨに変化す
る。

【０１５８】この時、の*H-FET-OFF＝Ｌ、の*F-SET
＝Ｈ、の*F-RESET＝Ｈ、のVCM-OVCRT ＝SPM-OVCRT
＝Ｌとなっていて、のFET-ON＝Ｌとなり、ＦＥＴＱ１
１はオフである。この状態でＭＰＵ２８は他のジョブを
実行している。

【０１５９】その後、電圧監視回路が電源投入完了を示
したタイミングｔ２で、ＭＰＵ２８はのＦＦセット信
号*F-SETをローレベルＬに設定する。の*F-SET＝Ｌに
なると、のFET-ON＝ＨとなってＦＥＴＱ１１がオンに
なる。

【０１６０】（実施例４の説明）図１６〜図２０は、本
発明の実施例４を示した図であり、以下、図１６〜図２
０に基づいて、実施例４を説明する。

【０１６１】§１：実施例４の装置の構成の説明・・・
図１６参照図１６は実施例４の装置ブロック図である。以下、図１
６に基づいて実施例４の装置の構成を説明する。この例
では、＋１２Ｖの電源ラインに、遮断回路を介して負荷
回路４−ｎと、短絡保護制御回路２５と、電圧監視回路
２９を設け、＋５Ｖの電源ラインにＭＰＵ２８を設けた
例である。

【０１６２】また、この例では、電源側にコネクタ４４
が設けてあり、このコネクタ（通常のプリント板に設け
たコネクタ）４４で電源ラインが挿抜できるように構成
されている。更に、負荷回路と並列にコンデンサ（図示
省略）が接続されている。

【０１６３】前記各部の機能等は、図１２に示した実施
例３と同じなので説明は省略する。また、短絡保護制御
回路２５の詳細な構成は、図１３に示した実施例３と同
じなので説明は省略する。従って、以降の説明では、図
１２、及び図１３も参照しながら説明する。

【０１６４】§２：タイムチャートによる電源投入時の
処理説明・・・図１７参照図１７は実施例４のタイムチャート１である。以下、図
１７に基づいて、実施例４の処理例１を説明する。

【０１６５】この処理は、図１６に示したように、負荷
回路の制御を行うＭＰＵ２８の電源ライン（＋５Ｖ）
が、短絡保護制御回路２５等を設けた電源ライン（＋１
２Ｖ）と別構成になっている場合、ＭＰＵ２８のイニシ
ャライズが完了してからＦＥＴＱ１１をオンにする処理
である。

【０１６６】図１７において、ｔ１、ｔ２は各タイミン
グを示す。また、は＋５Ｖの電源ラインに印加される
電源電圧、は＋１２Ｖの電源ラインに印加される電源
電圧、はパワーリセット信号*PWRST、はＦＥＴオフ
信号*H-FET-OFF、はＦＦセット信号*F-SET、はＦＦ
リセット信号*F-RESET、はＶＣＭ過電流検出信号VCM-
OVCRT 、及びスピンドルモータ過電流検出信号SPM-OVCR
T 、はＦＥＴオン信号FET-ONである。以下の説明で
は、ハイレベルをＨ、ローレベルをＬで表す。

【０１６７】図１７において、タイミングｔ１で、の
電源電圧＋５Ｖが規定値まで立ち上がり、その後、タイ
ミングｔ２での電源電圧＋１２Ｖが規定値まで立ち上
がったとする。

【０１６８】この場合、タイミングｔ１で、の電源電
圧＋５Ｖが規定値まで立ち上がると、ＭＰＵ２８はイニ
シャライズや、他のジョブを実施する。そして、タイミ
ングｔ２で＋１２Ｖの電源ラインの電圧が規定値まで上
昇し、電圧監視回路２９が電源投入完了を示すと、ＭＰ
Ｕ２８は、のＦＦセット信号*F-SETをローレベルＬに
設定する。

【０１６９】このＭＰＵ２８の処理により、の*F-SET
＝Ｌになると、のFET-ON＝ＨとなりＦＥＴＱ１１がオ
ンする。 §３：タイムチャートによる電源投入時の処理説明・・
・図１８参照図１８は実施例４のタイムチャート２であり、Ａ図は従
来方法による処理例、Ｂ図は実施例４による処理例であ
る。なお、図１８では、実施例４との比較のため、従来
方法の処理例も示してある。以下、図１８に基づいて、
実施例４の処理例２を説明する。

【０１７０】図１８において、ｔ１〜ｔ３は各タイミン
グを示す。また、は＋１２Ｖの電源ラインの電圧、
は負荷回路の電源端子の電圧、はＦＥＴオン信号FET-
ON、ΔＶ１、ΔＶ２は電圧降下を示す。

【０１７１】この処理は、図１６に示したコネクタ４４
の結合（雄ピン／雌ピン結合）により、遮断回路に接続
されている負荷回路に電源ラインを接続する際の処理例
である。

【０１７２】この処理では、電源電圧が所定値まで立ち
上がり、ＭＰＵ２８がＦＥＴＱ１１をオンにする場合、
短時間のオン／オフを繰り返しながら負荷回路の電圧を
上昇させることにより、電源側の電圧降下を最小限に抑
制して、他の負荷回路への影響を少なくした処理であ
る。

【０１７３】：従来方法による処理例の説明・・・図
１８のＡ図参照この処理では、先ず、タイミングｔ１でコネクタ４４の
コネクタピンが接続されたとすると、その後、電流制限
用抵抗Ｒ６を介して負荷回路側へ電流が流れ、コンデン
サ（図示省略）を充電する。

【０１７４】このため、負荷回路の電源端子の電圧は徐
々に上昇する。そして、タイミングｔ２でＭＰＵ２８が
ＦＦセット信号*F-SETをローレベルＬにすると、のＦ
ＥＴオン信号FET-ONがハイレベルＨとなり、ＦＥＴＱ１
１はオンになる。

【０１７５】前記のようにＦＥＴＱ１１がオンになる
と、負荷回路の端子電圧は急速に規定値まで上昇し、タ
イミングｔ３で電源電圧が確立するが、この間、＋１２
Ｖの電源ラインには、大きな電圧降下ΔＶ１が発生す
る。

【０１７６】前記のように、大きな電圧降下ΔＶ１が発
生すると、他の動作中の負荷回路が電圧降下により誤動
作することもある。また、前記のような電圧降下の影響
を無くすため、電圧動作マージンの大きな素子を使用す
ることも考えられるが、このような方法では、設計上の
制限や、コストアップ、信頼性の低下等がある。

【０１７７】：実施例４による処理例の説明・・・図
１８のＢ図参照この処理では、先ず、タイミングｔ１でコネクタ４４の
コネクタピンが接続されたとすると、その後、電流制限
用抵抗Ｒ６を介して負荷回路側へ電流が流れ、コンデン
サ（図示省略）を充電する。

【０１７８】このため、負荷回路の電源端子の電圧は徐
々に上昇する。そして、タイミングｔ２での負荷回路
の電源端子の電圧が所定値まで上昇すると、ＭＰＵ２８
は、短絡保護制御回路２５へ制御信号を送り、のＦＥ
Ｔオン信号FET-ONをＨ／Ｌレベルに交互に変化させてＦ
ＥＴＱ１１をオン／オフ制御する。

【０１７９】すなわち、ＦＥＴＱ１１をオン／オフさせ
ながらの電圧を徐々に上昇させ、タイミングｔ３で電
源電圧を確立させる。このような制御を行うことで、Ｆ
ＥＴＱ１１がオンする際、＋１２Ｖの電源ラインの電圧
降下を、前記従来方法による処理に比べて、極めて小さ
な電圧降下ΔＶ２（ΔＶ２＜ΔＶ１）に抑えることが可
能となる。

【０１８０】§４：フローチャートによる電源投入時の
処理説明・・・図１９参照図１９は実施例４の処理フローチャート１である。この
処理は、図１８に示した処理と同じ処理をフローチャー
トで示したものである。以下、図１９に基づいて説明す
る。なお、Ｓ１１〜Ｓ２１は各処理ステップを示す。

【０１８１】前記のように、この処理は、図１６に示し
たコネクタ４４の挿入（雄ピン／雌ピン結合）により、
遮断回路に接続されている負荷回路に電源ラインを接続
する際の処理例であり、ＦＥＴＱ１１のオン／オフを繰
り返しながら、負荷回路の電圧を徐々に上昇させる処理
である。

【０１８２】先ず、ＭＰＵ２８は、他のジョブを行い
（Ｓ１１）、電圧監視回路が電源投入を示すと（前記処
理例参照）、ＦＥＴオフ信号*H-FET-OFFをローレベルＬ
に設定する（Ｓ１２）。また、ＭＰＵ２８は内部のカウ
ンタのカウンタ値Ｎをクリア（Ｎ＝０）する（Ｓ１
３）。

【０１８３】その後、ＭＰＵ２８は、ＦＦセット信号*F
-SETをローレベルＬに設定し（Ｓ１４）、Ｘμｓ（μ
秒）経過するのを待つ（Ｓ１５）。この時、*F-SET＝Ｌ
になると、ＦＥＴＱ１１がオンとなる。

【０１８４】その後、Ｘμｓ経過すると、ＭＰＵ２８
は、ＦＦリセット信号*F-RESETをローレベルＬに設定し
（Ｓ１６）、Ｙμｓ経過するのを待つ（Ｓ１７）。この
時、*F-RESET＝Ｌになると、FET-ON＝Ｌとなり、ＦＥＴ
Ｑ１１はオフとなる。

【０１８５】その後、Ｙμｓ経過すると、ＭＰＵ２８
は、前記カウンタ値Ｎをインクリメント（Ｎ＝Ｎ＋１）
し（Ｓ１８）、前記カウンタ値Ｎが、予め設定された繰
り返し回数Ｔになったか否かを判断する（Ｓ１９）。

【０１８６】その結果、Ｎ＝Ｔでなければ、前記Ｓ１４
の処理から繰り返して行うが、Ｎ＝Ｔに達すると、ＭＰ
Ｕ２８は、ＦＥＴオフ信号*H-FET-OFFをローレベルＬに
設定して（Ｓ２０）、他のジョブを実行する（Ｓ２
１）。

【０１８７】以上のようにして、ＦＥＴＱ１１のオン／
オフを繰り返しながら負荷回路の電圧を徐々に上昇させ
ることができる。従って、ＦＥＴＱ１１をオンにして負
荷回路の電圧を投入する際の電圧降下を少なくすること
ができるから、他の負荷回路への影響を殆ど無くすこと
ができる。

【０１８８】§５：フローチャートによる電源投入時の
処理説明・・・図２０参照図２０は実施例４の処理フローチャート２である。この
処理は、図１９に示した処理を行い、負荷回路の電圧を
上昇させる際、電圧監視回路からの信号により、前記電
圧が規定値まで上昇したことを確認してから、ＦＥＴＱ
１１に接続する処理である。

【０１８９】以下、図２０に基づいて説明する。なお、
Ｓ３１〜Ｓ４３は各処理ステップを示す。先ず、ＭＰＵ
２８は、他のジョブを行い（Ｓ３１）、電圧監視回路が
電源投入を示すと（前記処理例参照）、ＦＥＴオフ信号
*H-FET-OFFをローレベルＬに設定する（Ｓ３２）。ま
た、ＭＰＵ２８は内部のカウンタのカウンタ値Ｎをクリ
ア（Ｎ＝０）する（Ｓ３３）。

【０１９０】その後、ＭＰＵ２８は、ＦＦセット信号*F
-SETをローレベルＬに設定し（Ｓ３４）、Ｘμｓ経過す
るのを待つ（Ｓ３５）。この時、*F-SET＝Ｌになると、
ＦＥＴＱ１１がオンとなる。

【０１９１】その後、Ｘμｓ経過すると、ＭＰＵ２８
は、ＦＦリセット信号*F-RESETをローレベルＬに設定し
（Ｓ３６）、Ｙμｓ経過するのを待つ（Ｓ３７）。この
時、*F-RESET＝Ｌになると、FET-ON＝Ｌとなり、ＦＥＴ
Ｑ１１はオフとなる。

【０１９２】その後、Ｙμｓ経過すると、ＭＰＵ２８
は、前記カウンタ値Ｎをインクリメント（Ｎ＝Ｎ＋１）
する（Ｓ３８）。また、ＭＰＵ２８は、電圧監視回路２
９からのパワーリセット信号*PWRSTが、ハイレベルＨか
ローレベルＬかを監視する（Ｓ３９）。

【０１９３】その結果、パワーリセット信号*PWRSTが、
ローレベルＬであれば、電圧が規定値まで上昇していな
いため、ＭＰＵ２８は、前記カウンタ値Ｎが、予め設定
された繰り返し回数Ｔになったか否かを判断する（Ｓ４
２）。

【０１９４】その結果、Ｎ＝Ｔでなければ、前記Ｓ３４
の処理から繰り返して行うが、Ｎ＝Ｔに達すると、ＭＰ
Ｕ２８は、上位装置に異常報告を行う（Ｓ４３）。ま
た、前記Ｓ３９の処理で、パワーリセット信号*PWRST
が、ハイレベルＨになっていれば、電圧が規定値まで立
ち上がっていることを確認できたので、ＭＰＵ２８は、
ＦＥＴオフ信号*H-FET-OFFをローレベルＬに設定する
（Ｓ４０）。

【０１９５】そして、ＭＰＵ２８は、他のジョブを実行
する（Ｓ４１）。以上のようにして、ＦＥＴＱ１１のオ
ン／オフを繰り返しながら負荷回路の電圧を徐々に上昇
させ、負荷回路の電圧が規定値まで上昇していることを
確認してからＦＥＴＱ１１に接続するので、確実な電源
ラインの接続が可能となる。

【０１９６】（実施例５の説明）図２１は、本発明の実
施例５を示した図である。以下、図５に基づいて実施例
５を説明する。

【０１９７】§１：実施例５の装置の構成の説明・・・
図２１参照図２１は実施例５の装置構成図である。以下、図２１に
基づいて実施例５を説明する。この実施例は、活電挿抜
を可能とした実施例である。

【０１９８】図示のように、負荷回路等を搭載したプリ
ント基板Ｐｔには、コネクタ（例えば、雌型コネクタ）
４４が設けてあり、電源側のコネクタ（例えば、雄型の
コネクタ）４４とコネクタピンで結合できるように構成
されている。

【０１９９】また、前記プリント板Ｐｔには、コネクタ
４４に接続された電源ラインに、遮断回路２０が接続さ
れている。また、前記遮断回路２０の出力側には、短絡
保護制御回路２５、ＭＰＵ２８、負荷回路４−ｎ、コン
デンサＣ３等が接続されており、前記コネクタ４４を介
して電源が供給されるように構成されている。

【０２００】更に、遮断回路２０には、ＦＥＴＱ１１と
電流制限用抵抗Ｒ６が並列接続されると共に、ＦＥＴＱ
１１のバイアス用の抵抗Ｒ１６、Ｒ１７が接続されてい
る。ところで、図２１に示した例では、負荷回路の制御
を行うＭＰＵ２８が、負荷回路と同じ＋１２Ｖの電源ラ
インに接続されている。そして、前記実施例で説明した
ように、遮断回路２０のＦＥＴＱ１１をオンにするまで
の間、ＭＰＵ２８は各種の制御（前記実施例の説明参
照）を行う必要がある。

【０２０１】そこで、ＭＰＵ２８と、負荷回路との間
で、動作電圧、及び動作電流の値に大きな差がでるよう
に、ＭＰＵ２８を小電力駆動型の設計にする。以下、こ
の点について説明する。

【０２０２】図２１に示した回路では、ＭＰＵ２８によ
り、実施例４と同じ処理を行うが、この場合、コネクタ
４４を接続した時点では、ＦＥＴＱ１１はオフであり、
電流制限用抵抗Ｒ６を介して小さな電流が流れる。

【０２０３】この状態でＭＰＵ２８が動作を開始し、前
記各実施例で説明した処理を行い、規定の電圧まで電源
ラインの電圧が上昇してからＦＥＴＱ１１をオンに制御
する。従って、前記のように電流制限用抵抗Ｒ６に流れ
る電流のみでＭＰＵ２８が動作するように、ＭＰＵ２８
を小電力に設計する必要がある。

【０２０４】また、ＦＥＴＱ１１がオフの状態でもＭＰ
Ｕ２８の動作電圧、及び動作電流が保証されるように、
電流制限用抵抗Ｒ６の抵抗値を求めて設定する。このよ
うにすれば、活電挿抜用の特別なコネクタ（従来例参
照）を使用しなくても、活電挿抜が簡単に行える。

【０２０５】なお、実施例５でも、前記各実施例で説明
した各処理は同様にして行うが、説明は省略する。（他の実施例）以上実施例について説明したが、本発明
は次のようにしても実施可能である。

【０２０６】(1) ：負荷回路は、前記実施例のような磁
気ディスク装置に限らず、任意の回路で実現可能であ
る。 (2) ：電源回路は、１台の電源回路でも良いが、複数台
の電源回路を多重化したものでも前記実施例と同様にし
て実現可能である。

【０２０７】(3) ：遮断素子は、ＦＥＴに限らず、他の
同様な半導体素子（バイポーラ型トランジスタ、サイリ
スタ等）でも使用可能である。 (4) ：前記実施例では、負荷回路の短絡等による過電流
を検出して電源ラインを遮断しているが、負荷回路に流
れる過電流だけでなく、ＭＰＵが制御指示しない異常電
流が流れた場合も、ＦＥＴをオフにして、電源供給ライ
ンの遮断制御を行っても良い。

【０２０８】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1) ：本発明（実施例１参照）では、電源回路から複数
の負荷回路に対し、それぞれ別々の電源ラインを介して
電源供給を行う電源供給回路において、各負荷回路への
電源供給を行う電源ラインに、ＦＥＴ（遮断素子）と、
過電流検出用抵抗を接続している。

【０２０９】ところで、従来は、負荷回路が短絡した場
合、ヒューズを溶断させることにより、他の負荷回路に
影響を与えないような回路構成としてヒューズを実装し
ていた。しかし、ヒューズが溶断するまでの間、電源電
圧を規格内に保持するための工夫が必要であり、実際に
は電源ラインに大容量のコンデンサを実装したり、電源
容量を大きくする必要があり、コストアップ、信頼性低
下、設計条件の制約等の問題が発生していた。

【０２１０】これに対して本発明では、電源ラインを遮
断するのにＦＥＴを使用しており、前記ＦＥＴの応答時
間が短いので（ヒューズ：１００ｍｓ、ＦＥＴ：１０μ
ｓ）、電源容量の適正化、コンデンサの削除が可能とな
った。

【０２１１】また、前記ヒューズは、溶断時間を短くす
るために、動作電流と溶断電流（ヒューズの定格電流）
との比率を大きくとれないため、時間の経過と共に、疲
労が進み、切れてしまう危険性があり、大容量のコンデ
ンサの追加と合わせて、信頼性低下の問題が生じるが、
本発明によれば、このような問題も回避することができ
る。

【０２１２】(2) ：前記のように、電源ラインに過電流
検出用抵抗を接続した場合、この過電流検出用抵抗に
は、常に回路電流が流れるため、該抵抗は大型のものと
なる。また、過電流検出用抵抗による電圧降下が原因と
なって、回路動作の安定化を阻害することもある。

【０２１３】更に、電圧降下を抑えるため、抵抗値を小
さくする（０．１Ω程度の抵抗値）と、捲線抵抗しか選
択できなくなり、捲線の疲労等の信頼性低下という問題
点を合わせ持っていた。

【０２１４】しかし、本発明（実施例２参照）では、負
荷回路内部で、他の機能のために実装されていた電流検
出用抵抗を、前記過電流検出用抵抗と兼用している。従
って、前記の問題を回避することが可能である。従っ
て、過電流検出のために、追加部品が必要ないため、コ
スト、及び信頼性に影響なく、過電流の遮断回路が実現
できる。

【０２１５】(3) ：本発明では、ＦＥＴによる電源ライ
ンの遮断が行われた際、誤検出防止のため、再度、ＦＥ
Ｔをオンにして、負荷回路に電源ラインを投入し、過電
流が流れることを確認してから電源ラインの遮断制御を
行っている。

【０２１６】従って、例えば、負荷回路に設けたモータ
の予期しない逆起電流や、外来ノイズにより、回路が誤
動作した場合を想定し、リトライ機能を持たせたこと
で、信頼性の改善が可能になる。

【０２１７】(4) ：本発明では、電圧監視回路が電源投
入完了を示す信号を出力してから、ＦＥＴをオンにし
て、負荷回路への電源ラインの投入制御を行っている。
また、ＭＰＵの電源が、前記短絡保護制御部を設けた回
路と別構成の場合、ＭＰＵのイニシャライズ処理が完了
してから、ＦＥＴをオンにして、電源ラインの投入制御
を行うようにしている。

【０２１８】従って、電源が確実に投入完了してから、
ＦＥＴをオンすることで、回路の安定動作を可能とし
た。また、負荷回路が実際に動作する必要がでるまで
は、電源を投入しないで、ＭＰＵには別のジョブ（イニ
シャライズ処理等）を実行させることができる。

【０２１９】このため、ＭＰＵが全て正常であり、か
つ、動作準備が可能になってから、電源をオンできるた
め、信頼性が向上する。 (5) ：本発明では、負荷回路に流れる過電流だけでな
く、ＭＰＵが制御指示しない異常電流が流れた場合も、
ＦＥＴをオフにして、電源供給ラインの遮断制御を行っ
ている。

【０２２０】従って、ＭＰＵが制御指示しない電流や、
設計上あり得ない電流が流れたことを検出することで、
回路短絡には至っていないが、何処かで回路異常を未然
に検出可能としたことで、信頼性を向上させることがで
きる。

【０２２１】(6) ：本発明では、ＦＥＴをオンにして、
負荷回路への電源ライン投入制御を行う際、ＦＥＴに対
し、短時間のオン／オフを繰り返しながら負荷回路の電
圧を上昇させる制御を行っている。

【０２２２】この場合、オン／オフを繰り返さないで、
一度でＦＥＴをオンにすると、電源ラインに大きな電圧
降下が発生する。このため、他の動作中の負荷回路が、
前記電圧降下でエラーすることがある。また、前記の場
合、電圧動作マージンの大きな素子を使用することが必
要であるが、設計上の制限や、コストアップ、信頼性の
低下等の問題がある。

【０２２３】しかし、本発明のように、ＦＥＴに対して
短時間のオン／オフを繰り返しながら負荷回路の電圧を
上昇させる制御を行うことにより、電源ラインに発生す
る電圧降下を極めて小さく抑えることができる。その結
果、前記の問題点が解消し、信頼性の向上、コスト低減
が実現可能となる。

【０２２４】(7) ：本発明では、電圧監視回路からの電
圧検出信号に基づき、負荷回路の電圧が規定値以上にな
ったことを確認してから、ＦＥＴをオンにして、電源ラ
インの投入制御を行っている。

【０２２５】この場合、前記負荷回路側では、設計上十
分な時間、ＦＥＴをスイッチすることで、電圧が目標値
になっているはずだというオフループ制御を行っている
ため、例えば、回路が事前に不良となっていた場合、十
分電圧が上昇していないまま、スイッチング回数が完了
してしまい、定常オンするため、電源電圧が下がってし
まい他の回路に影響するという問題があった。

【０２２６】また回路バラツキを十分見込んだスイッチ
ング時間を取っていたため、立ち上げ時間が長くなると
いう問題があった。しかし、本発明によれば、確実に電
圧が立ち上がってからＦＥＴをスイッチオンすること
で、前記電源電圧が下がってしまうという電圧降下の問
題が回避される。また、電圧監視回路が電源立ち上がり
完了の信号を出力することで、スイッチ完了となること
から、ＦＥＴによる電源ラインの投入時間の短縮化が可
能となる。 (8) ：本発明（前記実施例５参照）では、ＭＰＵを、負
荷回路と同一電源ラインに接続し、ＦＥＴと並列に、電
流制限用抵抗を接続している。また、ＭＰＵとして、Ｆ
ＥＴがオフの場合、電流制限用抵抗を介して流れる電流
で動作が保証される小電力駆動可能なものを使用してい
る。

【０２２７】更に、負荷回路の電源ラインにコネクタを
接続することで、活電挿抜用の特別なコネクタを使用す
ることなく、活電挿抜を可能にしている。このようにす
ると、負荷回路が単電源化して小型化した装置の場合に
も、特殊な活電挿抜用コネクタ無しに、ＦＥＴによりス
イッチすることで、活電挿抜を可能にできる。従って、
この面でも、コストダウンと、高信頼性を実現できる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】実施例１の装置ブロック図である。

【図３】図２の一部詳細図である。

【図４】図３の各部の説明図１である。

【図５】図３の各部の説明図２である。

【図６】実施例２の装置ブロック図である。

【図７】図６の一部詳細図１である。

【図８】図６の一部詳細図２である。

【図９】実施例２における各部の説明図１である。

【図１０】実施例２における各部の説明図２である。

【図１１】実施例２の処理フローチャートである。

【図１２】実施例３の装置構成図である。

【図１３】図１２の一部詳細図である。

【図１４】実施例３のタイムチャート１である。

【図１５】実施例３のタイムチャート２である。

【図１６】実施例４の装置ブロック図である。

【図１７】実施例４のタイムチャート１である。

【図１８】実施例４のタイムチャート２である。

【図１９】実施例４の処理フローチャート１である。

【図２０】実施例４の処理フローチャート２である。

【図２１】実施例５の装置構成図である。

【図２２】従来例１の装置ブロック図である。

【図２３】従来例１の負荷回路例１である。

【図２４】従来例１の負荷回路例２である。

【図２５】従来例２の装置ブロック図である。

【図２６】従来例２の負荷回路例である。

【符号の説明】

３電源回路４−１〜４−ｎ負荷回路２０遮断回路２０Ａ遮断素子２１短絡保護制御部２８Ａ制御回路２９電圧監視回路Ｒ６電流制限用抵抗Ｒｄ過電流検出用抵抗

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平６−78450（ＪＰ，Ａ) 特開平４−101619（ＪＰ，Ａ) 特開平４−229456（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02J 1/00 G05F 1/10 G06F 1/26

Claims

(57)【特許請求の範囲】

【請求項１】電源回路から、複数の負荷回路に対し、
それぞれ、別々の電源ラインを介して電源供給を行う電
源供給回路において、前記各負荷回路への電源供給を行う電源ラインに、外部からの制御信号に応じてオン／オフすることによ
り、電源の投入／遮断が可能な遮断素子と、負荷回路の過電流を検出するための過電流検出用抵抗を
接続し、前記過電流検出用抵抗からの検出信号を基に、
負荷回路の過電流を検出した際、遮断素子をオフにし
て、過電流を検出した負荷回路の電源ライン遮断制御を
行う短絡保護制御部を設けると共に、前記遮断素子をオンにして、負荷回路への電源投入制御
を行う際、前記遮断素子に対し、短時間のオン／オフを
繰り返しながら負荷回路の電圧を上昇させる制御を行う
制御手段を備えていることを特徴とする電源供給回路。
【請求項２】前記電源供給回路に、更に、負荷回路の
電圧を監視する電圧監視回路を備え、前記電圧監視回路からの電圧検出信号に基づき、負荷回
路の電圧が規定値以上になったことを確認してから、前
記遮断素子をオンにして、電源の投入制御を行う制御手
段を備えていることを特徴とする請求項１記載の電源供
給回路。
【請求項３】電源回路から、複数の負荷回路に対し、
それぞれ、別々の電源ラインを介して電源供給を行う電
源供給回路において、前記各負荷回路への電源供給を行う電源ラインに、外部からの制御信号に応じてオン／オフすることによ
り、電源の投入／遮断が可能な遮断素子と、負荷回路の過電流を検出するための過電流検出用抵抗を
接続し、前記過電流検出用抵抗からの検出信号を基に、
負荷回路の過電流を検出した際、遮断素子をオフにし
て、過電流を検出した負荷回路の電源ライン遮断制御を
行う短絡保護制御部を設け、更に、負荷回路の制御を行う制御回路を備え、前記制御回路を、負荷回路と同一電源ラインに接続し、
前記遮断素子と並列に、電流制限用抵抗を接続すると共
に、前記制御回路として、遮断素子がオフの場合、電流制限
用抵抗を介して流れる電流で動作が保証される小電力駆
動可能な制御回路を使用したことを特徴とする電源供給
回路。