JPS60134924A - オプシヨンユニツト接続方式 - Google Patents

オプシヨンユニツト接続方式

Info

Publication number
JPS60134924A
JPS60134924A JP58249842A JP24984283A JPS60134924A JP S60134924 A JPS60134924 A JP S60134924A JP 58249842 A JP58249842 A JP 58249842A JP 24984283 A JP24984283 A JP 24984283A JP S60134924 A JPS60134924 A JP S60134924A
Authority
JP
Japan
Prior art keywords
unit
driver
switch
receiver
option
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58249842A
Other languages
English (en)
Other versions
JPH0225202B2 (ja
Inventor
Takumi Kishino
琢己 岸野
Kazuo Shimomichi
下道 和雄
Taichi Nakamura
太一 中村
Katsuji Miyata
宮田 勝次
Masakazu Mise
三瀬 雅一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Original Assignee
Fujitsu Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, NEC Corp, Nippon Telegraph and Telephone Corp, Oki Electric Industry Co Ltd, Nippon Electric Co Ltd filed Critical Fujitsu Ltd
Priority to JP58249842A priority Critical patent/JPS60134924A/ja
Publication of JPS60134924A publication Critical patent/JPS60134924A/ja
Publication of JPH0225202B2 publication Critical patent/JPH0225202B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明はオプションユニノ)・接続力式に係り、オブイ
1/コ−二ノl−kメインユニット側に接続する際にユ
ニットの電源を切断することを必要としない方式に関す
る。
(b) 技術の背景 従えば増設用メモリ、複数の入出力装置(以下I10と
称する)等が接続されるシステムにおいては、これらメ
モリ、Iloを単位のユニットとして、各々個別のプリ
ント板上又は筺体内に収容し、アダプタコネクタ等の接
続手段により本体装置に対し任意に着脱自在なよう主装
置及びこうしたオプション機器を構成している。このよ
うなオプション化により、システムの汎用性を向上させ
ている。
(C) 従来技術と問題点 しかしながら一般に、これらユニットを本体装置(メイ
ンユニット)側へ接続するには、本体装置の電源を一旦
切断して行う必要があった。これは、オプションユニッ
トの接続によるメインユニット側の破壊、障害発生を防
止するために、云わば当然の如く行なわれていることで
ある。
ところがメインユニットの稼動中にオプションユニット
の接続が必要となった場合を考えると、かなり手間のか
かる作業となる。即ち単にメインユニット側の電源を切
断するのみならず、例えばメインユニットに既設のメモ
リの内容(即ちオプションユニット接続前の状態情報)
をディスク等の不揮発性メモリに退避する必要があ−っ
た。またこれらの作業は、ユニットの切離しの際にも必
要であることは勿論である。
(dl 発明の目的 本発明は上述した従来の不都合点を解消すべく、本体ユ
ニット側が電源投入状態のままでオプションユニットの
取付け、取外しが可能となるオプションユニットの接続
方式を提供するにある。
(el 発明の構成 上記目的を達成するため本発明においては、メインユニ
ットとオプションユニットとの間で接続手段を介して接
続されるインタフェース信号接続線を電気的に切離すス
イッチ手段をオプションユニット側に設け、スイッチ手
段によりインクフェース信号線を電気的に切離した状態
で両ユニットを接続手段で接続し得るようにしたもので
ある。
以下実施例を用いて本発明を詳述する。
ffl 発明の実施例 図面はメモリユニットに本発明を適用した場合の一実施
例を示すブロック図である。同図において1ばメインボ
ード、2は増設メモリユニット。
3.4はコネクタ、5はインタフェースケーブル。
6は接続スイッチである。
メインボード1は、本体装置の処理装置(図示せず)等
が搭載されるプリント板であり、増設用メモリユニット
2が接続されるコネクタ3が設けられている。このコネ
クタ3はドライバ/レシーバ12を介してメインユニッ
ト側のバス11に接続されている。一方、オプションユ
ニットである増設メモリユニット2には、メインボード
1に設けられるコネクタ3に接続され得るコネクタ4が
設けられる。このコネクタ4にはインタフェースケーブ
ル5.ドライバ/レシーバ21が接続される。
本実施例においては、ユニット2側に接続スイッチ6を
設ける。更にこのスイッチ6のON10FF状態をケー
ブル5を介してメインボードl側へも通知するように構
成したものである。またメインボード1側のドライバ/
レシーバ12のイネーブル端子Eには、通常抵抗を介し
てシステム電源Vcc(例えば+5V)が印加されてい
る。従ってメインボードlのオプションユニット接続用
ドライバ/レシーバ12は、電気的に切離した状態(O
F F状態)となっている。
一方、メモリユニット2例のドライバ/レシーバ21の
イネーブル端子Eにも、接続スイッチ6が図示OFF状
態の場合にはシステム電源より“H″レベル供給される
。尚、メモリユニット2へ与えられるシステム電源は、
図示しない電源供給線を予め接続することによって供給
されることは勿論である。
而して、メインボード1側へコネクタ3,4を介してオ
プションユニットである増設メモリユニット2を接続す
るには以下の如き簡単な操作で良い。
まず、メモリユニット2へ図示しないシステム電源線を
接続する。これによって、ドライバ/レシーバ21のイ
ネーブル端子Eには“H”レベルが与えられることにな
り、ドライバ/レシーバ21はOFF状態となる。この
状態でメモリユニ・ノド2側のコネクタ4をメインボー
ド1側のコネクタ3に接続する。メインボード1側のド
ライバ/レシーバ12には常時“H”レベルが与えられ
ており、OFF状態であることは既に述べた。従って、
システム電源投入状態(換言すればメインボードlが稼
動状態)であっても、オプションユニット2の接続によ
るメインボード1側の障害、破壊を招くことはない。
コネクタ3.4によるインクフェース信号線の接続後、
オプションユニット2側の接続スイッチ6をONとする
。すると、オプション側のドライバ/レシーバ21のイ
ネーブル端子Eには″L″レベルが与えられる。これに
よりドライバ/レシーバ21は有効状態となる。この結
果、接続スイッチ6の閉成による情報(“L”レベ、ル
)が、インタフェース線5の1つを介してメインボード
1(斯のドライバ/レシーバ12のイネーブル端子に与
えられることになる。これによって、ドライバ/レシー
バI2も有効状態となり、メインボード1とオプション
ユニット2とが電気的に接続されたことになる。
またオプションユニット2を取外すときは、ま−ず接続
スイッチ6をOFFとする。これによりドライバ/レシ
ーバ12.21はOFF状態となり、メインボード1と
オプションユニット2とは電気的に切離された状態とな
る。従って、接続スイッチ6をOFFにした状態でコネ
クタ3,4を切離すことによって、稼動中のメインボー
ド1側に何ら影響を与えることなく、オプションの切離
しが可能となる。
尚、22は接続スイッチ6のON、OFF作動時のノイ
ズ(チャタリング)を防止する回路である。このチャタ
リング防止回路22を設けることによって、オプション
ユニット2の電気的接続/切離しがより確実に行なわれ
る。
3.4を介して接続されるインタフェース線を用いて、
メイン側、オプション側のドライバ/レシーバを0N1
0FFするので、簡単な操作でシステム電源を落とすこ
となくオプションユニットの接続(取付け・取外し)が
可能となる。
(gl 発明の効果 以上詳述したように本発明によれば、オプションユニッ
トとのインタフェース信号線を電気的に切離す手段を設
けたので、電源投入状態のままで、オプションユニット
の取付け、取外しが可能となる。
【図面の簡単な説明】
図面は本発明の一実施例として増設メモリユニットを接
続可能なシステムの構成を示す図である。 1はメインボード、2はオプションユニット、3゜4は
コネクタ、5はインタフェースケーブル、6は接続スイ
ッチである。

Claims (1)

  1. 【特許請求の範囲】 メインユニットと、該メインユニットへインタフ=〜ス
    線を介して接線可能なオプンヨノユ=ノドと、該イノタ
    フエー7線全着脱自在に該メインユニ、y)へ接続する
    接続手段とを備えた装置において、 前記接続手段によって前記インタフェース勝が接続され
    た状態で該メインユニットとオプンヨ/ユニットと全電
    気的に切離すスイッチ手段を該オプションユニットil
    l VCG i’j、該スイッチ手段により該イ/タノ
    エース線の7L気的な接続・切ν1(#全行うようにし
    たことを特徴とするオプションコーニノト接続方式。
JP58249842A 1983-12-24 1983-12-24 オプシヨンユニツト接続方式 Granted JPS60134924A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58249842A JPS60134924A (ja) 1983-12-24 1983-12-24 オプシヨンユニツト接続方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58249842A JPS60134924A (ja) 1983-12-24 1983-12-24 オプシヨンユニツト接続方式

Publications (2)

Publication Number Publication Date
JPS60134924A true JPS60134924A (ja) 1985-07-18
JPH0225202B2 JPH0225202B2 (ja) 1990-06-01

Family

ID=17198989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58249842A Granted JPS60134924A (ja) 1983-12-24 1983-12-24 オプシヨンユニツト接続方式

Country Status (1)

Country Link
JP (1) JPS60134924A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62269261A (ja) * 1986-05-16 1987-11-21 Nec Corp マルチプロセツサ接続方式
JPS63208109A (ja) * 1987-02-25 1988-08-29 Hitachi Ltd 電子回路基板
EP0476394A2 (en) * 1990-08-31 1992-03-25 Fujitsu Limited Clock distribution system
JPH05233109A (ja) * 1992-02-18 1993-09-10 Sharp Corp コンピュータ本体とオプション機器との装脱着システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5395521A (en) * 1977-02-02 1978-08-21 Hitachi Ltd Printed circuit board capable for live line connection and removal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5395521A (en) * 1977-02-02 1978-08-21 Hitachi Ltd Printed circuit board capable for live line connection and removal

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62269261A (ja) * 1986-05-16 1987-11-21 Nec Corp マルチプロセツサ接続方式
JPS63208109A (ja) * 1987-02-25 1988-08-29 Hitachi Ltd 電子回路基板
EP0476394A2 (en) * 1990-08-31 1992-03-25 Fujitsu Limited Clock distribution system
JPH05233109A (ja) * 1992-02-18 1993-09-10 Sharp Corp コンピュータ本体とオプション機器との装脱着システム

Also Published As

Publication number Publication date
JPH0225202B2 (ja) 1990-06-01

Similar Documents

Publication Publication Date Title
US5734208A (en) Dynamic termination for signal buses going to a connector
CN109828933B (zh) 一种ncsi功能网卡及网卡的ncsi功能的实现方法
JPS60134924A (ja) オプシヨンユニツト接続方式
US6510485B1 (en) Stabilizing circuit for interfacing device
JP2630520B2 (ja) 基板活線挿抜方式
JP2000244369A (ja) 伝送装置
KR950004201B1 (ko) 고장방지 시스템의 시스템 안전장치 및 그 방법
JPH0752377B2 (ja) 電子回路基板
JP2000010659A (ja) 活線挿抜保護装置
JP2830486B2 (ja) 通信装置
JPH08256191A (ja) データ処理装置
JPH0644208B2 (ja) 活性挿抜制御方式
JPH04171520A (ja) 電子回路基板の活線挿抜方法およびその情報処理システム
JPH06309071A (ja) パワーセーブ回路
KR970005035Y1 (ko) 전원제어회로
JPH04299719A (ja) 電子データ処理システムのアダプタ装置のための活線挿抜用回路
JP2002278913A (ja) 情報処理システムおよびその制御方法
JP3110125B2 (ja) 活線挿抜制御方式
JPH01207812A (ja) 活性保守方式
JPH10240395A (ja) オンボード型プリント基板
JPH07182074A (ja) ホットスタンバイ式デュプレックスシステムの活線挿抜装置
JPS6055420A (ja) 電源制御方式
JPS628211A (ja) パツケ−ジ交換方式
JPS60131030A (ja) 電源制御装置
JPH0695973A (ja) ファクシミリ装置