JPH07182074A - ホットスタンバイ式デュプレックスシステムの活線挿抜装置 - Google Patents
ホットスタンバイ式デュプレックスシステムの活線挿抜装置Info
- Publication number
- JPH07182074A JPH07182074A JP32648193A JP32648193A JPH07182074A JP H07182074 A JPH07182074 A JP H07182074A JP 32648193 A JP32648193 A JP 32648193A JP 32648193 A JP32648193 A JP 32648193A JP H07182074 A JPH07182074 A JP H07182074A
- Authority
- JP
- Japan
- Prior art keywords
- cpu board
- hot
- cpu
- power
- board unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ホットスタンバイ式デュプレックスシステム
において、通電状態のまま容易且つ安全にＣＰＵボード
ユニットのシステムへの挿抜を行う。 【構成】 ＣＰＵボードユニットを、パワーシーケンス
回路を付加したモジュール構造とすることにより、ＣＰ
Ｕモジュールとバックプレーンとの接続状態を示す制御
信号によりパワーシーケンス回路を制御し、通電状態の
まま、ＣＰＵボードユニットをシステムに容易且つ安全
に接続、切り離し可能とする。
において、通電状態のまま容易且つ安全にＣＰＵボード
ユニットのシステムへの挿抜を行う。 【構成】 ＣＰＵボードユニットを、パワーシーケンス
回路を付加したモジュール構造とすることにより、ＣＰ
Ｕモジュールとバックプレーンとの接続状態を示す制御
信号によりパワーシーケンス回路を制御し、通電状態の
まま、ＣＰＵボードユニットをシステムに容易且つ安全
に接続、切り離し可能とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＰＵボードユニット
を２台以上有し、ＣＰＵボードユニット同士が互いに独
立して動作するホットスタンバイ式デュプレックスシス
テムを用いたコンピュータシステムの保守、点検のため
通電状態のまま挿抜する、ホットスタンバイ式デュプレ
ックスシステムの活線挿抜装置に関する。
を２台以上有し、ＣＰＵボードユニット同士が互いに独
立して動作するホットスタンバイ式デュプレックスシス
テムを用いたコンピュータシステムの保守、点検のため
通電状態のまま挿抜する、ホットスタンバイ式デュプレ
ックスシステムの活線挿抜装置に関する。
【０００２】
【従来の技術】一般にＣＰＵボードユニットをコンピュ
ータ内に組み込む場合、コンピュータの筐体に直接ねじ
等にて固定されている。又、ＣＰＵボードユニットには
Ｉ／Ｏバスの信号コネクタとＤＣ電源コネクタがあり、
ケーブルにてコンピュータ本体と接続されている。又、
このＣＰＵボードユニット用ＤＣ電源はコンピュータシ
ステム内蔵の周辺機器と共通の場合が多い。このためＣ
ＰＵボードユニットに障害が発生し、メンテナンスでＣ
ＰＵボード交換等を行う場合には、（１）ＣＰＵボード
ユニットに供給される電源（ＣＰＵボードユニット以外
へ供給されている電源と共通）を遮断し、（２）ＣＰＵ
ボードユニット側のケーブルをコネクタから外し、
（３）ＣＰＵボードユニットを固定しているねじ等を外
す、といった作業を行っていた。
ータ内に組み込む場合、コンピュータの筐体に直接ねじ
等にて固定されている。又、ＣＰＵボードユニットには
Ｉ／Ｏバスの信号コネクタとＤＣ電源コネクタがあり、
ケーブルにてコンピュータ本体と接続されている。又、
このＣＰＵボードユニット用ＤＣ電源はコンピュータシ
ステム内蔵の周辺機器と共通の場合が多い。このためＣ
ＰＵボードユニットに障害が発生し、メンテナンスでＣ
ＰＵボード交換等を行う場合には、（１）ＣＰＵボード
ユニットに供給される電源（ＣＰＵボードユニット以外
へ供給されている電源と共通）を遮断し、（２）ＣＰＵ
ボードユニット側のケーブルをコネクタから外し、
（３）ＣＰＵボードユニットを固定しているねじ等を外
す、といった作業を行っていた。
【０００３】
【発明が解決すべき課題】しかしながら、電源が供給さ
れたままＩ／Ｏバスを挿抜すると、Ｉ／ＯボードやＩ／
Ｏバスに接続されている周辺機器やインターフェイスボ
ード等に誤動作及び電気的ダメージを与える危険性があ
り、システムを通電状態のまま保守を行うことは物理
的、電気的に困難であるという問題点があった。
れたままＩ／Ｏバスを挿抜すると、Ｉ／ＯボードやＩ／
Ｏバスに接続されている周辺機器やインターフェイスボ
ード等に誤動作及び電気的ダメージを与える危険性があ
り、システムを通電状態のまま保守を行うことは物理
的、電気的に困難であるという問題点があった。
【０００４】特に、共有バスを有するホットスタンバイ
式デュプレックスシステムでは、故障したＣＰＵボード
ユニットの共有バスに接続されるコネクタを挿抜するた
め、主業務用ＣＰＵボードユニットを誤動作させる危険
性があった。
式デュプレックスシステムでは、故障したＣＰＵボード
ユニットの共有バスに接続されるコネクタを挿抜するた
め、主業務用ＣＰＵボードユニットを誤動作させる危険
性があった。
【０００５】本発明は、前記従来の問題点を解決するべ
くなされたもので、システム全体の電源を遮断せずに、
システム通電状態のまま外部記憶装置の保守を安全、容
易に行うことのできる活線挿抜技術を提供することを目
的とする。
くなされたもので、システム全体の電源を遮断せずに、
システム通電状態のまま外部記憶装置の保守を安全、容
易に行うことのできる活線挿抜技術を提供することを目
的とする。
【０００６】
【課題を解決するための手段】本発明は、ユニット同士
が互いに独立して動作し、それぞれ個別にＩ／Ｏバス及
びＩ／Ｏデバイスを有する２台以上のＣＰＵボードユニ
ットと、共有バスにて共有する補助記憶装置と、相互監
視システムを有し、主業務処理動作中のユニットの故障
時には待機状態中のユニットを主業務ユニットに即座に
切り替えるホットスタンバイ式デュプレックスシステム
の活線挿抜装置であって、ＣＰＵボードユニットを、半
導体スイッチを有するパワーシーケンス回路を搭載した
モジュール構造で、且つ、バックプレーンに接続し保持
する構造とし、更に、ＣＰＵボードモジュールとバック
プレーンとを接続するコネクタの接続状態を示す制御信
号により、パワーシーケンス回路を動作させる手段を備
えることにより、ＣＰＵボードモジュールの挿入時に
は、共有バス信号、制御信号、ＤＣ電源の順に接続し、
引き抜き時は、ＤＣ電源、制御信号、共有バス信号の順
に切り離しを行い、バス信号に影響を与えることなく、
通電状態のまま保守ができるようにして、前記目的を達
成したものである。
が互いに独立して動作し、それぞれ個別にＩ／Ｏバス及
びＩ／Ｏデバイスを有する２台以上のＣＰＵボードユニ
ットと、共有バスにて共有する補助記憶装置と、相互監
視システムを有し、主業務処理動作中のユニットの故障
時には待機状態中のユニットを主業務ユニットに即座に
切り替えるホットスタンバイ式デュプレックスシステム
の活線挿抜装置であって、ＣＰＵボードユニットを、半
導体スイッチを有するパワーシーケンス回路を搭載した
モジュール構造で、且つ、バックプレーンに接続し保持
する構造とし、更に、ＣＰＵボードモジュールとバック
プレーンとを接続するコネクタの接続状態を示す制御信
号により、パワーシーケンス回路を動作させる手段を備
えることにより、ＣＰＵボードモジュールの挿入時に
は、共有バス信号、制御信号、ＤＣ電源の順に接続し、
引き抜き時は、ＤＣ電源、制御信号、共有バス信号の順
に切り離しを行い、バス信号に影響を与えることなく、
通電状態のまま保守ができるようにして、前記目的を達
成したものである。
【０００７】
【作用】本発明によれば、ＣＰＵキャニスタに搭載され
モジュール構造化された、ＣＰＵボードユニットとパワ
ーシーケンス回路からなるＣＰＵモジュールを、コネク
タにてバックプレーンに接続し保持する。該ＣＰＵモジ
ュールは、バックプレーンと接続するコネクタとＣＰＵ
ボードユニットの間にパワーシーケンス回路を持つこと
により、ＣＰＵモジュールとバックプレーンの接続状態
を示す制御信号により、パワーシーケンス回路を制御
し、ＣＰＵボードモジュールの挿入時は、共有バス信
号、制御信号、ＤＣ電源の順に接続し、引き抜き時は、
ＤＣ電源、制御信号、共有バス信号の順に切り離しを行
い、システム全体の電源を遮断することなく、容易且つ
安全にＣＰＵボードユニットの挿抜を行うことができ
る。
モジュール構造化された、ＣＰＵボードユニットとパワ
ーシーケンス回路からなるＣＰＵモジュールを、コネク
タにてバックプレーンに接続し保持する。該ＣＰＵモジ
ュールは、バックプレーンと接続するコネクタとＣＰＵ
ボードユニットの間にパワーシーケンス回路を持つこと
により、ＣＰＵモジュールとバックプレーンの接続状態
を示す制御信号により、パワーシーケンス回路を制御
し、ＣＰＵボードモジュールの挿入時は、共有バス信
号、制御信号、ＤＣ電源の順に接続し、引き抜き時は、
ＤＣ電源、制御信号、共有バス信号の順に切り離しを行
い、システム全体の電源を遮断することなく、容易且つ
安全にＣＰＵボードユニットの挿抜を行うことができ
る。
【０００８】
【実施例】以下図面を参照して、本発明の実施例を詳細
に説明する。
に説明する。
【０００９】図１は、ホットスタンバイ式デュプレック
スシステムの概略構成を示すブロック線図である。
スシステムの概略構成を示すブロック線図である。
【００１０】図１において、１０、１２はそれぞれＣＰ
Ｕボードユニットであり、電源１４から電力の供給を受
け、共有バスを介して補助記憶装置１６を共有してお
り、又Ｉ／Ｏバスを介してＩ／Ｏデバイスが接続されて
いる。各ＣＰＵボードユニット１０、１２は相互監視シ
ステム１８により常時監視される。
Ｕボードユニットであり、電源１４から電力の供給を受
け、共有バスを介して補助記憶装置１６を共有してお
り、又Ｉ／Ｏバスを介してＩ／Ｏデバイスが接続されて
いる。各ＣＰＵボードユニット１０、１２は相互監視シ
ステム１８により常時監視される。
【００１１】図２は、本実施例によるＣＰＵボードユニ
ットをキャニスタ内に搭載しモジュール構造化したもの
を表わす斜視図である。これは、従来のＣＰＵボードユ
ニット側のケーブルをコネクタから外し、ＣＰＵボード
ユニットを固定しているねじを外す等の作業をＤＣ電源
ラインにノイズ等が発生しないよう容易且つ安全に行う
ためにモジュール構造化したものである。
ットをキャニスタ内に搭載しモジュール構造化したもの
を表わす斜視図である。これは、従来のＣＰＵボードユ
ニット側のケーブルをコネクタから外し、ＣＰＵボード
ユニットを固定しているねじを外す等の作業をＤＣ電源
ラインにノイズ等が発生しないよう容易且つ安全に行う
ためにモジュール構造化したものである。
【００１２】図２において、２０はバックプレーン、２
２はＣＰＵキャニスタ、２４はＣＰＵボードユニット、
２６はＣＰＵボートユニットサブボード、２８はパワー
シーケンス回路であり、該パワーシーケンス回路２８は
ＣＰＵボードユニットに供給される電源を安全に遮断す
るために設けられたものである。又、３０はＤＣ電源コ
ネクタ、３２はＣＰＵボードユニットに対する電源、３
４はＩ／Ｏバス及び共有バスコネクタである。
２はＣＰＵキャニスタ、２４はＣＰＵボードユニット、
２６はＣＰＵボートユニットサブボード、２８はパワー
シーケンス回路であり、該パワーシーケンス回路２８は
ＣＰＵボードユニットに供給される電源を安全に遮断す
るために設けられたものである。又、３０はＤＣ電源コ
ネクタ、３２はＣＰＵボードユニットに対する電源、３
４はＩ／Ｏバス及び共有バスコネクタである。
【００１３】又図３は、コネクタ及び制御信号線の様子
を示す説明図である。ＤＣ電源コネクタ３０はＩ／Ｏバ
ス及び共有バスコネクタ３４より長いＤＣ電源用ピン３
６を有し、Ｉ／Ｏバス及び共有バスコネクタ３４は長さ
ＬのＩ／Ｏバス及び共有バス用ピン３８と、更に短い長
さl の制御用短ピン４０とを有している。
を示す説明図である。ＤＣ電源コネクタ３０はＩ／Ｏバ
ス及び共有バスコネクタ３４より長いＤＣ電源用ピン３
６を有し、Ｉ／Ｏバス及び共有バスコネクタ３４は長さ
ＬのＩ／Ｏバス及び共有バス用ピン３８と、更に短い長
さl の制御用短ピン４０とを有している。
【００１４】図４は、パワーシーケンス回路２８の回路
図である。図４で、４２はスイッチ回路であり、パワー
ＭＯＳＦＥＴを電源スイッチとして用いている。
図である。図４で、４２はスイッチ回路であり、パワー
ＭＯＳＦＥＴを電源スイッチとして用いている。
【００１５】図５に、スイッチ回路の回路図を示す。又
図６は、パワーシーケンス回路２８の動作を表わすタイ
ミングチャートである。
図６は、パワーシーケンス回路２８の動作を表わすタイ
ミングチャートである。
【００１６】以下、本実施例の作用を説明する。
【００１７】ＣＰＵキャニスタ２２をバックプレーン２
０に差し込むと、図３に示すように、ＤＣ電源用ピン３
６が一番長いので、図６のタイミングチャートにも示す
ように、まずＤＣ電源線が接続される。更に差し込む
と、図６の一番上に示すようにＩ／Ｏバス及び共有バス
信号線が接続される。更にその後、図３に示すようにＩ
／Ｏバス及び共有バス用ピン３８の長さＬより制御用短
ピン４０の長さl の方が短く（Ｌ＞l ）、ＣＰＵキャニ
スタ２２の挿入速度をv とすると、図６の一番下に示す
ように、（Ｌ−l ）／v （秒）だけ遅れて、Ｉ／Ｏバス
及び共有バスの接続が完了したことを示す制御信号がバ
ックプレーン２０に接続され、接続信号がＯＮとなる。
０に差し込むと、図３に示すように、ＤＣ電源用ピン３
６が一番長いので、図６のタイミングチャートにも示す
ように、まずＤＣ電源線が接続される。更に差し込む
と、図６の一番上に示すようにＩ／Ｏバス及び共有バス
信号線が接続される。更にその後、図３に示すようにＩ
／Ｏバス及び共有バス用ピン３８の長さＬより制御用短
ピン４０の長さl の方が短く（Ｌ＞l ）、ＣＰＵキャニ
スタ２２の挿入速度をv とすると、図６の一番下に示す
ように、（Ｌ−l ）／v （秒）だけ遅れて、Ｉ／Ｏバス
及び共有バスの接続が完了したことを示す制御信号がバ
ックプレーン２０に接続され、接続信号がＯＮとなる。
【００１８】図５に示すように、制御信号ピン４０よ
り、該制御信号が供給されコンパレータ４４を通じスイ
ッチ回路がＯＮとなり、ＣＰＵボードユニット２４にＤ
Ｃ電源が供給される。
り、該制御信号が供給されコンパレータ４４を通じスイ
ッチ回路がＯＮとなり、ＣＰＵボードユニット２４にＤ
Ｃ電源が供給される。
【００１９】ＣＰＵキャニスタ２２を引き抜く時は、同
様に図６に示すように、まずＣＰＵボードユニットへの
ＤＣ電源供給が停止してから、（Ｌ−l ）／v （秒）だ
け遅れて共有バスが切り離され、最後にＤＣ電源線が遮
断される。
様に図６に示すように、まずＣＰＵボードユニットへの
ＤＣ電源供給が停止してから、（Ｌ−l ）／v （秒）だ
け遅れて共有バスが切り離され、最後にＤＣ電源線が遮
断される。
【００２０】以上のようにして、差し込み時は、ＤＣ電
源接続→共有バスの接続→ＣＰＵボードへのＤＣ電源Ｏ
Ｎ、と接続が行われ、引き抜き時は、ＣＰＵボードへの
ＤＣ電源ＯＦＦ→共有バスの切り離し→ＤＣ電源遮断、
と切り離しが行われる。
源接続→共有バスの接続→ＣＰＵボードへのＤＣ電源Ｏ
Ｎ、と接続が行われ、引き抜き時は、ＣＰＵボードへの
ＤＣ電源ＯＦＦ→共有バスの切り離し→ＤＣ電源遮断、
と切り離しが行われる。
【００２１】従って、ＣＰＵボードユニット２４の電源
がＯＦＦの状態で共有バスが挿抜されるため、通常の保
守で行われる、全ての機器の電源を遮断→コネクタ類の
挿抜、という手順と同等になり、共有バスに接続される
周辺機器やＩ／Ｏボードに損傷を与えることなく、又、
主業務用ユニットに影響を与えることなく、ＣＰＵボー
ドユニットのメンテナンスが可能となる。
がＯＦＦの状態で共有バスが挿抜されるため、通常の保
守で行われる、全ての機器の電源を遮断→コネクタ類の
挿抜、という手順と同等になり、共有バスに接続される
周辺機器やＩ／Ｏボードに損傷を与えることなく、又、
主業務用ユニットに影響を与えることなく、ＣＰＵボー
ドユニットのメンテナンスが可能となる。
【００２２】
【発明の効果】以上説明したとおり、本発明によれば、
ＣＰＵボードユニットにパワーシーケンス回路を付加し
モジュール化することにより、システム全体の電源を切
ることなく、ＣＰＵボードユニットの活線挿抜が可能と
なり、システムの稼働率の向上が図れると共に、主業務
用ＣＰＵボードユニット及びその周辺機器に誤動作及び
電気的損傷を与える危険を回避できるという優れた効果
を有する。
ＣＰＵボードユニットにパワーシーケンス回路を付加し
モジュール化することにより、システム全体の電源を切
ることなく、ＣＰＵボードユニットの活線挿抜が可能と
なり、システムの稼働率の向上が図れると共に、主業務
用ＣＰＵボードユニット及びその周辺機器に誤動作及び
電気的損傷を与える危険を回避できるという優れた効果
を有する。
【図１】ホットスタンバイ式デュプレックスシステムの
概略構成を示すブロック線図
概略構成を示すブロック線図
【図２】本実施例によるモジュール化されたＣＰＵボー
ドユニットを示す斜視図
ドユニットを示す斜視図
【図３】コネクタ及び制御信号線の様子を示す説明図
【図４】パワーシーケンス回路を示す回路図
【図５】スイッチ回路を示す回路図
【図６】パワーシーケンス回路の動作を表わすタイミン
グチャート
グチャート
２０…バックプレーン ２２…ＣＰＵキャニスタ ２４…ＣＰＵボードユニット ２８…パワーシーケンス回路 ３０…ＤＣ電源コネクタ ３２…ＣＰＵボードユニットに対する電源 ３４…Ｉ／Ｏバス及び共有バスコネクタ ４０…制御用短ピン
Claims (1)
- 【請求項１】ユニット同士が互いに独立して動作し、そ
れぞれ個別にＩ／Ｏバス及びＩ／Ｏデバイスを有する２
台以上のＣＰＵボードユニットと、共有バスにて共有す
る補助記憶装置と、相互監視システムを有し、主業務処
理動作中のユニットの故障時には待機状態中のユニット
を主業務ユニットに即座に切り替えるホットスタンバイ
式デュプレックスシステムの活線挿抜装置であって、 ＣＰＵボードユニットを、半導体スイッチを有するパワ
ーシーケンス回路を搭載したモジュール構造で、且つ、
バックプレーンに接続し保持する構造とし、 更に、ＣＰＵボードモジュールとバックプレーンとを接
続するコネクタの接続状態を示す制御信号により、パワ
ーシーケンス回路を動作させる手段を備えることによ
り、 ＣＰＵボードモジュールの挿入時には、共有バス信号、
制御信号、ＤＣ電源の順に接続し、引き抜き時は、ＤＣ
電源、制御信号、共有バス信号の順に切り離しを行い、
バス信号に影響を与えることなく、通電状態のまま保守
ができることを特徴とするホットスタンバイ式デュプレ
ックスシステムの活線挿抜装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32648193A JPH07182074A (ja) | 1993-12-24 | 1993-12-24 | ホットスタンバイ式デュプレックスシステムの活線挿抜装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32648193A JPH07182074A (ja) | 1993-12-24 | 1993-12-24 | ホットスタンバイ式デュプレックスシステムの活線挿抜装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07182074A true JPH07182074A (ja) | 1995-07-21 |
Family
ID=18188302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32648193A Pending JPH07182074A (ja) | 1993-12-24 | 1993-12-24 | ホットスタンバイ式デュプレックスシステムの活線挿抜装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07182074A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003187924A (ja) * | 2001-12-17 | 2003-07-04 | Pioneer Electronic Corp | コネクタ及び電子機器並びに電子機器制御方法 |
| US8749222B2 (en) | 2007-08-08 | 2014-06-10 | Advanced Analogic Technologies, Inc. | Method of sensing magnitude of current through semiconductor power device |
-
1993
- 1993-12-24 JP JP32648193A patent/JPH07182074A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003187924A (ja) * | 2001-12-17 | 2003-07-04 | Pioneer Electronic Corp | コネクタ及び電子機器並びに電子機器制御方法 |
| US8749222B2 (en) | 2007-08-08 | 2014-06-10 | Advanced Analogic Technologies, Inc. | Method of sensing magnitude of current through semiconductor power device |
| US9500678B2 (en) | 2007-08-08 | 2016-11-22 | Advanced Analogic Technologies Incorporated | System and method of sensing current in a power semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0373773B1 (en) | Disengaging electrical circuit boards from power-supply units | |
| CN111258403B (zh) | 一种服务器集中供电的控制装置 | |
| JPH07182074A (ja) | ホットスタンバイ式デュプレックスシステムの活線挿抜装置 | |
| JP4459408B2 (ja) | ホットスワップバス | |
| US5463663A (en) | Controlling synchronization in a system having a plurality of units when a unit is disconnected from or connected to the system that is active | |
| KR20090022533A (ko) | 스위칭 레귤레이터를 이용한 핫스왑 기능 제공 장치 및방법 | |
| EP1176514A1 (en) | Hot swap processor card and bus | |
| JPH0752377B2 (ja) | 電子回路基板 | |
| KR100195077B1 (ko) | 랜의 접속장치 | |
| JPH07253834A (ja) | モジュール挿抜制御装置 | |
| JPH0934594A (ja) | 情報処理装置 | |
| JPS5847726B2 (ja) | プリント配線板装置 | |
| JP2001228943A (ja) | 活線挿抜用制御装置 | |
| JP2000010659A (ja) | 活線挿抜保護装置 | |
| JPH07122039A (ja) | 活線挿抜装置 | |
| JP3180795B2 (ja) | Ｓｃｓｉケーブル | |
| JPH08137578A (ja) | 活線挿抜方式 | |
| CN112667546A (zh) | 一种控制板及电子设备 | |
| JPS5931240B2 (ja) | オンラインで着脱可能な電子回路基板 | |
| JPH07153536A (ja) | 活線挿抜方法 | |
| CN117666743A (zh) | 供电组件、服务器整机柜供电方法、存储介质、电子设备 | |
| JPH01100878A (ja) | モジュール構造における活線保守方式 | |
| JPH05204507A (ja) | 活線挿抜制御方式 | |
| JPH01309108A (ja) | 情報処理装置 | |
| JPH0253125A (ja) | 電子機器の活線挿抜時における誤動作防止方法 |