JPS5931240B2 - オンラインで着脱可能な電子回路基板 - Google Patents

Description

【発明の詳細な説明】 本発明はオンラインで着脱可能な電子回路基板に関し、
とくに複数個の電子回路基板を着脱自在に接続してなる
電子機器の保守・修理のため、電子機器の正常動作を損
うことなくオンラインで着脱し得る電子回路基板に関す
るものである。

本発明において、 「オンライン」とは、電子回路基板
における回路がその接続されている計算機等の電子機器
の直接制御下にある状態をいう。電子計算機等の電子機
器に着脱自在に接続される電子回路基板（以下゛、 「
基板」という。

）には。一般にプリント配線基板が多く使われる。また
、はんだ付基板やワイヤ・ラッピングによる基板も使わ
れる。従来は、これらの基板の電子機器に対する着脱は
電源を切り電子機器を停止状態にしたうえで行われた。

たとえば、第１図に示す計算機では中央処理ユニット（
ＣＰＵ）１に母線２を介し、複数の入出力装置（ＩＯＣ
）３を介して複数個の端末装置（ＤＥＶ）４を母線２に
接続した構成が使われ、ＩＯＣ基板が使われる。この構
成において、故障したＩＯＣ３の基板の交換、又は端末
装置４の増設に伴う工０Ｃ３の基板の接続などの基板着
脱は、すべてＣＰＵＩの電源を切りＣＰＵを停止させた
うえで行つていた。しかし、計算機をオンラインのプロ
セス制御に使用した場合に、１台のＩＯＣ基板の脱着の
ため計算機を停止することはすべての端末装置の制御を
停止させることになり時間的にも経済的にも損失が大き
い。

また、制御部と監視部とを有する制御機器において、監
視部故障の修理のため制御機器したがつて制御部をすべ
て停止させることも同様に損失が大きい。この損失を必
要最小限にとどめるため、ＣＰＵならびに正常な０Ｃ及
びＤＥＶを稼働状態においたまま、いわゆるオンライン
の状態で故障基板の取外し又は正常な基板の取付け等の
基板着脱操作を可能とすることが望ましい。

しかし、従来は稼働状態のまま基板を脱着することは雑
音の発生による障害又は機器損傷の恐れがあるため、オ
ンラインの基板着脱が困難であつた。第２及び３図を参
照して雑音障害を検討する。

第２図は０Ｃ３の機能の一例を図式的に示し、第３図は
、０Ｃの基板の構造の一例を示す。第２図の例において
、母線２は、データ母線、アドレス母線、制御入力母線
８及び制御出力母線からなり、０Ｃ３の基板は母線へ信
号を送出するドライバ素子５及び母線から信号を受取る
レシーバ素子６を有する。ドライバ素子５として、三ス
テート素子またはニステート素子が使われる。三ステー
ト素子は、オフ、０出力オン、１出力オンの三状態をと
り得るものである。ニステート素子を使用する場合は、
オーブン・コレクタ形の素子が用いられる。この場合は
０，１又は１，０に相当するオン、オフの二状態をとり
得る。三ステート素子及びニステート素子のいずれにお
いても、オフ状態では素子インピーダンスが十分高く、
その出力線を切り離しても外部回路に影響を与えない。
レシーバ素子６には、オフ状態における入力インピーダ
ンスが高いだけでなく、オン状態でも入力インピーダン
スが高いものと、オン状態で入力インピーダンスが低く
なるものとがある。レシーバ素子の入力インピーダンス
が十分大きいときは、その入力線を切り離しても外部回
路に影響を与えない。したがつて、ドライバ素子５及び
レシーバ素子６の両者がオフ状態にあるとき、又はイン
ピーダンス的にオフ状態と同等な状態にあるときに、こ
れらの諸素子を母線２に対して着脱しても、他の１０Ｃ
３，ＤＥ４及びＣＰＵｌに影響を与えることはない。

しかし、これらの素子のインピーダンスが小さいときに
、母線２に対してこれら素子から成る基板を着脱すると
きは他の０Ｃ３，ＤＥＶ４、及びＣＰＵｌに影響を及ぼ
すような雑音を発生する原因となり得ることは明らかで
ある。さらに、これらの雑音がＣＰＵｌによつて信号と
誤認された場合にはシステム上重大な誤動作の原因にも
なる。これらの着脱時の雑音の発生を防止するには、着
脱時にすべての素子を確実にオフ状態にしておけばよい
。しかるに、これらの素子は、一般的に、電源電圧が正
常に印加されているときにオフ状態をとり得るが、電源
電圧が定格値から零まで低下する中間過程における不安
定動作のためこの過程におけるオフ状態は保証されない
。基板の物理的購造は、たとえば第３図の基板７に示す
ように、電源端子９、接地端子１０、及び信号端子１１
を有し、これらの端子を介して電子機器のカード・コネ
クタ８に接続される。第３図においては端子以外の回路
素子及び内部接続線は簡明のため省略してある。この基
板７をカード・コネクタ８から取外すときに、信号端子
１１がまずカード・コネクタ８から離れ、その後電源端
子がカード・コネクタ８から離れる場合には、ドライバ
素子５及びレシーバ素子６のオフ状態又はそれと同等状
態を保証し得て信号端子１１の断によるときの雑音の発
生を防止できるが、逆に電源端子がまず離れた場合には
ドライバ素子５のオフ状態を保証し得ず、したがつて雑
音の発生防止を確保し難い。基板７の取外しに当つては
、カード・コネクタ８及び基板７の諸端子の状態によつ
て、いずれの端子が最初にカード・コネクタから離れる
かは一定しない。基板７をカード・コネクタ８に差込む
ときにも、同様な理由により雑音の発生の防止を確保し
難い。したがつて、本発明は従来技術の上記欠点を解決
するもので、その目的はオンラインで着脱可能な電子回
路基板を提供するにある。

本発明の上記目的は、外部装置に着脱されるほぼ長方形
の電子回路基板において、該基板が着脱のとき定格電源
電圧供給下にオフ状態にされる電子回路素子に接続され
且つ前記長方形基板の一辺に配列されしかも前記外部装
置に固定された第１コネクタに着脱可能な第１端子群と
、前記長方形基板の他の辺に配列され且つ前記電子回路
素子に電源を供給する第２端子群と、該第２端子群に着
脱され且つ外部電源が接続される可とう電線つき第２コ
ネクタとを具備し、前記電子回路素子の電源が前記第２
端子群のみから供給されることを特徴とする電子回路基
板、又は外部装置に着脱されるほぼ長方形の電子回路基
板において、該基板が着脱のとき定格電源電圧供給下に
オフ状態にされる電子回路素子に接続され且つ前記長方
形基板の一辺に配列されしかも前記外部装置に固定され
た第１コネクタに着脱可能な第１端子群と、前記長方形
基板の他の辺に配列されしかも前記回路素子に電源を供
給する前記第１端子群の部分に接続される第２端子群で
あつて外部電源が接続される可とう電線つき第２コネク
タが着脱される第２端子群とを具備し、前記電子回路素
子の電源が前記第１及び第２端子群の両方から供給され
ることを特徴とする電子回路基板、によつて達成される
。以下第４ないし８図を参照して本発明を詳細に説明す
る。

第４図に示す本発明の好ましい実施例において、基板７
は第１端子群Ａ及び第２端子群Ｂを有する。各端子は内
部接続線（図示せず）を介して、電子回路素子（図示せ
ず）に接続される。簡明のため、基板内部の素子及び接
続線の図示は省略した。第１端子群Ａは、第３図の信号
端子１１に相当する端子からなり、第２端子群Ｂは電源
電圧端子１２及び接地端子１３からなる。第２端子群Ｂ
と電気的に接触するコネクタ１４は可とう電線１５を有
し、その電線１５の他端は外部電源１６に接続されてい
る。外部電源１６は、たとえば計算機などの外部機器（
図示せず）と共通であつてもよいことはもちろんである
。第１端子群Ａは外部装置カード・コネクタ８に対して
着脱自在である．電線１５の長さは、端子群Ａのカード
・コネクタ８に対する着脱を許容するものでなければな
らない。第４図の実施例では、基板７上の電子回路素子
の電源がすべて第２端子群Ｂから供給されるが、本発明
は、この構造に限定されるものではない。

端子群Ｂからの電源は、基板７を外部電子装置、たとえ
ば、カード・コネクタ８に対して着脱するときに雑音防
止上オフ状態であることを要しかつオフ状態であること
を確保するため電源の供給を要する回路素子、たとえば
第２図のドライバ素子５及び上記条件を要するレシーバ
素子６に対する電源を供給すれば足りる。したがつて、
これらの電子回路素子の電源と異なる電源を、第１端子
群Ａから供給してもよい。また、第２端子群Ｂからと同
一の電源を、第１端子群Ａから上記以外の電子回路素子
へ供給してもよい。第４図の実施例の操作を説明する。

基板７を外部装置カード・コネクタ８から取外すときは
．コネクタ１４を基板７に接続したままとする。したが
つて、第１端子群Ａの信号端子から見た基板７のインピ
ーダンスを確実に十分大きくすることができ、基板７の
外部機器カード・コネクタ８からの取外し時における信
号回路に与えられる雑音の発生を防止することができる
。第１端子群Ａを外部機器カード・コ・ネクタ８から完
全に分離した後、コネクタ１４を必要に応じて基板７か
ら分離して修理その他の作業をすることができる。基板
７を外部機器カード・コネクタ８に取付けるときは、ま
ず、外部電源１６に接続されているコネクタ１４を第２
端子群Ｂに接続し、その後、基板７を外部機器カード・
コネクタ８に取つければ、取外しの場合と同様な理由に
より、雑音を発生させることなく取付けを完了すること
ができる。第１端子群Ａは一つに限定されるものではな
く、第５図に示すように二つの第１端子群Ａが基板７に
設けられていてもよい。

さらに、三つ以上の第１端子群Ａが一つの基板７に取付
けられてもよいことは、当業者には明らかである。また
、第５図に示すように、異なる第１端子群Ａが、異なる
物理的構造のものであつても差支えない。基板７の外部
機器（図示せず）に対する着脱は、本発明の目的のため
には、第１端子群Ａが電気的に、たとえば外部機器カー
ド・コネクタ８から分離されれば足りる。

第６図に示すように、基板７に対するガイド・レール１
７が設けられている場合にも、本発明にいう着脱は、外
部機器カード・コネクタ８若しくはこれと同等の電気的
接続手段との電気的接続・分離を意味し、ガイド・レー
ル１７に対する基板７の機械的着脱を意味するものでは
ない。したがつて、第６図の場合にも、可とう電線１５
は本発明における意味の着脱を容易にするものであれば
足りる。さらに、基板７と外部機器（図示せず）との間
の着脱は、第７図に示すように、基板７を固定手段とし
、当該外部機器に接続された可とう電線１８を有する外
部装置カード・コネクタ８によつて行つてもよいことは
明らかである。

複数個の基板７を並列に使用する場合には、各基板７ご
とに、コネクタ１４を設けることは複雑であるばかりで
なく不経済である。

すなわち、第１端子群に、基板着脱時に電源電圧供給下
にオフ状態とされる電子回路素子に対する電源端子を設
けておくならば、基板が稼働状．態にあるときは第１端
子群からすべての電源を供給し、コネクタを第２端子群
から分離してもよい。こうすれば、一つのコネクタ１４
を多数の基板７に対して共用とし、設備の単純化を画る
ことができる。第８図は、この目的のための実施例を示
す。第８図において、第１端子群Ａの電源端子９及び接
地端子１０を、第２端子群Ｂの電源端子１２及び接地端
子１３とそれぞれ電気的に基板７上で接続する。

この実施例の前記以外の構造は、第４図に示した実施例
の場合と同様である。第８図に示した基板７を外部機器
（図示せず）に取付けるときは、まずコネクタ１４を第
２端子群Ｂに接続した後、所要の取付けをすれば、すで
に説明したように雑音を発生することなく所要の取付を
完了することができる。基板７がいつたん稼働状態には
いつた後は、コネクタ１４を基板７から分離しても、そ
の稼働状態になんら影響がないことは明らかである。し
たがつて、コネクタ１４を他の基板７の着脱に利用する
ことができる。基板７を外部機器（図示せず）から取外
すときは、まずコネクタ１４を当該基板７の第２端子群
Ｂに接続したのち取外せば、すでに説明したように雑音
を発生することなく、取外し操作を完了することができ
る。基板７を取外したのち、コネクタ１４をその基板７
から分離しても差支えないことは明らかである。第８図
の実施例において可とう電線１５は、複数個の基板に接
続可能であり、かつ、それらの着脱を許容する長さを有
する必要がある。

本発明によつて得られる効果を例挙ずれば次の通りであ
る。

（１）電子回路基板の外部機器への着脱を、簡単な装置
により、オンラインで行うことができる。

（２）複数個の基板のオンライン着脱操作を一つの共通
コネクタにより経済的に行うことができる。なお、図示
実施例に対して、本発明の技術的範囲を離れることなく
各種変更を加え得ることは当業者には明らかである。た
とえば、第８図の実施例において、コネクタ１４の着脱
時の安全又は確実を期するため、さらにスイツチ、表示
手段などを付加し得ることは明らかである。以上説明し
たように、本発明によれば、有害な雑音の発生により他
機器へ好ましくない影響を及ぼすことなく、電子回路基
板のオンラインでの着脱を行い得る顕著な効果が得られ
る。

【図面の簡単な説明】

第１図は計算機システムのプロツク図、第２図は、第１
図の０Ｃにおける電子回路基板の機能を説明するプロツ
ク図、第３図は従来の電子回路基板の構造説明図、第４
図は本発明による電子回路基板の構造説明図、第５ない
し７図は、第４図の構造の各種変形の説明図、第８図は
本発明の他の実施例の構造説明図である。 １・・・・・・中央処理装置、２・・・・・・母線、３
・・・・・・入出力装置、４・・・・・・端末装置、５
・・・・・・ドライバ素子、６・・・・・ルシーバ素子
、７・・・・・・電子回路基板、８・・・・・・外部機
器カード・コネクタ、９，１２・・・・・・電源端子、
１０，１３・・・・・・接地端子、１１・・・・・・信
号端子、１４・・・・・・コネタタ、１５，１８・・・
・・・可とう電線、１６・・・・・・外部電源、１ｒ・
・・・・・ガイド・レール。

Claims (1)

1. 【特許請求の範囲】 １ 電子機器に固定された第１コネクタに着脱される第
   １端子群が一辺に配列されたほぼ長方形の電子回路基板
   において、前記第１端子群に接続されており定格電源電
   圧でオフ状態となり該定格電源電圧以下の電圧でオフ状
   態でない電子回路素子と、前記電子回路基板の他の辺に
   配列されており前記電子回路素子に電源を供給する第２
   端子群と、該第２端子群に着脱され外部電源が接続され
   る可とう電線つき第２コネクタとを具備し、前記電子回
   路素子の電源は前記第２端子群のみから供給されており
   、前記電子回路基板の稼動時及び前記第１コネクタの着
   脱時に前記第２コネクタが前記第２端子群に装着されて
   いることを特徴とする電子回路基板。 ２ 電子機器に固定された第１コネクタに着著される第
   １端子群が一辺に配列されたほぼ長方形の電子回路基板
   であつて定格電源電圧でオフ状態となり該定格電源電圧
   以下の電圧でオフ状態でない電子回路素子が前記第１端
   子群に接続されている電子回路基板において、前記回路
   素子に電源を供給する前記第１端子群の部分に接続され
   る第２端子群であつて外部電源が接続される可とう電線
   つき第２コネクタが着脱される第２端子群を具備し、前
   記第１コネクタの着脱時に前記第２コネクタが前記第２
   端子群に装着されていることを特徴とする電子回路基板
   。