JPH01272184A - コネクタの接続判別方式 - Google Patents
コネクタの接続判別方式Info
- Publication number
- JPH01272184A JPH01272184A JP63100380A JP10038088A JPH01272184A JP H01272184 A JPH01272184 A JP H01272184A JP 63100380 A JP63100380 A JP 63100380A JP 10038088 A JP10038088 A JP 10038088A JP H01272184 A JPH01272184 A JP H01272184A
- Authority
- JP
- Japan
- Prior art keywords
- connector
- connection
- signal
- circuit
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012790 confirmation Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 10
- 230000002159 abnormal effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 11
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 241000270722 Crocodylidae Species 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- LNNWVNGFPYWNQE-GMIGKAJZSA-N desomorphine Chemical compound C1C2=CC=C(O)C3=C2[C@]24CCN(C)[C@H]1[C@@H]2CCC[C@@H]4O3 LNNWVNGFPYWNQE-GMIGKAJZSA-N 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はグリンタ回路基板間又はプリント回路基板と電
子部品や電気機器等を接続するコネクタの接続判別方式
に関する。
子部品や電気機器等を接続するコネクタの接続判別方式
に関する。
(従来の技術)
従来、上記コネクタの接続判別方式として、第5図に示
すものがあった。
すものがあった。
電気機器等の上位装置に接続されたプリント回路基板(
以下単に基板という)には、雄又は雌のコネクタ3が取
シ付けである。基板1上にはコネクタ族は判別に用いる
ダート回路6が設けられ、このダート回路6は2力1出
力で構成されている。
以下単に基板という)には、雄又は雌のコネクタ3が取
シ付けである。基板1上にはコネクタ族は判別に用いる
ダート回路6が設けられ、このダート回路6は2力1出
力で構成されている。
前記ゲート回路6の入力の1つである信号Sはコネクタ
族は判別信号として用いられ、信号線5によシ前記コネ
クタ3の一端にある端子Xと接続しているとともに、+
5vにプルアップしている。
族は判別信号として用いられ、信号線5によシ前記コネ
クタ3の一端にある端子Xと接続しているとともに、+
5vにプルアップしている。
又、前記コネクタ3の端子Xはもう一方の基板2のコネ
クタ4の端子xl−+介して前記基板2内で0Vに接続
している。前記ゲート回路6のもう1つの入力は図示せ
ぬ上位装置と信号線7で接続し、接続確認信号Iが加え
られる様になっておシ、電 。
クタ4の端子xl−+介して前記基板2内で0Vに接続
している。前記ゲート回路6のもう1つの入力は図示せ
ぬ上位装置と信号線7で接続し、接続確認信号Iが加え
られる様になっておシ、電 。
源投入がされると前記信号工はハイレベルとなる。
又、ダート回路6の出力信号Tは上位装置と信号線9で
接続している。
接続している。
以上の構成において、コネクタ接続判別を行う場合は、
電源投入後、図示せぬ上位装置からのI/O命令によシ
前記接続確認信号■をローレベルへ変換するとともに、
ダート回路6の出力信号Tを検知する。ダート回路6の
出力信号Tは接続確認信号工がローレベルのとき、入力
信号Sと同レベルとなる。入力信号Sはコネクタが正常
に接続しているとOvであυ、抜けていると+5vとな
る。従って、上位装置は前記出力信号Tがローレベルで
あると、コネクタの接続が正常であると判定し、次処理
であるイニシャルプログラムローディング(以下IPL
という)の実行をバス信号線8によって行う。又、前記
信号Tが/%イレベルの場合はコネクタ3とコネクタ4
の接続が異常と判定し、コネクタの接続不良を示すエラ
ー表示を行つて、オペレータに知らせる。
電源投入後、図示せぬ上位装置からのI/O命令によシ
前記接続確認信号■をローレベルへ変換するとともに、
ダート回路6の出力信号Tを検知する。ダート回路6の
出力信号Tは接続確認信号工がローレベルのとき、入力
信号Sと同レベルとなる。入力信号Sはコネクタが正常
に接続しているとOvであυ、抜けていると+5vとな
る。従って、上位装置は前記出力信号Tがローレベルで
あると、コネクタの接続が正常であると判定し、次処理
であるイニシャルプログラムローディング(以下IPL
という)の実行をバス信号線8によって行う。又、前記
信号Tが/%イレベルの場合はコネクタ3とコネクタ4
の接続が異常と判定し、コネクタの接続不良を示すエラ
ー表示を行つて、オペレータに知らせる。
(発明が解決しようとする課題)
しかしながら、前記方法によると、コネクタ3・4が第
6図に示すように、端子x、x’側のみが接続し、その
反対の端部が浮いている場合でも、入力信号SはQVと
なる。そして、上位装置はコネクタ接続が正常であると
判定し、IPL l実行しようとするが、パス信号線8
が完全に接続されていないため、結果的にIPLの実行
が出来ないといった障害が発生することがあった。
6図に示すように、端子x、x’側のみが接続し、その
反対の端部が浮いている場合でも、入力信号SはQVと
なる。そして、上位装置はコネクタ接続が正常であると
判定し、IPL l実行しようとするが、パス信号線8
が完全に接続されていないため、結果的にIPLの実行
が出来ないといった障害が発生することがあった。
又、前記障害発生時には、コネクタの接続不良ヲ示すエ
ラー表示が行われないため、障害原因の究明に多大な時
間を費やしてしまうことがあった。
ラー表示が行われないため、障害原因の究明に多大な時
間を費やしてしまうことがあった。
本発明は、以上の点に鑑み、簡単な構成により,コネク
タの接続不良をよシ確実に検出するコネクタの接続判別
方式を提供することを目的とする。
タの接続不良をよシ確実に検出するコネクタの接続判別
方式を提供することを目的とする。
(課題を解決するための手段)
本発明は前記課題を解決するために、プリント回路基板
間又はプリント回路基板と電子部品や電気機器等を接続
するコネクタの接続判別方式において、入力される信号
の状態からコネクタの接続状態を判別する接続判別回路
と、前記接続判別回路の入力を所定の電圧でプルアップ
するとともに、接続判別を行うべきコネクタの、少なく
とも両端近傍に位置する2つの端子を経由してOvに接
続した接続判別信号入力回路とを有し、上位装置がI/
O命令の実行により、前記接続判別回路にコネクタの接
続判別をうながす接続確認信号を供給し。
間又はプリント回路基板と電子部品や電気機器等を接続
するコネクタの接続判別方式において、入力される信号
の状態からコネクタの接続状態を判別する接続判別回路
と、前記接続判別回路の入力を所定の電圧でプルアップ
するとともに、接続判別を行うべきコネクタの、少なく
とも両端近傍に位置する2つの端子を経由してOvに接
続した接続判別信号入力回路とを有し、上位装置がI/
O命令の実行により、前記接続判別回路にコネクタの接
続判別をうながす接続確認信号を供給し。
前記接続判別回路の出力を検知してコネクタの接続を判
別することを特徴とする。
別することを特徴とする。
(作用)
まず、電源を投入し、上位装置からのI/O命令により
,接続判別回路に接続確認信号を供給する。
,接続判別回路に接続確認信号を供給する。
接続判別回路は接続確認信号が供給されると、入力する
信号のレベルを検知できる信号を出力する。
信号のレベルを検知できる信号を出力する。
接続判別回路の入力信号は、+ VCCにプルアップし
ており、コネクタの両端が接続していると接続判別信号
入力回路と接続して0Vとなる。上位装置は接続判別回
路の出力信号を検知する。検知した出力信号がローレベ
ルの時は接続判別回路が接続判別信号入力回路と接続し
ているので、上位装置はコネクタが正常接続であると判
定し、次処理に移る。検知した出力信号がハイレベルの
時は、接続判別回路の入力信号がプルアップしているの
で、コネクタの未接続あるいは端部に未接続があると判
定し、エラー表示を行うことで、オ被レータに知らせる
。
ており、コネクタの両端が接続していると接続判別信号
入力回路と接続して0Vとなる。上位装置は接続判別回
路の出力信号を検知する。検知した出力信号がローレベ
ルの時は接続判別回路が接続判別信号入力回路と接続し
ているので、上位装置はコネクタが正常接続であると判
定し、次処理に移る。検知した出力信号がハイレベルの
時は、接続判別回路の入力信号がプルアップしているの
で、コネクタの未接続あるいは端部に未接続があると判
定し、エラー表示を行うことで、オ被レータに知らせる
。
(実施例)
以下、第1図及び第4図に従って詳細に説明する。
第1図は本発明の実施例を示す基板間結合部の回路構成
を示す概略図、第4図はコネクタ接続の判別動作を示す
フローチャートである。第1図において、1は上位装置
に接続された第1の基板、2は前記第1の基板と接続さ
れる第2の基板、3は前記第1の基板1に取シ付けられ
た雄又は雌のコネクタ、4は前記第2の基板2に取り付
けられ、前記コネクタ3に対応するコネクタ、5はコネ
クタ抜は判別信号S及びS′ヲ伝送するための信号線、
6は前記信号線5を介して供給する入力信号に応じて、
判定結果を示す出力信号全上位装置へ伝送するf−ト回
路、7は接続確認信号If、上位装置からダート回路6
へ伝送するための信号線、9はy−ト回路の出力信号T
ft上位装置へ伝送するための信号線である。
を示す概略図、第4図はコネクタ接続の判別動作を示す
フローチャートである。第1図において、1は上位装置
に接続された第1の基板、2は前記第1の基板と接続さ
れる第2の基板、3は前記第1の基板1に取シ付けられ
た雄又は雌のコネクタ、4は前記第2の基板2に取り付
けられ、前記コネクタ3に対応するコネクタ、5はコネ
クタ抜は判別信号S及びS′ヲ伝送するための信号線、
6は前記信号線5を介して供給する入力信号に応じて、
判定結果を示す出力信号全上位装置へ伝送するf−ト回
路、7は接続確認信号If、上位装置からダート回路6
へ伝送するための信号線、9はy−ト回路の出力信号T
ft上位装置へ伝送するための信号線である。
実施例におけるダート回路6は3人力1出力で構成して
いる。コネクタ抜は判別信号として用いられる2つの入
力信号S及びS′はコネクタ3の相反する端部の端子X
及びYにそれぞれ接続するとともに+5vにプルアップ
している。又、前記端子X、Yは各々コネクタ4の端子
x / 、 y /と接触し、その結果、信号s、s’
は前記端子x’、y’を介して基板2上でOvに接続し
ている。残る1つの入力信号工は接続確認信号として用
いられ、電源が投入されるとノ・イレベルとなり、上位
装置からのI/O命令によジローレベルに変換する。残
ったコネクタ3とコネクタ4の端子はIPL実行等のた
めのパス信号として利用している。
いる。コネクタ抜は判別信号として用いられる2つの入
力信号S及びS′はコネクタ3の相反する端部の端子X
及びYにそれぞれ接続するとともに+5vにプルアップ
している。又、前記端子X、Yは各々コネクタ4の端子
x / 、 y /と接触し、その結果、信号s、s’
は前記端子x’、y’を介して基板2上でOvに接続し
ている。残る1つの入力信号工は接続確認信号として用
いられ、電源が投入されるとノ・イレベルとなり、上位
装置からのI/O命令によジローレベルに変換する。残
ったコネクタ3とコネクタ4の端子はIPL実行等のた
めのパス信号として利用している。
以上の構成において、コネクタ抜は判別動作を第6図に
従って説明する。
従って説明する。
基板1を取り付けた図示せぬ上位装置は電源を投入後(
Sl)、コネクタ接続確認のためのI/O命令を発信す
る(S2)。I/O命令により接続確認信号■はローレ
ベルに変換し、上位装置はダート回路6の出力信号Tを
検知する(S3)。信号S及びS′はコネクタ3及びコ
ネクタ4の両端部が正常に接続している時のみ、互いに
ローレベル(Ov)となる。e−)回路6はその入力信
号S及びS′のどちらか1つでもハイレベルであれば、
その出力信号Tは、コネクタ3とコネクタ4の異常接続
を示す信号、例えばロジック信号の“0″となシ、前記
入力信号の全てがローレベルの時はロジック信号の“1
”となるものである。従って、上位装置は出力信号Tの
判別を行い(S4)、その結果、出力信号Tが“11の
場合は正常接続と判定しくS5)、パス信号線8によっ
てIPLの実行を行う(S6)。出力信号Tが“O”の
場合は異常接続と判定しくS5’)、図示せぬ表示装置
によって、コネクタ抜けを示すエラー表示を行い、オペ
レータに知らせる(86’)。
Sl)、コネクタ接続確認のためのI/O命令を発信す
る(S2)。I/O命令により接続確認信号■はローレ
ベルに変換し、上位装置はダート回路6の出力信号Tを
検知する(S3)。信号S及びS′はコネクタ3及びコ
ネクタ4の両端部が正常に接続している時のみ、互いに
ローレベル(Ov)となる。e−)回路6はその入力信
号S及びS′のどちらか1つでもハイレベルであれば、
その出力信号Tは、コネクタ3とコネクタ4の異常接続
を示す信号、例えばロジック信号の“0″となシ、前記
入力信号の全てがローレベルの時はロジック信号の“1
”となるものである。従って、上位装置は出力信号Tの
判別を行い(S4)、その結果、出力信号Tが“11の
場合は正常接続と判定しくS5)、パス信号線8によっ
てIPLの実行を行う(S6)。出力信号Tが“O”の
場合は異常接続と判定しくS5’)、図示せぬ表示装置
によって、コネクタ抜けを示すエラー表示を行い、オペ
レータに知らせる(86’)。
次に、本発明の第2の実施例を第2図に示す。
同図は基板間結合部の回路構成を示す概略図である。こ
の実施例はy−ト回路6の入力信号fj!:2本にして
、コネクタの接続確認を行うものである。
の実施例はy−ト回路6の入力信号fj!:2本にして
、コネクタの接続確認を行うものである。
第2図において、ダート回路6は、2人力1出力で構成
している。1つの入力信号Sはコネクタ抜は判別信号と
して用いられ、コネクタ3の一方の端部の端子Xに接続
するとともに、+5vにプルアップしている。又、前記
信号Sはコネクタ3の端子Xと接触するコネクタ4の端
子X / +介して基板2内に至る。基板2内には前記
端子X′とコネクタ4のもう一方の端部の端子Y′とを
接続する信号線15が設けである。コネクタの前記端子
Y′は、更にコネクタ3の端子X′と接続し、前記端子
X′は基板1内においてOvに接続している。もう1つ
の入力信号工は接続確認信号として用いられ。
している。1つの入力信号Sはコネクタ抜は判別信号と
して用いられ、コネクタ3の一方の端部の端子Xに接続
するとともに、+5vにプルアップしている。又、前記
信号Sはコネクタ3の端子Xと接触するコネクタ4の端
子X / +介して基板2内に至る。基板2内には前記
端子X′とコネクタ4のもう一方の端部の端子Y′とを
接続する信号線15が設けである。コネクタの前記端子
Y′は、更にコネクタ3の端子X′と接続し、前記端子
X′は基板1内においてOvに接続している。もう1つ
の入力信号工は接続確認信号として用いられ。
前記実施例と同様に、上位装置と信号線7で接続してお
り、電源投入がされるとI・イレベルとなシ、上位装置
からのI/O命令により口〜レベルに変換する。
り、電源投入がされるとI・イレベルとなシ、上位装置
からのI/O命令により口〜レベルに変換する。
以上の構成において、電源投入後に、上位装置はI/O
命令により,接続確認信号Iiミロ−レベル。
命令により,接続確認信号Iiミロ−レベル。
に変換する。入力信号Sは、正常に接続している時のみ
ローレベル(0V)となる。よって、ダート回路6の出
力信号Tは入力信号Sがハイレベルであればコネクタの
異常接続を示す出力信号を発生し、全てローレベルの時
は、正常接続を示す出力信号を発生する。上位装置は前
述の第1の実施例と同様に、この出力信号Tを検知する
ことでコネクタ抜は全判別できる。
ローレベル(0V)となる。よって、ダート回路6の出
力信号Tは入力信号Sがハイレベルであればコネクタの
異常接続を示す出力信号を発生し、全てローレベルの時
は、正常接続を示す出力信号を発生する。上位装置は前
述の第1の実施例と同様に、この出力信号Tを検知する
ことでコネクタ抜は全判別できる。
この第2の実施例の構成は、ダート回路の入力信号であ
るコネクタ抜は判別信号Sが1本でもコネクタ両端の接
続状態を知ることができるので、ダート回路の入力信号
が削減とダート回路の簡易化が期待できる。又、ダート
回路の入力信号側の配線を減らすことも期待できる。
るコネクタ抜は判別信号Sが1本でもコネクタ両端の接
続状態を知ることができるので、ダート回路の入力信号
が削減とダート回路の簡易化が期待できる。又、ダート
回路の入力信号側の配線を減らすことも期待できる。
更に、前述の第2の実施例の応用例を第3図に示す。同
図は応用例における基板間結合部の回路構成を示す概略
図である。
図は応用例における基板間結合部の回路構成を示す概略
図である。
これは、縦列接続した3つの基板における全てのコネク
タの接続判別’k、1つのコネクタ抜は判別の信号Sに
よって実現したものである。
タの接続判別’k、1つのコネクタ抜は判別の信号Sに
よって実現したものである。
第3図において、/Oはコネクタ13によって第2の基
板2に取り付けられたコネクタ14を介して、第2の基
板2と接続する第3の基板、11は基板1に取り付けら
れたもう1つのコネクタ、12は基板2に取り付けられ
、コネクタ11に対応するコネクタ、16及び18は第
2の基板2に取り付けられたコネクタ4の端部の端子と
コネクタ13の端部の端子を接続する信号線、17及び
20はそれぞれコネクタ14及びコネクタ12において
、その両端部端子を接続する信号線、I9は基板1に取
り付けられたコネクタ3の端部の端子とコネクタ11の
端部の端子とを接線する信号線である。
板2に取り付けられたコネクタ14を介して、第2の基
板2と接続する第3の基板、11は基板1に取り付けら
れたもう1つのコネクタ、12は基板2に取り付けられ
、コネクタ11に対応するコネクタ、16及び18は第
2の基板2に取り付けられたコネクタ4の端部の端子と
コネクタ13の端部の端子を接続する信号線、17及び
20はそれぞれコネクタ14及びコネクタ12において
、その両端部端子を接続する信号線、I9は基板1に取
り付けられたコネクタ3の端部の端子とコネクタ11の
端部の端子とを接線する信号線である。
第3図における前記信号Sは+5vにプルアップしてい
るとともに、コネクタ3及び4の端子X及びY′、基板
2の信号線16、コネクタ13及び14の端子U及びU
′、基板3の信号線17、コネクタ13及び14の端子
V及びY′、基板2の信号線18.コネクタ3及び4の
端子Y及びY′、基板1の信号線19、コネクタ11及
び12の端子W及びW′、基板2の信号線20、コネク
タ11及び12の端子2及び2′の全てを介して基板1
内でOvに接続している。つまシ、基板1に基板2全、
又、基板2に基板/Oをコネクタを介してそれぞれ接続
することで、信号Sは、全てのコネクタの両端部を通る
1本の信号線にてOvと接続することとなる。
るとともに、コネクタ3及び4の端子X及びY′、基板
2の信号線16、コネクタ13及び14の端子U及びU
′、基板3の信号線17、コネクタ13及び14の端子
V及びY′、基板2の信号線18.コネクタ3及び4の
端子Y及びY′、基板1の信号線19、コネクタ11及
び12の端子W及びW′、基板2の信号線20、コネク
タ11及び12の端子2及び2′の全てを介して基板1
内でOvに接続している。つまシ、基板1に基板2全、
又、基板2に基板/Oをコネクタを介してそれぞれ接続
することで、信号Sは、全てのコネクタの両端部を通る
1本の信号線にてOvと接続することとなる。
従って、各基板1,2.IOがコネクタ3,4゜11.
12.13及び14によシ確実に接続されていれば、ダ
ート回路6の入力信号SはOvとなる。そして、上記実
施例と同様にコネクタの接続状態に異常があれば、入力
信号Sは+5vとなシ、上位装置がダート回路6の出力
信号Ti検知することで、コネクタの抜けを知ることが
できる。
12.13及び14によシ確実に接続されていれば、ダ
ート回路6の入力信号SはOvとなる。そして、上記実
施例と同様にコネクタの接続状態に異常があれば、入力
信号Sは+5vとなシ、上位装置がダート回路6の出力
信号Ti検知することで、コネクタの抜けを知ることが
できる。
前記応用例において、コネクタ抜は判別に係る動作手順
及びその結果で得られる効果は前記第1及び第2の実施
例と同様である。
及びその結果で得られる効果は前記第1及び第2の実施
例と同様である。
なお、上記実施例は、いずれもプリント回路基板間を接
続する場合について述べたが、電子部品や電気機器側に
上記実施例のプリント回路基板と同様な回路を設けるこ
とにより、プリント回路基板と電子部品や電気機器間に
も応用できる。
続する場合について述べたが、電子部品や電気機器側に
上記実施例のプリント回路基板と同様な回路を設けるこ
とにより、プリント回路基板と電子部品や電気機器間に
も応用できる。
(発明の効果)
以上、詳細に説明した様に、本発明によれば、コネクタ
の両端部を介してコネクタ抜は判別のための信号を供給
するようにし、上位装置からの接続確認により、前記信
号のレベルを上位装置に知らせる様にしたので、より確
実なコネクタ抜けの判別を可能とする効果がある。又、
コネクタ抜は判別の動作手順は従来と同様なため、従来
用いていた処理プログラムをそのまま利用できる効果が
ある。
の両端部を介してコネクタ抜は判別のための信号を供給
するようにし、上位装置からの接続確認により、前記信
号のレベルを上位装置に知らせる様にしたので、より確
実なコネクタ抜けの判別を可能とする効果がある。又、
コネクタ抜は判別の動作手順は従来と同様なため、従来
用いていた処理プログラムをそのまま利用できる効果が
ある。
第1図は本発明の一実施例を示すコネクタ結合部の概略
図、第2図は本発明の他の実施例を示すコネクタ結合部
の概略図、第3図は第2図に示した実施例の応用例を示
す概略図、第4図はコネクタ抜は判別動作のフローチャ
ート、第5図は従来技術を示すコネクタ結合部の概略図
、第6図は従来技術の課題を示すコネクタ結合部の概略
図である。 1.2./O・・・基板、3,4,11,12゜13.
14・・・コネクタ、5,7,9,15,16゜17#
18 s 19z 20・・・信号線、6・・・ダー
ト回路、8・・・バス信号。 特許出願人 沖電気工業株式会社 A\発明。−冥氏イテリを斤・す招入略図第1図 本発明。代2(X滴鰐列を示す導デ略図本発明。k困イ
クツ乏斤、す才!!先呵■幻第3図 コネクタ↑反り月別動イ策向フローナマート第4図 従来j灯Q。課腫をホす砥終図 第6図
図、第2図は本発明の他の実施例を示すコネクタ結合部
の概略図、第3図は第2図に示した実施例の応用例を示
す概略図、第4図はコネクタ抜は判別動作のフローチャ
ート、第5図は従来技術を示すコネクタ結合部の概略図
、第6図は従来技術の課題を示すコネクタ結合部の概略
図である。 1.2./O・・・基板、3,4,11,12゜13.
14・・・コネクタ、5,7,9,15,16゜17#
18 s 19z 20・・・信号線、6・・・ダー
ト回路、8・・・バス信号。 特許出願人 沖電気工業株式会社 A\発明。−冥氏イテリを斤・す招入略図第1図 本発明。代2(X滴鰐列を示す導デ略図本発明。k困イ
クツ乏斤、す才!!先呵■幻第3図 コネクタ↑反り月別動イ策向フローナマート第4図 従来j灯Q。課腫をホす砥終図 第6図
Claims (1)
- 【特許請求の範囲】 プリント回路基板間又はプリント回路基板と電子部品や
電気機器等を接続するコネクタの接続判別方式において
、 入力される信号の状態からコネクタの接続状態を判別す
る接続判別回路と、 前記接続判別回路の入力を所定の電圧でプルアップする
とともに、接続判別を行うべきコネクタの、少なくとも
両端近傍に位置する2つの端子を経由して0Vに接続し
た接続判別信号入力回路とを有し、 上位装置がI/O命令の実行により,前記接続判別回路
にコネクタの接続判別をうながす接続確認信号を供給し
、前記接続判別回路の出力を検知して、コネクタの接続
を判別することを特徴とするコネクタの接続判別方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63100380A JPH01272184A (ja) | 1988-04-25 | 1988-04-25 | コネクタの接続判別方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63100380A JPH01272184A (ja) | 1988-04-25 | 1988-04-25 | コネクタの接続判別方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01272184A true JPH01272184A (ja) | 1989-10-31 |
Family
ID=14272409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63100380A Pending JPH01272184A (ja) | 1988-04-25 | 1988-04-25 | コネクタの接続判別方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01272184A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0384564U (ja) * | 1989-12-15 | 1991-08-27 | ||
JP2007200357A (ja) * | 2007-04-20 | 2007-08-09 | Hitachi Ltd | ディスク制御装置 |
-
1988
- 1988-04-25 JP JP63100380A patent/JPH01272184A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0384564U (ja) * | 1989-12-15 | 1991-08-27 | ||
JP2007200357A (ja) * | 2007-04-20 | 2007-08-09 | Hitachi Ltd | ディスク制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7673186B2 (en) | Apparatus and method for cold sparing in multi-board computer systems | |
JPH01272184A (ja) | コネクタの接続判別方式 | |
JP2010008178A (ja) | コネクタ接続制御装置、コネクタ接続制御方法およびコネクタ接続制御プログラム | |
KR19990006984A (ko) | 블라인드 오토도크의 전기접속 장치 및 방법 | |
JP2009130774A (ja) | 異常検知システム | |
US9058294B2 (en) | Programmable logic controller | |
JP2010055384A (ja) | 接続状態診断装置 | |
KR0182687B1 (ko) | 보드탈장에 의한 이중화 제어장치 | |
KR101066791B1 (ko) | 인쇄회로기판 상호간의 결합상태 검출방법 및 장치 | |
JP2009130769A (ja) | 通信回路の異常検知装置 | |
JP2701769B2 (ja) | 活線挿抜方式 | |
JPH0426083A (ja) | 接続検出方式 | |
US20050093513A1 (en) | Electronic device having multiple current outputs | |
JP2000171515A (ja) | 接続診断回路 | |
JP3635370B2 (ja) | 2入力給電可能電子機器及びその給電方法 | |
CN115267619A (zh) | 一种tp连接器的检测装置和检测方法 | |
JPH02235126A (ja) | ユニット誤挿入防止システム | |
JPH02213774A (ja) | 接続チェック方式 | |
KR0120222Y1 (ko) | 전자렌지의 콘넥터 결선 체크회로 | |
JPH01146276A (ja) | 信号伝送用ケーブルの接続確認方法 | |
JPH0331919A (ja) | オンラインリペア可能な情報処理装置 | |
JPS5931240B2 (ja) | オンラインで着脱可能な電子回路基板 | |
JPH10334995A (ja) | コネクタ装置 | |
JPH11338594A (ja) | 接触不良検出回路 | |
JPS6270901A (ja) | シ−ケンサ |