JPH02213774A - 接続チェック方式 - Google Patents

接続チェック方式

Info

Publication number
JPH02213774A
JPH02213774A JP1033620A JP3362089A JPH02213774A JP H02213774 A JPH02213774 A JP H02213774A JP 1033620 A JP1033620 A JP 1033620A JP 3362089 A JP3362089 A JP 3362089A JP H02213774 A JPH02213774 A JP H02213774A
Authority
JP
Japan
Prior art keywords
circuit
board
value
cable
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1033620A
Other languages
English (en)
Inventor
Futoshi Ino
猪野 太志
Hidenori Takeuchi
秀紀 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Higashi Shohin Engineering KK
Original Assignee
Hitachi Ltd
Hitachi Higashi Shohin Engineering KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Higashi Shohin Engineering KK filed Critical Hitachi Ltd
Priority to JP1033620A priority Critical patent/JPH02213774A/ja
Publication of JPH02213774A publication Critical patent/JPH02213774A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はケーブルにより接続される装置における接続チ
エツク方式に関する。
〔従来の技術〕
電子計算機等の電子機器に於いて、各ボード間を接続す
る場合、−船釣にケーブルコネクタが使用される。この
場合、障害はこの接続部分で発生することが多く、信頼
性の面で問題が多い。そこで従来はこの接続部分のコネ
クタ接続不良が多いことに注目して、特開昭63−48
474号公報に記載の様に、コネクタ接続状態を電気的
にチエツクする方ぺが捉案さ、れている。この方式は、
ボードコネクタとケーブルコネクタを用いて接続される
装置のボードコネクタとケーブルコネクタの接続部分の
チエツクをケーブルコネクタのアース線を全て接続し、
ボードコネクタ側の2本のアース用ピンを信号として引
込み、この信号状態を論理演算してケーブルの接続状態
を検出してケーブル抜けをチエツクするものである。
〔発明が解決しようとする課題〕
上記従来技術は、ケーブル抜はチエツクが目的であるた
め2本のアース線を使用して接続の良否を判定しており
1次の様な欠点があった。
2本のアース線だけで接続の良否を判定している為、接
続関係にある信号線がチエツク対象になっていない、ボ
ードコネクタとケーブルコネクタの接続関係しかチエツ
クしていない為ケーブル線の異常を検出できない。又、
同様に接続ミスも検出できない。
本発明は上記欠点を解決するものでありケーブル接続状
態を全てチエツクする方式を提供することを目的とする
〔課題を解決するための手段〕
上記目的を達成する為に、本発明ではボード間に接続さ
れる全ての送り画信号線に任意なデータを設定する回路
と、前記データをケーブル線を経由して受は取る側で読
み取る回路を持ち、これをチエツクすることにより、接
続線の接続関係の良否判定と異常箇所を指摘するもので
ある。
〔作用〕
任意なデータを設定する回路の入力データと受は取り側
で読み取れる回路の出力データを比較する。この比較結
果を受けて一致すれば正常、不一致ならば異常を報告す
る。この様にすることにより、ボード間の接続関係にあ
る全ての信号線について、接続の良否を判定できる。
〔実施例〕
以下、本発明の一実施例を説明する。第1図は本実施例
のブロック図である。ボード10は任意のデータを設定
するスキャンイン(以下SI)回路101.任意の値を
保持できるフリップフロップ(以下F、F、)LO2,
信号線のデータを読み出すスキャンアウト(以下SO)
回路103゜ボードコネクタ11で構成される。ボード
20はボード10と同様に、SI回路201 、 F、
F。
202、So回路203.及びボードコネクタ21で構
成される。ケーブル3はケーブル線30゜ケーブルコネ
クタ30A及び30Bで構成される。
ボード10とボード20の接続はケーブル線30のケー
ブルコネクタ30Aがボード10のボードコネクタ11
と接続され、ボード20はボードコネクタ21がケーブ
ルコネクタ30Bと接続される。又、ボード10とボー
ド20との論理的接続は、信号線24.Qxを通して行
なわれている。
次に信号線及びケーブル異常のチエツク方式をボード1
0からボード20ヘデータ伝送される場合について述べ
る。ボード10のF、F、 102にはSI回路101
で値を設定する。この様な接続関係にあるF、F、はス
キャンアドレス(以下5NA)により個別に選択可能で
あり、各々のF、F、に任意の値を設定できる。これに
より信号線Q工にはF、F。
102の値が引加され、ボードコネクタ11.ケーブル
コネクタ30A、30Bを経由してボード20のボード
コネクタ21に送られる。このデータをS○回路203
により読み出す。この読み出されたデータをF、F、 
102に設定した値を期待値として比較を行い接続状態
を確認する。一致すれば正常、不一致なら異常を報告す
る。これを値“O”と1111)について実施すること
により信号レベルが正しく伝えられることをチエツクす
る。
又、ボード20かメボード10へのデータ伝送の場合の
信号線Q、についても、同様にチエツクすることができ
る。
一方、接続ミスを検出する手段を第2図を用いて説明す
る。例えばボードコネクタ11とケーブルコネクタ30
Aで接続されたケーブル線30のケーブルコネクタ30
Bがボードコネクタ21に接続された場合、SI回路1
01を使用してF、F。
102に値II O11を設定すると、SO回路203
で読み出される値はLI O11である。又、SI回路
101を使用してF、F、 102に値″1″′を設定
すると、SO回路203でj直“I 11が読み出され
る。
この様な動作が行なわれた場合、接続は正常である。接
続状態の判定はSI回路、80回路はSNAにより個別
に選択でき全てのSI回路を使用してF、F、に設定す
る値に対してどの80回路を使用して値を読み出すかを
認識する手段と80回路で読み出される値の期待値を認
識する手段で判定する。これをもとにボードコネクタ1
1とケーブルコネクタ30Aで接続されたケーブル線3
0のケーブルコネクタ30Bがボードコネクタ22と接
続され°、ボードコネクタ12とケーブルコネクタ31
Aで接続されたケーブル31のケーブルコネクタ31B
がボードコネクタ21と接続された場合の接続ミス検出
手段は、SI回#!101゜104を使用り、 テF、
F、 102 ニ値″1”をF、F。
105に値″0”を設定する。この設定された値をSO
回路203,206で読み出すと、SO回路203で読
み出された値は”o”、so回路206では値“1″が
読み出される。ここでS。
回路203で読み出された値“02°は接続状態を判定
する期待値u 1 ppと異なるためケーブル線30の
接続ミスを横比できる。この様に任意のF、F、に1つ
値II 111を設定し、他のF、F、全てに値゛′0
′″を設定する手順を行なえば全ての接続ミスを検出す
ることができる。
〔発明の効果〕
本発明によれば、ボード間を接続する全ての信号線につ
いて接続状態を簡単な付加回路を付けるだけで実現でき
る為、障害の多くを占める接触不良等を事前に検出でき
る。又、異常場所指摘も確実にできる為、障害発生時の
対処を迅速にすることができる。
【図面の簡単な説明】
fi1図は本発明の一実施例を示すブロック図。 第2図は接続ミス検出方式の一実施例を示す説明図であ
る。 10.20・・・ボード。 11.21・・・ボードコネクタ。 30・・・ケーブル線。 30A、30B・・・ケーブルコネクタ。 101.201・・・スキャンイン回路。 102.202・・・フリップフロップ。 103.203・・・スキャンアウト回路。

Claims (1)

    【特許請求の範囲】
  1. 1、2つのボードは、信号線とアース線で構成されるケ
    ーブルで接続され、ケーブルとボードの接続はそれぞれ
    のコネクタで行なわれる装置において、任意な値を保持
    できる記憶媒体と前記記憶媒体に値を設定できる入力回
    路と前記値を読み出すことができる出力回路を設けて、
    前記記憶媒体の値を任意の信号線に供給して、その状態
    を出力回路を使用して値を読み出し、この読み出された
    値と記憶媒体の値を比較することで接続状態を確認する
    ことを特徴とする接続チェック方式。
JP1033620A 1989-02-15 1989-02-15 接続チェック方式 Pending JPH02213774A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1033620A JPH02213774A (ja) 1989-02-15 1989-02-15 接続チェック方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1033620A JPH02213774A (ja) 1989-02-15 1989-02-15 接続チェック方式

Publications (1)

Publication Number Publication Date
JPH02213774A true JPH02213774A (ja) 1990-08-24

Family

ID=12391494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1033620A Pending JPH02213774A (ja) 1989-02-15 1989-02-15 接続チェック方式

Country Status (1)

Country Link
JP (1) JPH02213774A (ja)

Similar Documents

Publication Publication Date Title
KR20030022780A (ko) 내장된 자체검사를 이용하여 신호 상호접속을 테스트하기위한 시스템 및 방법
US20070022333A1 (en) Testing of interconnects associated with memory cards
US20070174748A1 (en) Method and system for backplane testing using generic boundary-scan units
US5678005A (en) Cable connect error detection system
US20200132769A1 (en) SAS Connector Conduction Detecting System And Method Thereof
US7855571B2 (en) Testing circuit board for preventing tested chip positions from being wrongly positioned
EP1607758B1 (en) Test apparatus
JPS608964A (ja) インタフエ−ス検査装置
JPH02213774A (ja) 接続チェック方式
US7000170B2 (en) Method and apparatus for generating CRC/parity error in network environment
US11953549B1 (en) Detection system for SlimSAS slot and method thereof
US11435400B1 (en) Test coverage rate improvement system for pins of tested circuit board and method thereof
TWI783549B (zh) 提高待測試電路板中腳位測試涵蓋率系統及其方法
TWI837980B (zh) 具擴展性的傳輸線檢測系統及其方法
JP2856215B2 (ja) ユニット間ケーブルの接続状態検出方法
US6553519B1 (en) Method for detecting signal transfer errors in near real time in a digital system
JPH11338594A (ja) 接触不良検出回路
JPH05134790A (ja) ケーブルの誤接続防止回路
JPH02122281A (ja) ケーブル作成システム
CN118091493A (zh) 具扩展性的传输线检测系统及其方法
JPH04296956A (ja) ケーブル断線検出装置
JPH04194672A (ja) プリント基板の誤接続検出装置
JPH02235126A (ja) ユニット誤挿入防止システム
JPS6053857A (ja) 装置間接続の確認方式
JPH03255513A (ja) ケーブル未実装検出回路付情報処理装置