JPH02235126A - ユニット誤挿入防止システム - Google Patents
ユニット誤挿入防止システムInfo
- Publication number
- JPH02235126A JPH02235126A JP1057393A JP5739389A JPH02235126A JP H02235126 A JPH02235126 A JP H02235126A JP 1057393 A JP1057393 A JP 1057393A JP 5739389 A JP5739389 A JP 5739389A JP H02235126 A JPH02235126 A JP H02235126A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- signal
- units
- connector
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003780 insertion Methods 0.000 title claims abstract description 18
- 230000037431 insertion Effects 0.000 title claims abstract description 17
- 230000002265 prevention Effects 0.000 claims description 4
- 239000000872 buffer Substances 0.000 abstract description 9
- 230000010365 information processing Effects 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000003745 diagnosis Methods 0.000 description 1
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
1販欠1
本発明はユニット誤挿入防止システムに関し、特に複数
種類のユニット(パッケージ)をコネクタ群に挿入して
構成される情報処理装置等におけるユニット誤挿入tl
Jj止システムに関する.乱息及韮 一般に、情報処理装置等には複数のコネクタが設けられ
たバックボード(マザーボード)が装置本体に含まれて
おり、それらコネクタに対して複数種類のユニット《ド
ータボード》を正しく挿入することによって装置が構成
されている,・従来、そのような情報処理装置等におい
てはそれらコネクタの夫々に二二・yトを挿入し、その
後、電源を投入するだけで各ユニットと装置本体とが電
気的に接続され1ていた. しかし、それらコネクタは一般に同一形状となっており
、誤挿入を起こしやすかった.そのため、従来の情報処
理装置等においては誤挿入をしてしまった場合には電源
投入時にユニット又は本体側が電気的に破壊されてしま
う場合があるという欠点があった. 几匪曵旦荀 本発明の目的は、上述したような誤挿入による破壊を防
止することができるユニット誤挿入防止システムを提供
することである. i豆曵璽羞 本発明によるユニット誤挿入防止システムは、着脱可能
な複数種類のユニットと、これら複数のユニットの各々
に対応して設けられ、前記ユニットが挿入接続される複
数の接続手段とを有する本体とから構成される誤挿入防
止システムであって、前記ユニットの各々に設けられ、
該ユニットを特定ずる特定信号を送出する手段と、前記
接続手段に接続されるべきユニットの特定信号と該接続
手段に接続されているユニットからの特定信号とを比較
する比較手段と、前記比較手段の比較結果が一致を示し
たときにのみ、該ユニットと本体とを電気的に接続する
手段とを有することを特徴とする. X崖里 以下、図面を用いて本発明の実施例を説明する.第1図
は本発明によるユニット誤挿入防止システムの一実施例
の構成を示すブロック図である.図において、本発明の
一実施例によるユニット誤挿入防止システムは、バック
ボードlと、図示せぬユニット(パッケージ)とから構
成される.バックボード1上には複数個のコネクタ、比
較回路等が搭載されている.すなわち、図示されている
コネクタ2、比較回路4等が複数組搭載されることにな
る. コネクタ2は後述するユニットの数と同数設けられてお
り、各ユニットは夫々対応するコネクタ2に対して挿入
されるものとする.また、コネクタ2には複数の端子2
1が設けられており、この端子21を介して装置本体と
ユニットとの間で各信号の授受が行われることになるの
である.コネクタ2からの信号線のうち、信号線201
〜203は比較回路4に入力されている.これら信号線
201〜203の信号は図示せぬ装置本体側からの信号
線501〜503を介して送られてくる信号と比較回路
4において比較される.比較回路4においては、それら
が一致すれば出力401を一定のレベル(例えば、ハイ
レベル)とするものである.また、それらが不一致であ
れば他のレベル(例えば、ロウレベル)とするものであ
る. 比較回路4の出力401は3ステートバッファ3の夫々
に入力されており、出力401のレベル値に応じてこれ
ら3ステートバッファ3がイネーブル状態となるのであ
る.したがって、3ステートバッファ3のイネーブル状
態に応じてコネクタ2からの各信号線211〜213と
装置本体側への各信号線301〜303とが夫々接続又
は切断されることになるのである. 一方、図示せぬユニットは情報処理装置の本来の構成要
素となる論理回路の他にそのユニットを特定するための
特定信号を送出する特定信号発生回路《図示せず》を含
んでいる.その特定信号発生回路はユニットの種類毎に
互いに異なる特定信号を装置の電源投入に応答して送出
するものであり、その特定信号はコネクタ2の端子21
を介して信号線201〜203に出力される.なお、各
ユニットは本来接続されるべきコネク夕が予め決められ
ており、その決められたコネクタ以外のコネクタと接続
されてしまった場合は誤挿入となるのである.本実施例
では、その誤挿入を防止しているのである. かかる構成において、各ユニットの抜挿は装置の電源が
オフ状態のときに行われる.よって、このとき、バック
ボード1上の各コネクタには対応するユニットが接続さ
れることになる.確実にユニットを挿入した段階で電源
をオン状態にする.すると、これに応答して各ユニット
から特定信号が送出され、比較回路4において装置の他
の部分からの信号(つまり、この信号が期待値となる)
と比較される.なお、この段階ではまだユニットと本体
とは電気的に接続されてはいない. ここで、比較結果が一致を示せば比較回路4の出力40
1はハイレベルとなる.これによって、各3ステートバ
ッファ3がイネーブル状態《つまり、スルー》となり、
ここで初めてユニットと本体とが電気的に接続されるの
である.つまり、比較結果が一致を示した場合にのみバ
ッファは入力側の信号をそのまま出力側へ通過させるの
である.また、比較結果が不一致であれば比較回路4の
出力401はロウレベルとなる.この場合には各3ステ
ートバッファ3はイネーブル状態とならず(つまり、出
力がハイインピーダンス)、電気的に切断された状態の
ままとなる.これにより、誤挿入の場合にはユニット側
及び本体側の各回路の電気的な破壊を未然に防止できる
のである.さらにまた、比較結果が不一致の場合には図
示せぬ診断装置等へもその旨が通知されるよう構成して
おけば、これによってオペレータ等に誤挿入の発生を告
知することができるのである.次に、各ユニットからの
特定信号について説明する.本実施例においてはユニッ
トからの各信号は3本の信号線によって比較回路4に入
力されている,ここで、各信号はハイレベル又はロウレ
ベルの2つの状態があるものとする.したがって、各ユ
ニットの種類毎に互いに異なるレベルの組合せの特定信
号を送出する特定信号発生回路が設けられることになる
. また、それに応じて比較回路4には本来コネクタ2に接
続されるべきユニットの特定信号と同等の信号が信号線
501〜503を介して入力されることになる.この場
合、本実施例では本体の他の部分から信号線501〜5
03を介してその信号が入力されているが、バックボー
ト1上にその信号を発生する回路を設けても良い.その
回路には例えば、周知のDIPスイッチを設けて、その
切換えの組合せによってコネクタに接続されるべきユニ
ットの特定信号と同等の信号を発生させるようにしても
良い. なお、本実施例においては情報処理装置に本発明のシス
テムを用いた場合について説明したが、通信装置、計測
器等の他の電子装置にも利用できることは明らかであり
、その用途に限定されない.九哩五立ユ 以上説明したように本発明は、コネクタに接続されてい
るユニットからの特定信号と本来そのコネクタに接続さ
れるべきユニットの特定信号とを比較し、その比較結果
が一致を示した場合にのみそのユニットと本体側とを電
気的に接続することにより、誤挿入による電気的な破壊
を防止でき、またその誤挿入を簡単に検出できるという
効果がある.
種類のユニット(パッケージ)をコネクタ群に挿入して
構成される情報処理装置等におけるユニット誤挿入tl
Jj止システムに関する.乱息及韮 一般に、情報処理装置等には複数のコネクタが設けられ
たバックボード(マザーボード)が装置本体に含まれて
おり、それらコネクタに対して複数種類のユニット《ド
ータボード》を正しく挿入することによって装置が構成
されている,・従来、そのような情報処理装置等におい
てはそれらコネクタの夫々に二二・yトを挿入し、その
後、電源を投入するだけで各ユニットと装置本体とが電
気的に接続され1ていた. しかし、それらコネクタは一般に同一形状となっており
、誤挿入を起こしやすかった.そのため、従来の情報処
理装置等においては誤挿入をしてしまった場合には電源
投入時にユニット又は本体側が電気的に破壊されてしま
う場合があるという欠点があった. 几匪曵旦荀 本発明の目的は、上述したような誤挿入による破壊を防
止することができるユニット誤挿入防止システムを提供
することである. i豆曵璽羞 本発明によるユニット誤挿入防止システムは、着脱可能
な複数種類のユニットと、これら複数のユニットの各々
に対応して設けられ、前記ユニットが挿入接続される複
数の接続手段とを有する本体とから構成される誤挿入防
止システムであって、前記ユニットの各々に設けられ、
該ユニットを特定ずる特定信号を送出する手段と、前記
接続手段に接続されるべきユニットの特定信号と該接続
手段に接続されているユニットからの特定信号とを比較
する比較手段と、前記比較手段の比較結果が一致を示し
たときにのみ、該ユニットと本体とを電気的に接続する
手段とを有することを特徴とする. X崖里 以下、図面を用いて本発明の実施例を説明する.第1図
は本発明によるユニット誤挿入防止システムの一実施例
の構成を示すブロック図である.図において、本発明の
一実施例によるユニット誤挿入防止システムは、バック
ボードlと、図示せぬユニット(パッケージ)とから構
成される.バックボード1上には複数個のコネクタ、比
較回路等が搭載されている.すなわち、図示されている
コネクタ2、比較回路4等が複数組搭載されることにな
る. コネクタ2は後述するユニットの数と同数設けられてお
り、各ユニットは夫々対応するコネクタ2に対して挿入
されるものとする.また、コネクタ2には複数の端子2
1が設けられており、この端子21を介して装置本体と
ユニットとの間で各信号の授受が行われることになるの
である.コネクタ2からの信号線のうち、信号線201
〜203は比較回路4に入力されている.これら信号線
201〜203の信号は図示せぬ装置本体側からの信号
線501〜503を介して送られてくる信号と比較回路
4において比較される.比較回路4においては、それら
が一致すれば出力401を一定のレベル(例えば、ハイ
レベル)とするものである.また、それらが不一致であ
れば他のレベル(例えば、ロウレベル)とするものであ
る. 比較回路4の出力401は3ステートバッファ3の夫々
に入力されており、出力401のレベル値に応じてこれ
ら3ステートバッファ3がイネーブル状態となるのであ
る.したがって、3ステートバッファ3のイネーブル状
態に応じてコネクタ2からの各信号線211〜213と
装置本体側への各信号線301〜303とが夫々接続又
は切断されることになるのである. 一方、図示せぬユニットは情報処理装置の本来の構成要
素となる論理回路の他にそのユニットを特定するための
特定信号を送出する特定信号発生回路《図示せず》を含
んでいる.その特定信号発生回路はユニットの種類毎に
互いに異なる特定信号を装置の電源投入に応答して送出
するものであり、その特定信号はコネクタ2の端子21
を介して信号線201〜203に出力される.なお、各
ユニットは本来接続されるべきコネク夕が予め決められ
ており、その決められたコネクタ以外のコネクタと接続
されてしまった場合は誤挿入となるのである.本実施例
では、その誤挿入を防止しているのである. かかる構成において、各ユニットの抜挿は装置の電源が
オフ状態のときに行われる.よって、このとき、バック
ボード1上の各コネクタには対応するユニットが接続さ
れることになる.確実にユニットを挿入した段階で電源
をオン状態にする.すると、これに応答して各ユニット
から特定信号が送出され、比較回路4において装置の他
の部分からの信号(つまり、この信号が期待値となる)
と比較される.なお、この段階ではまだユニットと本体
とは電気的に接続されてはいない. ここで、比較結果が一致を示せば比較回路4の出力40
1はハイレベルとなる.これによって、各3ステートバ
ッファ3がイネーブル状態《つまり、スルー》となり、
ここで初めてユニットと本体とが電気的に接続されるの
である.つまり、比較結果が一致を示した場合にのみバ
ッファは入力側の信号をそのまま出力側へ通過させるの
である.また、比較結果が不一致であれば比較回路4の
出力401はロウレベルとなる.この場合には各3ステ
ートバッファ3はイネーブル状態とならず(つまり、出
力がハイインピーダンス)、電気的に切断された状態の
ままとなる.これにより、誤挿入の場合にはユニット側
及び本体側の各回路の電気的な破壊を未然に防止できる
のである.さらにまた、比較結果が不一致の場合には図
示せぬ診断装置等へもその旨が通知されるよう構成して
おけば、これによってオペレータ等に誤挿入の発生を告
知することができるのである.次に、各ユニットからの
特定信号について説明する.本実施例においてはユニッ
トからの各信号は3本の信号線によって比較回路4に入
力されている,ここで、各信号はハイレベル又はロウレ
ベルの2つの状態があるものとする.したがって、各ユ
ニットの種類毎に互いに異なるレベルの組合せの特定信
号を送出する特定信号発生回路が設けられることになる
. また、それに応じて比較回路4には本来コネクタ2に接
続されるべきユニットの特定信号と同等の信号が信号線
501〜503を介して入力されることになる.この場
合、本実施例では本体の他の部分から信号線501〜5
03を介してその信号が入力されているが、バックボー
ト1上にその信号を発生する回路を設けても良い.その
回路には例えば、周知のDIPスイッチを設けて、その
切換えの組合せによってコネクタに接続されるべきユニ
ットの特定信号と同等の信号を発生させるようにしても
良い. なお、本実施例においては情報処理装置に本発明のシス
テムを用いた場合について説明したが、通信装置、計測
器等の他の電子装置にも利用できることは明らかであり
、その用途に限定されない.九哩五立ユ 以上説明したように本発明は、コネクタに接続されてい
るユニットからの特定信号と本来そのコネクタに接続さ
れるべきユニットの特定信号とを比較し、その比較結果
が一致を示した場合にのみそのユニットと本体側とを電
気的に接続することにより、誤挿入による電気的な破壊
を防止でき、またその誤挿入を簡単に検出できるという
効果がある.
第1図は本発明の実施例によるユニット誤挿入防止シス
テムの構成を示すブロック図である.主要部分の符号の
説明 2 ・・・・・・ コネクタ 3 ・・・・・・ 3ステートバッファ4 ・・・・・
・ 比較回路 201〜203・・・・・・ 信号線 第1図
テムの構成を示すブロック図である.主要部分の符号の
説明 2 ・・・・・・ コネクタ 3 ・・・・・・ 3ステートバッファ4 ・・・・・
・ 比較回路 201〜203・・・・・・ 信号線 第1図
Claims (1)
- (1)着脱可能な複数種類のユニットと、これら複数の
ユニットの各々に対応して設けられ、前記ユニットが挿
入接続される複数の接続手段とを有する本体とから構成
されるユニット誤挿入防止システムであって、前記ユニ
ットの各々に設けられ、該ユニットを特定する特定信号
を送出する手段と、前記接続手段に接続されるべきユニ
ットの特定信号と該接続手段に接続されているユニット
からの特定信号とを比較する比較手段と、前記比較手段
の比較結果が一致を示したときにのみ該ユニットと本体
とを電気的に接続する手段とを有することを特徴とする
ユニット誤挿入防止システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1057393A JPH02235126A (ja) | 1989-03-09 | 1989-03-09 | ユニット誤挿入防止システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1057393A JPH02235126A (ja) | 1989-03-09 | 1989-03-09 | ユニット誤挿入防止システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02235126A true JPH02235126A (ja) | 1990-09-18 |
Family
ID=13054378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1057393A Pending JPH02235126A (ja) | 1989-03-09 | 1989-03-09 | ユニット誤挿入防止システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02235126A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0443417A (ja) * | 1990-06-08 | 1992-02-13 | Fujitsu Ltd | プリント板一致検出方式 |
JP2018075266A (ja) * | 2016-11-11 | 2018-05-17 | 京楽産業.株式会社 | 遊技機 |
-
1989
- 1989-03-09 JP JP1057393A patent/JPH02235126A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0443417A (ja) * | 1990-06-08 | 1992-02-13 | Fujitsu Ltd | プリント板一致検出方式 |
JP2018075266A (ja) * | 2016-11-11 | 2018-05-17 | 京楽産業.株式会社 | 遊技機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4468612A (en) | Arrangement for indicating when different types of electrical components are interconnected | |
RU2009539C1 (ru) | Плата расширения вычислительной системы | |
JPS6348685A (ja) | メモリ−カ−ド装置 | |
US4042832A (en) | Logic board interlock indication apparatus | |
TWM577498U (zh) | 電子裝置 | |
US4418971A (en) | Electrical keying arrangement | |
US3882386A (en) | Device for testing operation of integrated circuital units | |
JPH02235126A (ja) | ユニット誤挿入防止システム | |
JP2002050435A (ja) | 活線挿抜検出回路および活線挿抜方法 | |
KR19990006984A (ko) | 블라인드 오토도크의 전기접속 장치 및 방법 | |
JP2000040040A (ja) | データ通信装置及びプログラムを記憶した記憶媒体 | |
JP2802760B2 (ja) | コネクタ抜け検出回路 | |
US6553519B1 (en) | Method for detecting signal transfer errors in near real time in a digital system | |
JP2856215B2 (ja) | ユニット間ケーブルの接続状態検出方法 | |
JP2967641B2 (ja) | 単位基板実装状態確認回路 | |
CN212009552U (zh) | 可插拔的板卡调试装置 | |
JPH08153998A (ja) | パッケージ誤挿入検出装置 | |
JP2007094975A (ja) | 活線挿抜可能な電子機器システム | |
JPH04101373A (ja) | コネクタ誤挿入防止回路 | |
JPH04194672A (ja) | プリント基板の誤接続検出装置 | |
JP2830486B2 (ja) | 通信装置 | |
JPH08256191A (ja) | データ処理装置 | |
JP3085398B2 (ja) | 装置番号設定装置 | |
JPH0331919A (ja) | オンラインリペア可能な情報処理装置 | |
US20050093513A1 (en) | Electronic device having multiple current outputs |