JPH08256191A - データ処理装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 装置の運用中、ユニットの挿脱時にユニット
からマザーボードへの不定データの出力を防ぐ。 【構成】 マザーボード側に固定される雄形コネクタの
端子長を、接地端子が最も長く、以下給電端子、制御系
端子およびデータ系端子の順に短くなるように予め設定
し、かつ各ユニット２１〜２ｎに電源電圧監視回路３４
をそれぞれ設け、電源電圧Ｖccが所定値を保持していな
い時には“Ｌ”レベルを検出信号ＥＳを出力して出力制
御回路３５の出力制御信号ＮＳを“Ｈ”レベルに設定
し、これによりデータ出力回路３２の出力側をハイイン
ピーダンスに固定するように構成する。ユニットのマザ
ーボード挿入時に、先ず接地端子が接続され、次いで給
電端子、制御端子、最後にデータ系端子が接続されるの
で不定データは出力されない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば多重化端局装置
や交換装置のように、複数のユニットをマザーボードに
対して挿脱自在にコネクタ接続することにより構成され
るデータ処理装置に関する。

【０００２】

【従来の技術】一般にＰＣＭ多重化端局装置は、主制御
部や多重分離部等が設けられたマザーボードと、端末イ
ンタフェースなどの端末系回路が設けられた複数のユニ
ットとを備え、これらのユニットを上記マザーボードに
対してコネクタ機構を用いて挿脱自在に接続するように
構成されている。このような構成であれば、端末の増設
時にはマザーボードの空きスロットにユニットを新たに
接続することで対応でき、また接続中のユニットに不具
合が発生した場合には、該当するユニットを交換するこ
とにより復旧することができるので、保守管理を極めて
容易に行なえる利点がある。

【０００３】

【発明が解決しようとする課題】しかし、この種の従来
の装置には次のような解決すべき課題があった。すなわ
ち、装置の運用状態において、マザーボードと各ユニッ
トとの間では、電源供給、制御信号の転送およびデータ
の転送がコネクタを介してそれぞれ行なわれる。ところ
が、装置の運用中にユニットの挿着または取り外しを行
なうと、この挿着および取り外しの過渡的状態において
上記電源供給の立上がりおよび切断のタイミングと、制
御信号のオン・オフタイミング、およびデータの立上が
りおよび立下がりタイミングとの相対関係が不定にな
り、この結果ユニットからマザーボードへ不定データが
出力されて、マザーボードのデータバス上でデータ誤り
が発生する心配があった。

【０００４】本発明は上記事情に着目してなされたもの
で、その目的とするところは、ユニットの挿脱時にユニ
ットからマザーボードへ不定データが出力されないよう
にし、これにより動作信頼性の向上を図ったデータ処理
装置を提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に本発明は、マザーボードと、複数のユニットとを有
し、これらのマザーボードと複数のユニットとの間の機
械的接続と、電源ライン、制御信号ラインおよびデータ
ラインの電気的接続とを、複数の端子を有する一対のコ
ネクタ機構を用いて挿脱自在に行なうデータ処理装置に
おいて、上記コネクタ機構を、接続時の端子の接触タイ
ミングが少なくともデータラインよりも電源ラインおよ
び制御信号ラインの方が早くなるように端子長を異なら
せて構成し、かつ上記複数のユニットの各々にデータ出
力制御回路を設け、このデータ出力制御回路により、上
記電源ラインを介して上記マザーボードから供給される
電源電圧を監視して、この電源電圧が所定の状態になっ
ていないときの上記データラインへのデータ出力を禁止
するように構成したものである。

【０００６】また本発明は、コネクタ機構を、接続時の
端子の接触タイミングが電源ライン、制御信号ライン、
データラインの順に早くなるように端子長を異ならせて
構成すること、さらには接続時の端子の接触タイミング
が接地ライン、電源ライン、制御信号ライン、データラ
インの順に早くなるように端子長を異ならせて構成した
ことも特徴としている。

【０００７】

【作用】この結果本発明によれば、ユニットの挿着時に
は電源ラインが接続されてマザーボードからユニットへ
の電源供給が開始されるとともに、制御信号ラインが接
続されてマザーボードからユニットへ制御信号が投入さ
れたのち、最後にデータラインが接続されてデータの出
力が可能となる。このため、ユニットは電源供給を受け
て動作可能状態となり、かつ制御信号の投入を受けて動
作状態が確立された後に、データ出力動作を開始するこ
とになる。一方ユニットの取り外し時には、上記挿着時
とは逆に、先ずデータラインが切断され、次に制御信号
ラインが切断されて最後に電源ラインが切断される。こ
のため、データラインが切断される時点ではユニットは
まだ正常な動作状態を保持していることになり、データ
ラインへ不定データが出力される不具合は生じない。

【０００８】したがって、挿着および取り外しの過渡的
状態において、マザーボードへ不定データが出力される
ことはなくなり、これによりマザーボードのデータライ
ン上に他のユニットからのデータが出力されていても、
このデータを破壊する心配はなくなる。

【０００９】しかも本発明では、データ出力制御回路に
おいて電源供給状態が監視されて電源が確実に立上がり
かつデータラインが完全に接触した状態においてのみデ
ータラインへのデータ出力が可能となる。このため、コ
ネクタ機構の挿着時および取り外し時において、例えば
ユニットへの力の入れ具合や挿脱の方向などの操作むら
により、電源ライン、制御信号ラインおよびデータライ
ンの接触タイミングまたは切断タイミングが変化して
も、データラインの接触時点または切断時点におけるユ
ニットの動作状態を正常に保つことができる。したがっ
て、挿脱時にデータ出力が不定になる不具合はさらに確
実に防止される。

【００１０】また本発明によれば、電源ラインの接続に
先立ち接地ラインが接続されるので、電源ライン接続時
のユニットの基準電位を確定することができ、これによ
りさらに安定な接続および切断を行なうことができる。

【００１１】

【実施例】図１は、本発明の一実施例に係わるＰＣＭ多
重端局装置の概略構成を示す回路ブロック図である。こ
の装置は、マザーボード１と、図示しない複数のデータ
端末装置に各々対応して用意された複数のユニット２１
〜２ｎとを備えている。

【００１２】マザーボード１には、多重化部１１と、タ
イミング生成部１２と、制御部１３とが設けられてい
る。多重化部１１は、複数のユニット２１〜２ｎからデ
ータバス上に出力されたスロットデータを所定の伝送フ
レームフォーマットに時分割多重して高速通信回線へ送
出する。タイミング生成部１２は、上記伝送フレームを
構成するために必要なフレームパルスＦＰ等のタイミン
グ信号を生成するもので、このタイミング信号を上記多
重化部１１および各ユニット２１〜２ｎに供給する。制
御部１３は例えばマイクロコンピュータを主制御部とし
て備えたもので、種々制御信号を発生することにより、
上記多重化部１１、タイミング生成部１２および各ユニ
ット２１〜２ｎの動作を統括的に制御する。

【００１３】一方、各ユニット２１〜２ｎはそれぞれ、
データ入力回路３１と、データ出力回路３２と、タイミ
ング発生回路３３と、電源電圧監視回路３４と、出力制
御回路３５とを備えている。図２は、その構成を拡大し
て示した回路ブロック図である。

【００１４】データ入力回路３１は、入力データＤＴin
をバッファリングして出力する。データ出力回路３２は
例えばトライステートバッファからなる。そして、出力
制御回路３５から発生される出力制御信号（ナンド出
力）ＮＳに応じて開成し、これにより上記入力回路３１
から出力されたデータＤＴout を出力する。タイミング
発生回路３３は、マザーボード１のタイミング生成部１
２から出力されたフレームパルスＦＰと、制御部１３か
ら供給されたユニット個別情報ＩＤＳとを基に、当該ユ
ニットに割り当てられたタイムスロットのタイミングを
表わすタイミングパルスＴＰを発生する。

【００１５】電源電圧監視回路３４は、マザーボード１
を介して供給された電源電圧Ｖccをの値を監視し、この
電源電圧Ｖccの値が所定レベル以上になりかつレベルが
安定した時より“Ｈ”レベルとなる電源検出信号ＥＳを
出力する。

【００１６】出力制御回路３５は、ユニット個別情報識
別回路４１と、ナンド回路４２とから構成される。ユニ
ット個別情報識別回路４１は、マザーボード１に接続さ
れた図示しない保守コンソールから入力されたユニット
個別情報ＩＤＳ′が自ユニットのものか否かを判定する
もので、自ユニットのユニット個別情報ＩＤＳ′が入力
された場合に“Ｌ”レベルの検出信号ＩＳを出力する。
なお、上記自ユニットのユニット個別情報ＩＤＳ′が入
力されていない期間には、常時“Ｈ”レベルの信号ＩＳ
を出力する。ナンド回路４２は、上記電源電圧監視回路
３４から“Ｈ”レベルの電源検出信号ＥＳが出力され、
かつ上記ユニット個別情報識別回路４１から“Ｈ”レベ
ルの信号が出力されている期間にゲート開成状態とな
り、この状態で上記タイミング発生回路３３からタイミ
ングパルスＴＰが出力されたときに、このタイミングパ
ルスＴＰを通過させて出力制御信号ＮＳとして前記デー
タ出力回路３２に供給する。

【００１７】ところで、上記マザーボード１と各ユニッ
ト２１〜２ｎとの間の接続はそれぞれコネクタ機構によ
り行なわれる。これらのコネクタ機構は、それぞれマザ
ーボード１のボード上に固定された雄形コネクタ５と、
ユニット２１〜２ｎの端部に挿着された雄形コネクタ６
とからなり、複数の端子を有している。これらの端子
は、電源系の給電端子および接地端子と、データ系の２
本の端子と、制御系の２本の端子とからなる合計６本の
端子により構成される。

【００１８】また雄形コネクタ５のピン端子長は、図３
に示すごとく接地端子が最も長く設定され、以下給電端
子、制御系端子およびデータ系端子の順に短くなるよう
にそれぞれ設定されている。接地端子と給電端子との端
子長の差はΔ１に、また給電端子と制御系端子との端子
長の差はΔ２、制御系端子とデータ系端子との端子長の
差はΔ３にそれぞれ設定されている。これらの端子長の
差は例えば１〜２ｍｍ程度に設定される。

【００１９】次に以上のように構成された装置の動作を
説明する。先ず動作中のマザーボード１に新たなユニッ
ト２ｎを挿着する場合について説明する。図５はこの場
合のユニット各部の状態を示すタイミング図である。

【００２０】マザーボード１に設けられた雄形コネクタ
５の端子長は、図３に示したように接地端子が最も長
く、以下給電端子、制御系端子、データ系端子の順に短
くなるように予め設定されている。このため、ユニット
２ｎの雌形コネクタ６をマザーボード１の雄形コネクタ
５に挿着するときの挿入期間、つまり挿入開始時点から
すべての端子が完全に接触するまでの期間では、先ず接
地端子が接続され、続いて給電端子が接続される。そし
て、次に制御系端子が接続され、最後にデータ系端子が
接続される。

【００２１】したがって、ユニット２ｎには先ず電源電
圧Ｖccが供給されて、これによりユニット２ｎ内の各回
路は起動される。次に、ユニット２ｎには制御系端子を
介してマザーボード１からフレームパルスＦＰおよびユ
ニット個別情報ＩＤＳが供給され、これによりタイミン
グ発生回路３３ではタイミングパルスＴＰを発生するた
めの動作が開始される。

【００２２】ところで、このとき上記給電端子が完全に
接続されて電源電圧Ｖccが正常値に立ち上がり切るまで
の期間、および制御系端子が完全に接触してマザーボー
ド１から正常なフレームパルスＦＰおよびユニット個別
情報ＩＤＳが入力されるまでの期間では、ユニット２ｎ
のデータ出力回路３２は誤動作を起こす心配がある。し
かし、上記給電端子および制御系端子がまだ完全に接触
していない状態ではデータ系端子がまだ接触していな
い。このため、ユニット２ｎのデータ出力回路３２が誤
動作してもマザーボード１のデータバスへ不定データが
出力される心配はない。

【００２３】また、上記電源電圧Ｖccの立上がりは電源
電圧監視回路３４により監視され、電源電圧Ｖccが所定
値に達しある時間安定するまでは電源電圧監視回路３４
から“Ｌ”レベルの検出信号が出力される。このため、
出力制御回路３５のナンド回路４２の出力信号ＮＳは
“Ｈ”レベルを保持し、これによりデータ出力回路３２
の出力側はハイインピーダンスを保持する。したがっ
て、上記電源電圧Ｖccが立ち上がり切りレベルが安定す
るまでの期間に、コネクタの挿入操作上の不具合や導電
性ごみの存在などにより、たとえデータ系端子が接触し
たとしても、ユニット２ｎからマザーボード１へ不定デ
ータが出力される不具合は生じない。

【００２４】次に、装置の動作中にマザーボード１から
ユニット２ｎを取り外す場合について説明する。図６
は、この場合のユニット各部の状態を示すタイミング図
である。

【００２５】マザーボード１に設けられた雄形コネクタ
５の端子長は、先に述べたように接地端子が最も長く、
以下給電端子、制御系端子、データ系端子の順に短くな
るように予め設定されている。このため、ユニット２ｎ
の雄形コネクタ６をマザーボード１の雄形コネクタ５か
ら取り外すときの期間、つまり取り外し開始時点からす
べての端子が完全に離脱するまでの期間では、先ずデー
タ系端子が離脱し、続いて制御系端子が離脱する。そし
て、次に給電端子が離脱し、最後に接地端子が離脱す
る。

【００２６】したがって、ユニット２ｎの動作状態が必
ず正常な状態を保持しているときにデータ系端子が取り
外されることになる。すなわち、給電端子や制御系端子
の取り外し時点では、データ系端子は既に取り外された
後となる。このため、上記給電端子や制御系端子の取り
外しによってユニット２ｎのデータ出力回路３２が誤動
作を起こしたとしても、この誤動作の影響がデータ系端
子を介してマザーボード１へ現れる不具合は生じない。

【００２７】なお、上記データ系端子の離脱時にチャタ
リングなどの影響によってユニット２ｎからマザーボー
ド１へ誤ったデータが出力される可能性がある。この不
具合を回避するには、例えば離脱作業に先立ち保守コン
ソールから該当ユニット２ｎのユニット個別情報ＩＤ
Ｓ′を入力して出力制御回路３５に供給するとよい。こ
のようにすると、出力制御回路３５のユニット個別情報
識別回路４１において上記ユニット個別情報ＩＤＳ′が
検出されて、これにより検出信号ＩＳが“Ｌ”レベルに
なる。このため、以後ナンド回路４２の出力信号ＮＳは
“Ｈ”レベルに固定され、これによりデータ出力回路３
２の出力側はハイインピーダンスに固定される。したが
って、この状態でユニット２ｎの取り外しを行なって
も、データ系端子の接触不定状態における不具合は生じ
ない。

【００２８】この様なユニット個別情報ＩＤＳ′の入力
によるデータ出力回路３２の出力状態の固定は、先に述
べたユニット挿入時にも同様に行なうことができる。以
上のように本実施例の装置では、マザーボード１側に固
定される雄形コネクタ５の端子長を、接地端子が最も長
く、以下給電端子、制御系端子およびデータ系端子の順
に短くなるように予め設定し、かつ各ユニット２１〜２
ｎに電源電圧監視回路３４を設け、電源電圧Ｖccが所定
値を保持していない時には“Ｌ”レベルを検出信号ＥＳ
を出力して出力制御回路３５の出力制御信号ＮＳを
“Ｈ”レベルに設定し、これによりデータ出力回路３２
の出力側をハイインピーダンスに固定するようにしてい
る。

【００２９】したがって本実施例であれば、ユニット２
１〜２ｎの挿入時においては、先ずユニット２１〜２ｎ
へ電源が供給されてユニット２１〜２ｎ内の各回路が起
動し、次に制御信号が供給されてユニット２１〜２ｎ内
の回路の動作状態が確立された後に、最後にデータ系端
子が接続されてユニット２１〜２ｎからマザーボード１
へのデータ出力が可能となる。このため、給電端子が完
全に接触して電源電圧Ｖccが正常値に立ち上がり切るま
での期間、および制御系端子が完全に接触してマザーボ
ード１から正常なフレームパルスＦＰおよびユニット個
別情報ＩＤＳが入力されるまでの期間に、ユニット２１
〜２ｎのデータ出力回路３２が誤動作を起こしたとして
も、データ系端子はまだ接触していないため、ユニット
２１〜２ｎのデータ出力回路３２からマザーボード１の
データバスへ不定データが出力される心配はない。

【００３０】また、ユニット離脱時においては、先ずデ
ータ系端子が離脱し、続いて制御系端子が離脱したの
ち、最後に給電端子および接地端子が離脱する。したが
って、給電端子や制御系端子の取り外し時点では、デー
タ系端子は既に取り外された後となり、このため上記給
電端子や制御系端子の取り外しによってユニット２１〜
２ｎのデータ出力回路３２が誤動作を起こしたとして
も、この誤動作の影響がデータ系端子を介してマザーボ
ード１のデータバスへ現れる心配はない。

【００３１】しかも、電源電圧監視回路３４において電
源電圧Ｖccが所定値以上に達していないときにはデータ
出力回路３２の出力がハイインピーダンス状態に固定さ
れるので、コネクタ挿入時およびコネクタ離脱時におけ
る操作上の不具合などによって、電源電圧Ｖccが安定に
なる以前にデータ系端子が接触したとしても、このとき
の不定データの送出についても確実に防止される。

【００３２】したがって本実施例であれば、ユニットの
挿入時においてもまた取り外し時においても、電源電圧
や制御信号の不定によりユニット２１〜２ｎが誤動作を
起こしたとしても、マザーボード１への不定データの送
出を確実に防止することができ、これにより装置の信頼
性を高めることができる。

【００３３】また本実施例では、給電端子よりも接地端
子の端子長を長く設定しているので、給電に先立ち、お
よび給電切断後において、ユニット２１〜２ｎの接地電
位をマザーボード１の接地電位と一致させることができ
る。したがって、ユニット２１〜２ｎ内の各回路への電
源供給をより一層安定に行なうことができる。

【００３４】なお、本発明は上記実施例に限定されるも
のではない。例えば、上記実施例ではマザーボード１側
に設けた雄形コネクタ５の複数の端子の長さを相互に異
ならせるようにしたが、それとは反対に図４に示すごと
くマザーボード１側に設けた雄形コネクタ５′の端子長
は一定にし、ユニット２１〜２ｎ側に設けた雌形コネク
タ６′の導電部６１の長さを異ならせることにより、同
様の効果を得るようにしてもよい。

【００３５】また、前記実施例では接地端子の長さを最
も長く設定し、以下給電端子、制御系端子、データ系端
子の順に端子長を短く設定した。しかし、接地端子と給
電端子とを同一長に設定してもよく、また給電端子と制
御系端子、あるいは接地端子と給電端子と制御系端子と
を同一長に設定してもよい。要するに、データ系端子の
長さを他の端子の長さよりも長く設定すれば、本発明の
最低限度の目的は達成される。

【００３６】さらに前記実施例では、マザーボード１側
のコネクタを雄形とし、ユニット２１〜２ｎ側のコネク
タを雌形としたが、反対にマザーボード１側のコネクタ
を雌形とし、ユニット２１〜２ｎ側のコネクタを雄形と
してもよい。その他、コネクタの構造や端子長、ユニッ
ト内のデータ出力回路および出力制御回路の構成、適用
対象となる装置の種類等についても、本発明の要旨を逸
脱しない範囲で種々変形して実施できる。

【００３７】

【発明の効果】以上詳述したように本発明のデータ処理
装置では、コネクタ機構を、接続時の端子の接触タイミ
ングが少なくともデータラインよりも電源ラインおよび
制御信号ラインが早くなるように端子長を異ならせて構
成し、かつ上記複数のユニットの各々にデータ出力制御
回路を設け、このデータ出力制御回路により、上記電源
ラインを介して上記マザーボードから供給される電源電
圧を監視して、この電源電圧が所定の状態になっていな
いときの上記データラインへのデータ出力を禁止するよ
うに構成している。

【００３８】したがって本発明によれば、ユニットの挿
脱時にユニットからマザーボードへ不定データが出力さ
れないようにすることができ、これにより動作信頼性の
向上を図ったデータ処理装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係わるＰＣＭ多重端局装置
の概略構成を示す回路ブロック図。

【図２】図１に示した装置のユニットの概略構成を示す
回路ブロック図。

【図３】図１に示した装置のコネクタ機構の構造を示す
図。

【図４】本発明の他の実施例に係わるコネクタ機構の構
造を示す図。

【図５】図１に示した装置のユニット挿着時の動作を説
明するための使用するタイミング図。

【図６】図１に示した装置のユニット取り外し時の動作
を説明するための使用するタイミング図。

【符号の説明】

１…マザーボード ２１〜２ｎ…
ユニット １１…多重化部 １２…タイ
ミング生成部 １３…制御部 ３１…デー
タ入力回路 ３２…データ出力回路 ３３…タイ
ミング発生回路 ３４…電源電圧監視回路 ３５…出力
制御回路 ４１…ユニット個別情報識別回路 ４２…ナン
ド回路 ５，５′…マザーボード側の雄形コネクタ ６，６′…ユニット側の雌形コネクタ ６１…導電部 Ｖcc…電源電圧 ＧＮＤ…接
地電位 Ｄin…入力データ Ｄout …出
力データ ＥＳ…電源検出信号 ＦＰ…フレ
ームパルス ＴＰ…タイミングパルス ＩＳ…検出
信号 ＩＤＳ，ＩＤＳ′…ユニット個別情報 ＮＳ…出力
制御信号

Claims (3)

【特許請求の範囲】
1. 【請求項１】 マザーボードと、複数のユニットとを有
   し、これらのマザーボードと複数のユニットとの間の機
   械的接続と、電源ライン、制御信号ラインおよびデータ
   ラインの電気的接続とを、複数の端子を有する一対のコ
   ネクタ機構を用いて挿脱自在に行なうデータ処理装置に
   おいて、 前記コネクタ機構を、接続時の端子の接触タイミングが
   少なくともデータラインよりも電源ラインおよび制御信
   号ラインが早くなるように端子長を異ならせて構成し、 かつ前記複数のユニットの各々にデータ出力制御回路を
   設けて、前記電源ラインを介して前記マザーボードから
   供給される電源電圧を監視して、この電源電圧が所定の
   状態になっていないときの前記データラインへのデータ
   出力を禁止するように構成したことを特徴とするデータ
   処理装置。
2. 【請求項２】 コネクタ機構は、接続時の端子の接触タ
   イミングが電源ライン、制御信号ライン、データライン
   の順に早くなるように端子長を異ならせて構成したこと
   を特徴とする請求項１に記載のデータ処理装置。
3. 【請求項３】 コネクタ機構は、接続時の端子の接触タ
   イミングが接地ライン、電源ライン、制御信号ライン、
   データラインの順に早くなるように端子長を異ならせて
   構成したことを特徴とする請求項１に記載のデータ処理
   装置。