JP2710488B2 - 活線挿抜方式 - Google Patents
活線挿抜方式Info
- Publication number
- JP2710488B2 JP2710488B2 JP3213243A JP21324391A JP2710488B2 JP 2710488 B2 JP2710488 B2 JP 2710488B2 JP 3213243 A JP3213243 A JP 3213243A JP 21324391 A JP21324391 A JP 21324391A JP 2710488 B2 JP2710488 B2 JP 2710488B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power
- signal
- clear
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は装置の電源を接断するこ
となく所望の回路基盤を装置より抜脱または挿入するこ
とのできる活線挿抜方式に関する。
となく所望の回路基盤を装置より抜脱または挿入するこ
とのできる活線挿抜方式に関する。
【０００２】
【従来の技術】従来、バス接続のある装置においては、
電源が入力された状態で、かつ運用状態にある装置上の
回路基盤を、電源が入力されたままで交換することはで
きなかった。また、二重化された装置では信号線も二重
化し、基盤を交換する場合は二重化された信号線の受け
側で交換基盤側の信号線を切り離してから交換するとい
う手段をとっていた。
電源が入力された状態で、かつ運用状態にある装置上の
回路基盤を、電源が入力されたままで交換することはで
きなかった。また、二重化された装置では信号線も二重
化し、基盤を交換する場合は二重化された信号線の受け
側で交換基盤側の信号線を切り離してから交換するとい
う手段をとっていた。
【０００３】
【発明が解決しようとする課題】多数の信号線よりなる
バスで接続された装置においてはバスの二重化は装置規
模から無理なため、故障した基盤等を交換するには装置
の運用を停止し、電源を切断してから基盤交換を行う必
要があり、サービスを一旦中断しなければならないとい
う問題点があった。本発明は以上の点に鑑み、上記のよ
うな問題点を解消した活線挿抜方式を提供することを目
的とする。
バスで接続された装置においてはバスの二重化は装置規
模から無理なため、故障した基盤等を交換するには装置
の運用を停止し、電源を切断してから基盤交換を行う必
要があり、サービスを一旦中断しなければならないとい
う問題点があった。本発明は以上の点に鑑み、上記のよ
うな問題点を解消した活線挿抜方式を提供することを目
的とする。
【０００４】
【課題を解決するための手段】この目的を達成するため
に本発明の活線挿抜方式は、バックボード基盤に挿抜す
る回路基盤において、バックボード基盤に早期に接触す
るグランドピン及び第１の電源ピンとこれらのピンより
遅れてバックボード基盤に接触する第２の電源ピン及び
信号ピンとを具備したコネクタと、第１の電源ピンに接
続された第１のパワーオンクリア回路及び第２の電源ピ
ンに接続された第２のパワーオンクリア回路と、これら
第１のパワーオンクリア回路及び第２のパワーオンクリ
ア回路の出力側に一方の入力端子が接続された信号発生
回路と、この信号発生回路の出力側に接続されたバッフ
ァと、信号発生回路の他方の入力端子に接続されたスイ
ッチとを備え、第１の電源ピン及び第２の電源ピンがバ
ックボード基盤に接触して電源が供給されると第１のパ
ワーオンクリア回路及び第２のパワーオンクリア回路が
信号発生回路に各々初期化信号を一定時間出力し、この
初期化信号を受けて信号発生回路はバッファの出力イン
ピーダンスをハイにする信号を送出し、第１のパワーオ
ンクリア回路及び第２のパワーオンクリア回路からの初
期化信号のいずれもが停止した後にスイッチを押下する
と信号発生回路はバッファをイネーブルにする信号を送
出する。 また、上記手段において、バッファを出力バッ
ファと入力バッファとから構成する。
に本発明の活線挿抜方式は、バックボード基盤に挿抜す
る回路基盤において、バックボード基盤に早期に接触す
るグランドピン及び第１の電源ピンとこれらのピンより
遅れてバックボード基盤に接触する第２の電源ピン及び
信号ピンとを具備したコネクタと、第１の電源ピンに接
続された第１のパワーオンクリア回路及び第２の電源ピ
ンに接続された第２のパワーオンクリア回路と、これら
第１のパワーオンクリア回路及び第２のパワーオンクリ
ア回路の出力側に一方の入力端子が接続された信号発生
回路と、この信号発生回路の出力側に接続されたバッフ
ァと、信号発生回路の他方の入力端子に接続されたスイ
ッチとを備え、第１の電源ピン及び第２の電源ピンがバ
ックボード基盤に接触して電源が供給されると第１のパ
ワーオンクリア回路及び第２のパワーオンクリア回路が
信号発生回路に各々初期化信号を一定時間出力し、この
初期化信号を受けて信号発生回路はバッファの出力イン
ピーダンスをハイにする信号を送出し、第１のパワーオ
ンクリア回路及び第２のパワーオンクリア回路からの初
期化信号のいずれもが停止した後にスイッチを押下する
と信号発生回路はバッファをイネーブルにする信号を送
出する。 また、上記手段において、バッファを出力バッ
ファと入力バッファとから構成する。
【０００５】
【作用】本発明によれば、バックボード基盤に回路基盤
を接続する場合、まず第１の電源ピンがバックボード基
盤に接触して電源が供給されると、第１のパワーオンク
リア回路及び信号発生回路によりバッファの出力インピ
ーダンスがハイになる。そのため、バックボード基盤と
回路基盤との間の信号の送受信は阻止される。続いて信
号ピンと共に第２の電源ピンがバックボード基盤に接続
され、回路基盤がバックボード基盤に完全に接続されて
からスイッチを押下することにより、バッファがイネー
ブルとなるので、バックボード基盤と回路基盤との間の
信号の送受信が可能となる。 また、バックボード基盤か
ら回路基盤を抜く場合は、予めバックボード基板側から
信号ピンを介して切離し用のコマンドを入力して、バッ
ファの出力インピーダンスをハイにすることにより、バ
ックボード基盤と回路基盤との間の信号の送受信を阻止
する。 したがって、共通に使用する多数の信号線（バ
ス）に接続される基盤回路を、電源を切断せずに挿抜す
ることができる。
を接続する場合、まず第１の電源ピンがバックボード基
盤に接触して電源が供給されると、第１のパワーオンク
リア回路及び信号発生回路によりバッファの出力インピ
ーダンスがハイになる。そのため、バックボード基盤と
回路基盤との間の信号の送受信は阻止される。続いて信
号ピンと共に第２の電源ピンがバックボード基盤に接続
され、回路基盤がバックボード基盤に完全に接続されて
からスイッチを押下することにより、バッファがイネー
ブルとなるので、バックボード基盤と回路基盤との間の
信号の送受信が可能となる。 また、バックボード基盤か
ら回路基盤を抜く場合は、予めバックボード基板側から
信号ピンを介して切離し用のコマンドを入力して、バッ
ファの出力インピーダンスをハイにすることにより、バ
ックボード基盤と回路基盤との間の信号の送受信を阻止
する。 したがって、共通に使用する多数の信号線（バ
ス）に接続される基盤回路を、電源を切断せずに挿抜す
ることができる。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明による活線挿抜方式の一実施例のブロ
ック図である。図中、３４は交換しようとしている回路
基盤、３３は複数の回路基盤を接続する信号線が通った
バックボード基盤であり、１，２８はそれぞれ回路基盤
３４，バックボード基盤３３上に取付られ、両者の対応
する信号を接続するコネクタである。コネクタ１内の２
はグランドピン、４は電源ピンで、それぞれ長ピンであ
り、３は信号ピン（複数ピンを１本で代表して表示）、
５は電源ピンで、それぞれ短ピンであり、回路基盤３４
をバックボード基盤３３に接続時、長ピンよりなるグラ
ンドピン２，電源ピン４はその他の信号ピン３，電源ピ
ン５より早く対応するピン２９，３１に接続され、逆に
抜脱時は遅くまで接続されている。
る。図１は本発明による活線挿抜方式の一実施例のブロ
ック図である。図中、３４は交換しようとしている回路
基盤、３３は複数の回路基盤を接続する信号線が通った
バックボード基盤であり、１，２８はそれぞれ回路基盤
３４，バックボード基盤３３上に取付られ、両者の対応
する信号を接続するコネクタである。コネクタ１内の２
はグランドピン、４は電源ピンで、それぞれ長ピンであ
り、３は信号ピン（複数ピンを１本で代表して表示）、
５は電源ピンで、それぞれ短ピンであり、回路基盤３４
をバックボード基盤３３に接続時、長ピンよりなるグラ
ンドピン２，電源ピン４はその他の信号ピン３，電源ピ
ン５より早く対応するピン２９，３１に接続され、逆に
抜脱時は遅くまで接続されている。
【０００７】ここで、まず回路基盤３４が抜脱されてお
り、バックボード基盤３３側に電源が供給されている状
態で回路基盤３４を接続する場合について説明する。ま
ず接続時に回路基盤３４のグランドピン２，電源ピン４
が先に対応するバックボード基盤３３のピン２９，３１
に接続されている。電源ピン４が接続されて電源が供給
されると、パワーオンクリア（ＰＣＬＲ）回路１０が動
作し、一定時間の初期化信号をＡＮＤ回路１８に送出す
る。ＡＮＤ回路１８の出力は信号発生回路としてのフリ
ップフロップ（Ｆ／Ｆ）回路１９のリセット端子２１に
接続されており、リセット端子２１の信号がイネーブル
になるとフリップフロップ１９の反転出力端子２０の出
力が「１」になる。
り、バックボード基盤３３側に電源が供給されている状
態で回路基盤３４を接続する場合について説明する。ま
ず接続時に回路基盤３４のグランドピン２，電源ピン４
が先に対応するバックボード基盤３３のピン２９，３１
に接続されている。電源ピン４が接続されて電源が供給
されると、パワーオンクリア（ＰＣＬＲ）回路１０が動
作し、一定時間の初期化信号をＡＮＤ回路１８に送出す
る。ＡＮＤ回路１８の出力は信号発生回路としてのフリ
ップフロップ（Ｆ／Ｆ）回路１９のリセット端子２１に
接続されており、リセット端子２１の信号がイネーブル
になるとフリップフロップ１９の反転出力端子２０の出
力が「１」になる。
【０００８】この反転出力端子２０の出力はＯＲ回路１
３を介して出力バッファ６のイネーブル端子８と入力バ
ッファ７のイネーブル端子９に接続されており、これら
の信号が「１」のため、出力バッファ６及び入力バッフ
ァ７の出力はハイインピーダンスとなり、バックボード
基盤３３より切り離された状態になる。この時、フリッ
プフロップ１９の反転出力はＮＯＴ回路２６に入力さ
れ、ＮＯＴ回路２６の出力は「０」になるため、発光ダ
イオード２７が点灯し、切り離し状態であることを示
す。
３を介して出力バッファ６のイネーブル端子８と入力バ
ッファ７のイネーブル端子９に接続されており、これら
の信号が「１」のため、出力バッファ６及び入力バッフ
ァ７の出力はハイインピーダンスとなり、バックボード
基盤３３より切り離された状態になる。この時、フリッ
プフロップ１９の反転出力はＮＯＴ回路２６に入力さ
れ、ＮＯＴ回路２６の出力は「０」になるため、発光ダ
イオード２７が点灯し、切り離し状態であることを示
す。
【０００９】更に回路基盤３４を挿入すると、短ピンよ
りなる信号ピン３，電源ピン５が対応するバックボード
基盤３３の各ピン３０，３２に接続される。電源ピン５
に電源が供給されるとパワーオンクリア（ＰＣＬＲ）回
路１１が動作し、一定時間初期化信号をＡＮＤ回路１８
に出力し、その結果パワーオンクリア回路１１からの初
期化信号が出力されなくなるまでフリップフロップ１９
のリセット端子２１がイネーブルとなり、スイッチ２５
からの信号を禁止する。回路基盤３４の挿入が完全に終
了した時点で操作者はノンロック式スイッチ２５を押下
げると押下信号がスイッチのチャタリング防止（ＣＨ
Ｔ）回路２４を経てフリップフロップ１９のクロック端
子２３に入力される。
りなる信号ピン３，電源ピン５が対応するバックボード
基盤３３の各ピン３０，３２に接続される。電源ピン５
に電源が供給されるとパワーオンクリア（ＰＣＬＲ）回
路１１が動作し、一定時間初期化信号をＡＮＤ回路１８
に出力し、その結果パワーオンクリア回路１１からの初
期化信号が出力されなくなるまでフリップフロップ１９
のリセット端子２１がイネーブルとなり、スイッチ２５
からの信号を禁止する。回路基盤３４の挿入が完全に終
了した時点で操作者はノンロック式スイッチ２５を押下
げると押下信号がスイッチのチャタリング防止（ＣＨ
Ｔ）回路２４を経てフリップフロップ１９のクロック端
子２３に入力される。
【００１０】クロック端子２３に押下信号が入力される
前まで反転出力端子２０の出力は「１」であり、本信号
はデータ入力端子２２に接続されているため、クロック
端子２３に押下信号が入力されると、反転出力端子２０
の出力は「０」になる。その結果、出力バッファ６及び
入力バッファ７のイネーブル信号端子８，９がイネーブ
ルとなり、バックボード基盤３３と接続される。フリッ
プフロップ１９の反転出力端子２０の出力は「０」のた
め、ＮＯＴ回路２６の出力が「１」になり、発光ダイオ
ード２７は消灯し、接続状態であることを示す。
前まで反転出力端子２０の出力は「１」であり、本信号
はデータ入力端子２２に接続されているため、クロック
端子２３に押下信号が入力されると、反転出力端子２０
の出力は「０」になる。その結果、出力バッファ６及び
入力バッファ７のイネーブル信号端子８，９がイネーブ
ルとなり、バックボード基盤３３と接続される。フリッ
プフロップ１９の反転出力端子２０の出力は「０」のた
め、ＮＯＴ回路２６の出力が「１」になり、発光ダイオ
ード２７は消灯し、接続状態であることを示す。
【００１１】このようにバックボード基盤３３と回路基
盤３４を接続する場合、回路基盤３４に長ピンと短ピン
の電源入力ピン４，５を有し、電源入力時に入出力バッ
ファ６，７をディセーブルとし、スイッチ５にてこれを
解除することができる。そのため、故障した基盤等を交
換する際、従来のように装置の運用を停止し、電源を切
断してから基盤を交換することはなくなる。
盤３４を接続する場合、回路基盤３４に長ピンと短ピン
の電源入力ピン４，５を有し、電源入力時に入出力バッ
ファ６，７をディセーブルとし、スイッチ５にてこれを
解除することができる。そのため、故障した基盤等を交
換する際、従来のように装置の運用を停止し、電源を切
断してから基盤を交換することはなくなる。
【００１２】次に回路基盤３４を抜く場合を示す。まず
バックボード基盤３３側から回路基盤３４の信号ピン３
を介して切離し用のコマンドを入力すると、デコーダ
（ＤＥＣ）回路１５が識別され、切離し信号１７が出力
され、ＡＮＤ回路１８を経てフリップフロップ１９のリ
セット端子２１にリセット信号が入力される。このリセ
ット信号が入力されるとフリップフロップ１９の反転出
力端子２０の出力が「１」になり、出力バッファ６のイ
ネーブル端子８及び入力バッファ７のイネーブル端子９
のイネーブル信号が「１」になり、これらバッファ６，
７の出力インピーダンスがハイとなる。この時、同様に
発光ダイオード２７が点灯する。この状態において回路
基盤３４を抜くことができる。なお、図中１２は抵抗
器、１４は所定の制御信号、１６はデコーダ回路１５の
デコード出力を示している。
バックボード基盤３３側から回路基盤３４の信号ピン３
を介して切離し用のコマンドを入力すると、デコーダ
（ＤＥＣ）回路１５が識別され、切離し信号１７が出力
され、ＡＮＤ回路１８を経てフリップフロップ１９のリ
セット端子２１にリセット信号が入力される。このリセ
ット信号が入力されるとフリップフロップ１９の反転出
力端子２０の出力が「１」になり、出力バッファ６のイ
ネーブル端子８及び入力バッファ７のイネーブル端子９
のイネーブル信号が「１」になり、これらバッファ６，
７の出力インピーダンスがハイとなる。この時、同様に
発光ダイオード２７が点灯する。この状態において回路
基盤３４を抜くことができる。なお、図中１２は抵抗
器、１４は所定の制御信号、１６はデコーダ回路１５の
デコード出力を示している。
【００１３】
【発明の効果】以上説明したように本発明の活線挿抜方
式によれば、バックボード基盤に回路基盤を接続する場
合、完全に接続されるまではバッファの出力インピーダ
ンスがハイであるので、バックボード基盤と回路基盤と
の間の信号の送受信は阻止される。そして、完全に接続
されてからスイッチを押下することにより、バッファは
イネーブルとなるので、バックボード基盤と回路基盤と
の間の信号の送受信が可能となる。 また、バックボード
基盤から回路基盤を抜く場合は、予めバックボード基盤
側から信号ピンを介して切離し用のコマンドを入力する
ことにより、バッファの出力インピーダンスをハイにで
きるので、バックボード基盤と回路基盤との間の信号の
送受信を阻止できる。 したがって、装置の電源を切断す
ることなく所望の基盤回路を装置より容易に挿抜するこ
とができ、実用上優れた効果がある。
式によれば、バックボード基盤に回路基盤を接続する場
合、完全に接続されるまではバッファの出力インピーダ
ンスがハイであるので、バックボード基盤と回路基盤と
の間の信号の送受信は阻止される。そして、完全に接続
されてからスイッチを押下することにより、バッファは
イネーブルとなるので、バックボード基盤と回路基盤と
の間の信号の送受信が可能となる。 また、バックボード
基盤から回路基盤を抜く場合は、予めバックボード基盤
側から信号ピンを介して切離し用のコマンドを入力する
ことにより、バッファの出力インピーダンスをハイにで
きるので、バックボード基盤と回路基盤との間の信号の
送受信を阻止できる。 したがって、装置の電源を切断す
ることなく所望の基盤回路を装置より容易に挿抜するこ
とができ、実用上優れた効果がある。
【図１】本発明による活線挿抜方式の一実施例を示す回
路構成図である。
路構成図である。
１，２８ コネクタ ２ グランドピン（長ピン） ３ 信号ピン（短ピン） ４ 電源ピン（長ピン） ５ 電源ピン（短ピン） ６ 出力バッファ回路 ７ 入力バッファ回路 １０，１１ パワーオンクリア回路 １５ デコーダ回路 １９ フリップフロップ回路 ２５ ノンロック式スイッチ ２７ 発光ダイオード ３３ バックボード基盤 ３４ 回路基盤
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−278400（ＪＰ，Ａ) 特開 平１−286496（ＪＰ，Ａ) 特開 昭55−132193（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 バックボード基盤に挿抜する回路基板に
おいて、 前記バックボード基盤に 早期に接触するグランドピン及
び第１の電源ピンと、これらのピンより遅れて前記バッ
クボード基盤に接触する第２の電源ピン及び信号ピンと
を具備したコネタタと、前記第１の電源ピンに接続された第１のパワーオンクリ
ア回路及び前記第２の電源ピンに接続された第２のパワ
ーオンクリア回路と これら第１のパワーオンクリア回路
及び第２のパワーオンクリア回路の出力側に一方の入力
端子が接続された信号発生回路と、 この信号発生回路の出力側に接続されたバッファと 前記
信号発生回路の他方の入力端子に接続されたスイッチと
を備え 前記第１の電源ピン及び第２の電源ピンが前記バ
ックボード基盤に接触して電源が供給されると、前記第
１のパワーオンクリア回路及び第２のパワーオンクリア
回路が前記信号発生回路に各々初期化信号を一定時間出
力し、 この初期化信号を受けて前記信号発生回路は前記バッフ
ァの出力インピーダンスをハイにする信号を送出し、 前記第１のパワーオンクリア回路及び第２のパワーオン
クリア回路からの初期化信号のいずれもが停止した後、
前記スイッチを押下すると前記信号発生回路は前記バッ
ファをイネーブルにする信号を送出する ことを特徴とす
る活線挿抜方式。 - 【請求項２】 請求項１において、 前記バッファは、出力バッファと入力バッファとからな
ることを特徴とする活線挿抜方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213243A JP2710488B2 (ja) | 1991-07-31 | 1991-07-31 | 活線挿抜方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213243A JP2710488B2 (ja) | 1991-07-31 | 1991-07-31 | 活線挿抜方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0537169A JPH0537169A (ja) | 1993-02-12 |
| JP2710488B2 true JP2710488B2 (ja) | 1998-02-10 |
Family
ID=16635890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3213243A Expired - Lifetime JP2710488B2 (ja) | 1991-07-31 | 1991-07-31 | 活線挿抜方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2710488B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3262070B2 (ja) * | 1998-06-04 | 2002-03-04 | 日本電気株式会社 | 出力バッファ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5932956B2 (ja) * | 1979-03-31 | 1984-08-11 | 株式会社東芝 | 電気回路装置 |
| JPS63278400A (ja) * | 1987-05-11 | 1988-11-16 | Mitsubishi Electric Corp | 活線挿抜可能な電子装置 |
| JP2566284B2 (ja) * | 1988-05-13 | 1996-12-25 | 株式会社日立製作所 | プリント回路板 |
-
1991
- 1991-07-31 JP JP3213243A patent/JP2710488B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0537169A (ja) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210855A (en) | System for computer peripheral bus for allowing hot extraction on insertion without disrupting adjacent devices | |
| EP0373773B1 (en) | Disengaging electrical circuit boards from power-supply units | |
| US5247619A (en) | Insertion and removal of a circuit device into a bus network | |
| US6920569B1 (en) | Device configured as stand-alone or slave based on detection of power supply in a powered data bus system | |
| EP0402055A2 (en) | Method and apparatus for a rapid interconnection to a computer bus | |
| JP2710488B2 (ja) | 活線挿抜方式 | |
| US5463663A (en) | Controlling synchronization in a system having a plurality of units when a unit is disconnected from or connected to the system that is active | |
| JP4459408B2 (ja) | ホットスワップバス | |
| US5894561A (en) | Adapting apparatus used in a computer ISA extension slot | |
| CN1979458A (zh) | 模块化电路单元总线联机控制方法及系统 | |
| JPH08256191A (ja) | データ処理装置 | |
| JP2701769B2 (ja) | 活線挿抜方式 | |
| JPH0752377B2 (ja) | 電子回路基板 | |
| KR100405598B1 (ko) | 컴팩트 피씨아이 시스템에서의 보드 이중화 구조 | |
| KR100452503B1 (ko) | 병렬버스 시스템의 오류 방지장치 | |
| JP3157749B2 (ja) | 活線挿抜方式 | |
| JPH10308262A (ja) | 制御回路装置 | |
| CN115826720A (zh) | 一种基于继电器的电脑接口电源通断控制器 | |
| JPH04336361A (ja) | データ・バス拡張装置 | |
| JP3116203B2 (ja) | 回路基盤の挿抜制御回路 | |
| JPH05103082A (ja) | 二重化制御回路 | |
| JPH07182074A (ja) | ホットスタンバイ式デュプレックスシステムの活線挿抜装置 | |
| JPH07253834A (ja) | モジュール挿抜制御装置 | |
| CN118151900A (zh) | 一种提高编程器成功率的系统及方法 | |
| JPH04278619A (ja) | 基板接続方式 |