JP2701769B2 - 活線挿抜方式 - Google Patents
活線挿抜方式Info
- Publication number
- JP2701769B2 JP2701769B2 JP7035017A JP3501795A JP2701769B2 JP 2701769 B2 JP2701769 B2 JP 2701769B2 JP 7035017 A JP7035017 A JP 7035017A JP 3501795 A JP3501795 A JP 3501795A JP 2701769 B2 JP2701769 B2 JP 2701769B2
- Authority
- JP
- Japan
- Prior art keywords
- bus signal
- signal line
- transceiver
- controlled
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
- Bus Control (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、制御パッケージ（以
下、パッケージをＰＫＧと言う）と被制御ＰＫＧとがバ
ス信号線を介して接続されるシステムにおける活線挿抜
方式に関するものである。
下、パッケージをＰＫＧと言う）と被制御ＰＫＧとがバ
ス信号線を介して接続されるシステムにおける活線挿抜
方式に関するものである。
【０００２】
【従来の技術】図３を用いて従来の活線挿抜方式につい
て説明する。同図において、１0 は制御ＰＫＧ、１1 〜
１n は被制御ＰＫＧ、２はバス信号線、３はトランシー
バ制御線、４はバックプレーン、５0 〜５n はコネク
タ、Ｓ１〜Ｓｎはスイッチである。制御ＰＫＧ１0 はＣ
ＰＵ回路１01，トランシーバ１02およびフィルタ１03を
備えている。被制御ＰＫＧ１1 〜１n は内部回路１11〜
１n1，トランシーバ１12〜１n2およびフィルタ１13〜１
n3を備えている。
て説明する。同図において、１0 は制御ＰＫＧ、１1 〜
１n は被制御ＰＫＧ、２はバス信号線、３はトランシー
バ制御線、４はバックプレーン、５0 〜５n はコネク
タ、Ｓ１〜Ｓｎはスイッチである。制御ＰＫＧ１0 はＣ
ＰＵ回路１01，トランシーバ１02およびフィルタ１03を
備えている。被制御ＰＫＧ１1 〜１n は内部回路１11〜
１n1，トランシーバ１12〜１n2およびフィルタ１13〜１
n3を備えている。
【０００３】制御ＰＫＧ１0 のＣＰＵ回路１01からのバ
ス信号線２は、トランシーバ１02，フィルタ１03，コネ
クタ５0 を通し、バックプレーン４側のバス信号線２に
接続されている。バックプレーン４側のバス信号線２
は、コネク５1 〜５n を通し、被制御ＰＫＧ１1 〜１n
に接続されている。被制御ＰＫＧ１1 〜１n において、
バス信号線２は、フィルタ１13〜１n3を通った後、トラ
ンシーバ１12〜１n2を介し、内部回路１11〜１n1に接続
されている。トランシーバ１12〜１n2を通ったバス信号
は、クロックｃｋによって、内部回路１11〜１n1に取り
込まれる。また、ＣＰＵ回路１01からのトランシーバ制
御線３は、トランシーバ１02，コネクタ５0 ，バックプ
レーン４，コネクタ５1 〜５n ，スイッチＳ１〜Ｓｎを
通し、被制御ＰＫＧ１1 〜１n のトランシーバ１12〜１
n2の制御端子に接続されている。
ス信号線２は、トランシーバ１02，フィルタ１03，コネ
クタ５0 を通し、バックプレーン４側のバス信号線２に
接続されている。バックプレーン４側のバス信号線２
は、コネク５1 〜５n を通し、被制御ＰＫＧ１1 〜１n
に接続されている。被制御ＰＫＧ１1 〜１n において、
バス信号線２は、フィルタ１13〜１n3を通った後、トラ
ンシーバ１12〜１n2を介し、内部回路１11〜１n1に接続
されている。トランシーバ１12〜１n2を通ったバス信号
は、クロックｃｋによって、内部回路１11〜１n1に取り
込まれる。また、ＣＰＵ回路１01からのトランシーバ制
御線３は、トランシーバ１02，コネクタ５0 ，バックプ
レーン４，コネクタ５1 〜５n ，スイッチＳ１〜Ｓｎを
通し、被制御ＰＫＧ１1 〜１n のトランシーバ１12〜１
n2の制御端子に接続されている。
【０００４】ＰＫＧの障害、ＰＫＧの機能変更または、
ＰＫＧの増設によるＰＫＧの挿抜は、装置の動作を止め
ないで行われる場合がある。言い換えれば、電源供給状
態において、ＰＫＧの活線挿抜によっても、システムの
動作を保証しなければならない。ＰＫＧの活線挿抜時に
は、次の，の問題がある。 活線挿抜ＰＫＧのトランシーバが不安定動作し、誤信
号をバス信号線に与えてしまう． 活線挿抜ＰＫＧのコネクタ容量、配線容量および、ト
ランシーバ入出力容量によって発生するノイズが、バス
信号線に重畳し、動作状態のＰＫＧが誤動作してしま
う．
ＰＫＧの増設によるＰＫＧの挿抜は、装置の動作を止め
ないで行われる場合がある。言い換えれば、電源供給状
態において、ＰＫＧの活線挿抜によっても、システムの
動作を保証しなければならない。ＰＫＧの活線挿抜時に
は、次の，の問題がある。 活線挿抜ＰＫＧのトランシーバが不安定動作し、誤信
号をバス信号線に与えてしまう． 活線挿抜ＰＫＧのコネクタ容量、配線容量および、ト
ランシーバ入出力容量によって発生するノイズが、バス
信号線に重畳し、動作状態のＰＫＧが誤動作してしま
う．
【０００５】上記の問題、すなわちＰＫＧの活線挿抜
時のトランシーバの不安定動作防止については、次のよ
うな方策がとられている。被制御ＰＫＧ１1 を例にとっ
て説明すると、図４にその制御タイミング図を示すよう
に、被制御ＰＫＧ１1 がコネクタ５1 を介してバックプ
レーン４側のバス信号線２に挿入接続される時（図４に
示すｔ１点）、すなわち被制御ＰＫＧ１1 のバス信号線
および電源がバックプレーン４に接続される時、トラン
シーバ１12および内部回路１11が安定するまで（図４に
示すｔ２点）、スイッチＳ１をオフとすることによっ
て、トランシーバ１12の動作を停止状態にし、誤信号が
バス信号線２へ重畳されることを防止する。
時のトランシーバの不安定動作防止については、次のよ
うな方策がとられている。被制御ＰＫＧ１1 を例にとっ
て説明すると、図４にその制御タイミング図を示すよう
に、被制御ＰＫＧ１1 がコネクタ５1 を介してバックプ
レーン４側のバス信号線２に挿入接続される時（図４に
示すｔ１点）、すなわち被制御ＰＫＧ１1 のバス信号線
および電源がバックプレーン４に接続される時、トラン
シーバ１12および内部回路１11が安定するまで（図４に
示すｔ２点）、スイッチＳ１をオフとすることによっ
て、トランシーバ１12の動作を停止状態にし、誤信号が
バス信号線２へ重畳されることを防止する。
【０００６】被制御ＰＫＧ１1 を抜去する時は、被制御
ＰＫＧ１1 がコネクタ５1 を介してバックプレーン４側
のバス信号線２に抜去切断される直前の所定のタイミン
グでスイッチＳ１をオフとし（図４に示すｔ３点）、ト
ランシーバ１12の動作を停止状態にしてから、被制御Ｐ
ＫＧ１1 を抜去することにより（図４に示すｔ４点）、
すなわち被制御ＰＫＧ１1 のバス信号線および電源をバ
ックプレーン４から切り離すことにより、誤信号がバス
信号線２へ重畳されることを防止する。
ＰＫＧ１1 がコネクタ５1 を介してバックプレーン４側
のバス信号線２に抜去切断される直前の所定のタイミン
グでスイッチＳ１をオフとし（図４に示すｔ３点）、ト
ランシーバ１12の動作を停止状態にしてから、被制御Ｐ
ＫＧ１1 を抜去することにより（図４に示すｔ４点）、
すなわち被制御ＰＫＧ１1 のバス信号線および電源をバ
ックプレーン４から切り離すことにより、誤信号がバス
信号線２へ重畳されることを防止する。
【０００７】ＰＫＧの活線挿抜時のトランシーバの不安
定動作防止の別の方策として、スイッチＳ１〜Ｓｎを用
いない方式も考えられている。図５においては、スイッ
チＳ１〜Ｓｎの代わりに、長ピンＰＬと短ピンＰＳを有
するコネクタ６1 〜６n を用いることによって、トラン
シーバ１12〜１n2の不安定動作を防止している。被制御
ＰＫＧ１1 を例にとって説明すると、図６にその制御タ
イミング図を示すように、被制御ＰＫＧ１1 の挿入接続
時は、コネクタ６1 の長ピンＰＬがバックプレーン４側
のバス信号線２へ先ず接触し（図６に示すｔ１点）、長
ピンＰＬに収容されている被制御ＰＫＧ１1 のバス信号
線および電源がバックプレーン４に接続される。
定動作防止の別の方策として、スイッチＳ１〜Ｓｎを用
いない方式も考えられている。図５においては、スイッ
チＳ１〜Ｓｎの代わりに、長ピンＰＬと短ピンＰＳを有
するコネクタ６1 〜６n を用いることによって、トラン
シーバ１12〜１n2の不安定動作を防止している。被制御
ＰＫＧ１1 を例にとって説明すると、図６にその制御タ
イミング図を示すように、被制御ＰＫＧ１1 の挿入接続
時は、コネクタ６1 の長ピンＰＬがバックプレーン４側
のバス信号線２へ先ず接触し（図６に示すｔ１点）、長
ピンＰＬに収容されている被制御ＰＫＧ１1 のバス信号
線および電源がバックプレーン４に接続される。
【０００８】そして、トランシーバ１１２および内部回
路１１１が安定するまでに充分な時間を経たｔ２点で、
短ピンＰＳがバックプレーン４側のトランシーバ制御線
３に接触し、短ピンＰＳに収容されている被制御ＰＫＧ
１１のトランシーバ制御線がバックプレーン４に接続さ
れる。これにより、トランシーバ１１２は、短ピンＰＳ
が接触するまでの時間ｔ２まで、その動作を停止状態に
保つ。被制御ＰＫＧ１１の抜去時は、短ピンＰＳ，長ピ
ンＰＬの順で非接触状態となり（図６に示すｔ３，ｔ４
点）、トランシーバ１１２の動作を停止状態に保ちなが
ら、被制御ＰＫＧ１１のバス信号線および電源がバック
プレーン４から切り離される。
路１１１が安定するまでに充分な時間を経たｔ２点で、
短ピンＰＳがバックプレーン４側のトランシーバ制御線
３に接触し、短ピンＰＳに収容されている被制御ＰＫＧ
１１のトランシーバ制御線がバックプレーン４に接続さ
れる。これにより、トランシーバ１１２は、短ピンＰＳ
が接触するまでの時間ｔ２まで、その動作を停止状態に
保つ。被制御ＰＫＧ１１の抜去時は、短ピンＰＳ，長ピ
ンＰＬの順で非接触状態となり（図６に示すｔ３，ｔ４
点）、トランシーバ１１２の動作を停止状態に保ちなが
ら、被制御ＰＫＧ１１のバス信号線および電源がバック
プレーン４から切り離される。
【０００９】上記の問題、すなわち活線挿抜ＰＫＧの
コネクタ容量、配線容量および、トランシーバ入出力容
量によって発生するノイズがバス信号線に重畳してしま
う問題については、図３および図５に示されているよう
に、フィルタ１03〜１n3を挿入することにより、ノイズ
吸収を行っている。被制御ＰＫＧ１1 を例にとって説明
すると、図７にその活線挿抜時のノイズ除去タイミング
図を示すように、被制御ＰＫＧ１1 の挿抜時、コネクタ
ピンのチャタリングにより、バス信号線２にはノイズが
発生する。このノイズをバス信号として取り込まないよ
うに、動作状態の制御ＰＫＧ１0 ，被制御ＰＫＧ１2 〜
１nは、そのノイズをフィルタ１03，１23〜１n3を通し
て除去する。制御ＰＫＧ１0 のＣＰＵ回路１01，被制御
ＰＫＧ１2 〜１n の内部回路１21〜１n1は、ノイズ除去
後のバス信号を、トランシーバ１02，１22〜１n2を介
し、クロックｃｋの打ち抜きタイミングで取り込む。
コネクタ容量、配線容量および、トランシーバ入出力容
量によって発生するノイズがバス信号線に重畳してしま
う問題については、図３および図５に示されているよう
に、フィルタ１03〜１n3を挿入することにより、ノイズ
吸収を行っている。被制御ＰＫＧ１1 を例にとって説明
すると、図７にその活線挿抜時のノイズ除去タイミング
図を示すように、被制御ＰＫＧ１1 の挿抜時、コネクタ
ピンのチャタリングにより、バス信号線２にはノイズが
発生する。このノイズをバス信号として取り込まないよ
うに、動作状態の制御ＰＫＧ１0 ，被制御ＰＫＧ１2 〜
１nは、そのノイズをフィルタ１03，１23〜１n3を通し
て除去する。制御ＰＫＧ１0 のＣＰＵ回路１01，被制御
ＰＫＧ１2 〜１n の内部回路１21〜１n1は、ノイズ除去
後のバス信号を、トランシーバ１02，１22〜１n2を介
し、クロックｃｋの打ち抜きタイミングで取り込む。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
た従来の方式によると、上記の問題に対しフィルタを
通してノイズを吸収するため、比較的バス信号速度の低
いシステムに限られてしまう。バス信号速度が高速にな
ると、バス信号の時間幅が狭くなり、ノイズ幅に近くな
る。したがって、バス信号とノイズとの区別がつかなく
なるような速度まで、バスを高速化することができな
い。すなわち、ＰＫＧの障害、ＰＫＧの機能変更また
は、ＰＫＧの増設によるＰＫＧの活線挿抜回数および活
線挿抜時間は、システムの動作寿命から比べると僅かな
時間であり、この僅かな時間のために、従来の方式で
は、バスを高速化することができなかった。
た従来の方式によると、上記の問題に対しフィルタを
通してノイズを吸収するため、比較的バス信号速度の低
いシステムに限られてしまう。バス信号速度が高速にな
ると、バス信号の時間幅が狭くなり、ノイズ幅に近くな
る。したがって、バス信号とノイズとの区別がつかなく
なるような速度まで、バスを高速化することができな
い。すなわち、ＰＫＧの障害、ＰＫＧの機能変更また
は、ＰＫＧの増設によるＰＫＧの活線挿抜回数および活
線挿抜時間は、システムの動作寿命から比べると僅かな
時間であり、この僅かな時間のために、従来の方式で
は、バスを高速化することができなかった。
【００１１】本発明はこのような課題を解決するために
なされたもので、その目的とするところは、活線挿抜に
よるシステムの動作保証を保ち、かつバスを高速化する
ことのできる活線挿抜方式を提供することにある。
なされたもので、その目的とするところは、活線挿抜に
よるシステムの動作保証を保ち、かつバスを高速化する
ことのできる活線挿抜方式を提供することにある。
【００１２】
【課題を解決するための手段】このような目的を達成す
るために、第１発明（請求項１に係る発明）は、制御パ
ッケージと第１〜第Ｎの被制御パッケージとを第１系統
および第２系統のバス信号線で接続するものとし、第１
〜第Ｎの被制御パッケージを第１系統および第２系統の
バス信号線に対して挿抜可能に接続する第１〜第Ｎのコ
ネクタに、第１〜第Ｎの被制御パッケージの第１系統お
よび第２系統のバス信号線に対する挿入接続に際し、第
１系統のバス信号線／第２系統のバス信号線の順に接触
する第１ピン／第２ピンを設け、制御パッケージおよび
第１〜第Ｎの被制御パッケージに、第１系統および第２
系統のバス信号線を介するバス信号をトランシーバを介
してラッチするバス信号線ラッチ回路と、このバス信号
線ラッチ回路にてラッチされたバス信号の排他的論理和
をとる排他的論理和回路とを設け、第１系統および第２
系統のバス信号線を同一のバス信号が同一タイミングで
並行して与えられる二重線としたものである。
るために、第１発明（請求項１に係る発明）は、制御パ
ッケージと第１〜第Ｎの被制御パッケージとを第１系統
および第２系統のバス信号線で接続するものとし、第１
〜第Ｎの被制御パッケージを第１系統および第２系統の
バス信号線に対して挿抜可能に接続する第１〜第Ｎのコ
ネクタに、第１〜第Ｎの被制御パッケージの第１系統お
よび第２系統のバス信号線に対する挿入接続に際し、第
１系統のバス信号線／第２系統のバス信号線の順に接触
する第１ピン／第２ピンを設け、制御パッケージおよび
第１〜第Ｎの被制御パッケージに、第１系統および第２
系統のバス信号線を介するバス信号をトランシーバを介
してラッチするバス信号線ラッチ回路と、このバス信号
線ラッチ回路にてラッチされたバス信号の排他的論理和
をとる排他的論理和回路とを設け、第１系統および第２
系統のバス信号線を同一のバス信号が同一タイミングで
並行して与えられる二重線としたものである。
【００１３】第２発明（請求項２に係る発明）は、第１
発明において、第１〜第Ｎの被制御パッケージにおける
トランシーバの動作を、第１〜第Ｎの被制御パッケージ
が第２系統のバス信号線に対して挿入接続された後の所
定のタイミングで開始し、第１〜第Ｎの被制御パッケー
ジが第２系統のバス信号線に対して抜去切断される直前
の所定のタイミングで停止するようにしたものである。
発明において、第１〜第Ｎの被制御パッケージにおける
トランシーバの動作を、第１〜第Ｎの被制御パッケージ
が第２系統のバス信号線に対して挿入接続された後の所
定のタイミングで開始し、第１〜第Ｎの被制御パッケー
ジが第２系統のバス信号線に対して抜去切断される直前
の所定のタイミングで停止するようにしたものである。
【００１４】第３発明（請求項３に係る発明）は、制御
パッケージと第１〜第Ｎの被制御パッケージとを第１系
統および第２系統のバス信号線とで接続するものとし、
制御パッケージから第１〜第Ｎの被制御パッケージのト
ランシーバに制御信号を送るものとし、第１〜第Ｎの被
制御パッケージを第１系統および第２系統のバス信号線
に対して挿抜可能に接続する第１〜第Ｎのコネクタに、
第１〜第Ｎの被制御パッケージの第１系統および第２系
統のバス信号線ならびに制御信号線に対する挿入接続に
際し、第１系統のバス信号線／第２系統のバス信号線／
制御信号線の順に接触する第１ピン／第２ピン／第３ピ
ンを設け、制御パッケージおよび第１〜第Ｎの被制御パ
ッケージに、第１系統および第２系統のバス信号線を介
するバス信号をトランシーバを介してラッチするバス信
号線ラッチ回路と、このバス信号線ラッチ回路にてラッ
チされたバス信号の排他的論理和をとる排他的論理和回
路とを設け、第１系統および第２系統のバス信号線を同
一のバス信号が同一タイミングで並行して与えられる二
重線としたものである。
パッケージと第１〜第Ｎの被制御パッケージとを第１系
統および第２系統のバス信号線とで接続するものとし、
制御パッケージから第１〜第Ｎの被制御パッケージのト
ランシーバに制御信号を送るものとし、第１〜第Ｎの被
制御パッケージを第１系統および第２系統のバス信号線
に対して挿抜可能に接続する第１〜第Ｎのコネクタに、
第１〜第Ｎの被制御パッケージの第１系統および第２系
統のバス信号線ならびに制御信号線に対する挿入接続に
際し、第１系統のバス信号線／第２系統のバス信号線／
制御信号線の順に接触する第１ピン／第２ピン／第３ピ
ンを設け、制御パッケージおよび第１〜第Ｎの被制御パ
ッケージに、第１系統および第２系統のバス信号線を介
するバス信号をトランシーバを介してラッチするバス信
号線ラッチ回路と、このバス信号線ラッチ回路にてラッ
チされたバス信号の排他的論理和をとる排他的論理和回
路とを設け、第１系統および第２系統のバス信号線を同
一のバス信号が同一タイミングで並行して与えられる二
重線としたものである。
【００１５】
【作用】したがってこの発明によれば、第１発明では、
例えば、第１の被制御パッケージを活線挿抜すると、第
１のコネクタの第１ピンと第２ピンとの第１系統および
第２系統のバス信号線に対する接触時間がずれるので、
第１系統のバス信号線および第２系統のバス信号線に重
畳されるノイズの発生タイミングが異なるものとなり、
両系統のバス信号に不一致が起こると、他のパッケージ
における排他的論理和回路の出力が「１」レベルとな
り、この排他的論理和回路の出力に基づきノイズの発生
を検出することができる。
例えば、第１の被制御パッケージを活線挿抜すると、第
１のコネクタの第１ピンと第２ピンとの第１系統および
第２系統のバス信号線に対する接触時間がずれるので、
第１系統のバス信号線および第２系統のバス信号線に重
畳されるノイズの発生タイミングが異なるものとなり、
両系統のバス信号に不一致が起こると、他のパッケージ
における排他的論理和回路の出力が「１」レベルとな
り、この排他的論理和回路の出力に基づきノイズの発生
を検出することができる。
【００１６】第２発明では、第１発明の作用に加えて、
例えば、第１の被制御パッケージを活線挿抜すると、第
１の被制御パッケージにおけるトランシーバは、第２系
統のバス信号線に対して挿入接続された後の所定のタイ
ミングでその動作を開始し、第２系統のバス信号線に対
して抜去切断される直前の所定のタイミングでその動作
を停止する。
例えば、第１の被制御パッケージを活線挿抜すると、第
１の被制御パッケージにおけるトランシーバは、第２系
統のバス信号線に対して挿入接続された後の所定のタイ
ミングでその動作を開始し、第２系統のバス信号線に対
して抜去切断される直前の所定のタイミングでその動作
を停止する。
【００１７】第３発明では、第１発明の作用に加えて、
例えば、第１の被制御パッケージを活線挿抜すると、第
１の被制御パッケージにおけるトランシーバは、第２ピ
ンが第２系統のバス信号線に接続された後の第３ピンの
制御信号線への接触によってその動作が開始され、第２
ピンが第２系統のバス信号線に対して切り離される前の
第３ピンの制御信号線からの切り離しによってその動作
が停止される。
例えば、第１の被制御パッケージを活線挿抜すると、第
１の被制御パッケージにおけるトランシーバは、第２ピ
ンが第２系統のバス信号線に接続された後の第３ピンの
制御信号線への接触によってその動作が開始され、第２
ピンが第２系統のバス信号線に対して切り離される前の
第３ピンの制御信号線からの切り離しによってその動作
が停止される。
【００１８】
【実施例】図１を用いて本発明に係る活線挿抜方式の一
実施例について説明する。同図において、１１０は制御
ＰＫＧ、１１１〜１１ｎは被制御ＰＫＧ、１２１および
１２２は第１系統および第２系統のバス信号線、１３は
トランシーバ制御線、１４はバックプレーン、１５０〜
１５ｎはコネクタ、Ｓ１〜Ｓｎはスイッチである。制御
ＰＫＧ１１０はＣＰＵ回路１１０１，トランシーバ１１
０２，バス信号ラッチ回路１１０３および排他的論理和
回路１１０４を備えている。被制御ＰＫＧ１１１〜１１
ｎは内部回路１１１１〜１１ｎ，トランシーバ１１１２
〜１１ｎ２，バス信号ラッチ回路１１１３〜１１ｎ３お
よび排他的論理和回路１１１４〜１１ｎ４を備えてい
る。コネクタ１５１〜１５ｎは、長ピンＰＬ、短ピンＰ
Ｓ１，ＰＳ２を有している。第１系統のバス信号線１２
１ および第２系統のバス信号線１２ ２ は同一のバス信号
が同一タイミングで並行して与えられる二重線とされて
いる。すなわち、第１系統のバス信号線１２ １ および第
２系統のバス信号線１２ ２ には、同一のバス信号が同一
タイミングで並行して与えられる。
実施例について説明する。同図において、１１０は制御
ＰＫＧ、１１１〜１１ｎは被制御ＰＫＧ、１２１および
１２２は第１系統および第２系統のバス信号線、１３は
トランシーバ制御線、１４はバックプレーン、１５０〜
１５ｎはコネクタ、Ｓ１〜Ｓｎはスイッチである。制御
ＰＫＧ１１０はＣＰＵ回路１１０１，トランシーバ１１
０２，バス信号ラッチ回路１１０３および排他的論理和
回路１１０４を備えている。被制御ＰＫＧ１１１〜１１
ｎは内部回路１１１１〜１１ｎ，トランシーバ１１１２
〜１１ｎ２，バス信号ラッチ回路１１１３〜１１ｎ３お
よび排他的論理和回路１１１４〜１１ｎ４を備えてい
る。コネクタ１５１〜１５ｎは、長ピンＰＬ、短ピンＰ
Ｓ１，ＰＳ２を有している。第１系統のバス信号線１２
１ および第２系統のバス信号線１２ ２ は同一のバス信号
が同一タイミングで並行して与えられる二重線とされて
いる。すなわち、第１系統のバス信号線１２ １ および第
２系統のバス信号線１２ ２ には、同一のバス信号が同一
タイミングで並行して与えられる。
【００１９】制御ＰＫＧ１１0 のＣＰＵ回路１１01から
のバス信号線１２1 および１２2 は、バス信号ラッチ回
路１１03，トランシーバ１１02，コネクタ１５0 を通
し、バックプレーン４側のバス信号線１２1 および１２
2 に接続されている。バックプレーン４側のバス信号線
１２1 および１２2 は、コネクタ１５1 〜１５n の長ピ
ンＰＬおよび短ピンＰＳ1 に接続されている。被制御Ｐ
ＫＧ１１1 〜１１n において、バス信号線１２1 および
１２2 は、トランシーバ１１12〜１１n2を介し、バス信
号ラッチ回路１１13〜１１n3を経て、内部回路１１11〜
１１n1に接続されている。
のバス信号線１２1 および１２2 は、バス信号ラッチ回
路１１03，トランシーバ１１02，コネクタ１５0 を通
し、バックプレーン４側のバス信号線１２1 および１２
2 に接続されている。バックプレーン４側のバス信号線
１２1 および１２2 は、コネクタ１５1 〜１５n の長ピ
ンＰＬおよび短ピンＰＳ1 に接続されている。被制御Ｐ
ＫＧ１１1 〜１１n において、バス信号線１２1 および
１２2 は、トランシーバ１１12〜１１n2を介し、バス信
号ラッチ回路１１13〜１１n3を経て、内部回路１１11〜
１１n1に接続されている。
【００２０】トランシーバ１１12〜１１n2を通ったバス
信号線１２1 および１２2 からの信号（第１および第２
のバス信号）は、クロックｃｋによって、バス信号ラッ
チ回路１１13〜１１n3でラッチされる。バス信号ラッチ
回路１１13〜１１n3でラッチされた第１および第２のバ
ス信号は、排他的論理和回路１１14〜１１n4へ与えられ
ると共に、クロックｃｋによって、内部回路１１11〜１
１n1に取り込まれる。排他的論理和回路１１14〜１１n4
の出力端は内部回路１１11〜１１n1に接続されている。
また、ＣＰＵ回路１１01からのトランシーバ制御線１３
は、トランシーバ１１02，コネクタ１５0 ，バックプレ
ーン１４，コネクタ１５1 〜１５n の短ピンＰＳ2 ，ス
イッチＳ１〜Ｓｎを通し、被制御ＰＫＧ１１1 〜１１n
のトランシーバ１１12〜１１n2の制御端子に接続されて
いる。なお、本実施例において、コネクタ１５1 〜１５
n における短ピンＰＳ1 とＰＳ2 とは、同一長さとされ
ている。
信号線１２1 および１２2 からの信号（第１および第２
のバス信号）は、クロックｃｋによって、バス信号ラッ
チ回路１１13〜１１n3でラッチされる。バス信号ラッチ
回路１１13〜１１n3でラッチされた第１および第２のバ
ス信号は、排他的論理和回路１１14〜１１n4へ与えられ
ると共に、クロックｃｋによって、内部回路１１11〜１
１n1に取り込まれる。排他的論理和回路１１14〜１１n4
の出力端は内部回路１１11〜１１n1に接続されている。
また、ＣＰＵ回路１１01からのトランシーバ制御線１３
は、トランシーバ１１02，コネクタ１５0 ，バックプレ
ーン１４，コネクタ１５1 〜１５n の短ピンＰＳ2 ，ス
イッチＳ１〜Ｓｎを通し、被制御ＰＫＧ１１1 〜１１n
のトランシーバ１１12〜１１n2の制御端子に接続されて
いる。なお、本実施例において、コネクタ１５1 〜１５
n における短ピンＰＳ1 とＰＳ2 とは、同一長さとされ
ている。
【００２１】図２にＰＫＧの活線挿抜時のノイズ発生検
出タイミング（エラー検出タイミング）図を示す。例え
ば、今、被制御ＰＫＧ１１1 を、活線挿入するものとす
る。この場合、先ず、コネクタ１５1 の長ピンＰＬがバ
ックプレーン１４側の第１系統のバス信号線１２1 に接
触する（図２に示すｔ１点）。この時、長ピンＰＬが接
触するバックプレーン１４側のバス信号線１２1 には、
その長ピンＰＬのチャタリングにより、ノイズが重畳さ
れる。このノイズは、動作中の制御ＰＫＧ１１0 ，被制
御ＰＫＧ１１2 〜１１n に伝達され、クロックｃｋの打
ち抜きタイミングと一致すると、誤バス信号として、Ｃ
ＰＵ回路１１01，内部回路１１21〜１１n1に取り込まれ
る。
出タイミング（エラー検出タイミング）図を示す。例え
ば、今、被制御ＰＫＧ１１1 を、活線挿入するものとす
る。この場合、先ず、コネクタ１５1 の長ピンＰＬがバ
ックプレーン１４側の第１系統のバス信号線１２1 に接
触する（図２に示すｔ１点）。この時、長ピンＰＬが接
触するバックプレーン１４側のバス信号線１２1 には、
その長ピンＰＬのチャタリングにより、ノイズが重畳さ
れる。このノイズは、動作中の制御ＰＫＧ１１0 ，被制
御ＰＫＧ１１2 〜１１n に伝達され、クロックｃｋの打
ち抜きタイミングと一致すると、誤バス信号として、Ｃ
ＰＵ回路１１01，内部回路１１21〜１１n1に取り込まれ
る。
【００２２】この時、被制御ＰＫＧ１１1 のコネクタ１
５1 の短ピンＰＳ1 は、まだバックプレーン１４側の第
２系統のバス信号線１２2 に接触していないため、バッ
クプレーン１４側のバス信号線１２2 にはノイズが重畳
されておらず、第１系統のバス信号線１２1 のバス信号
（第１のバス信号）と第２系統のバス信号線１２2 のバ
ス信号（第２のバス信号）とが異なることになる。第１
のバス信号および第２のバス信号はバス信号ラッチ回路
１１03，１１23〜１１n3にてラッチされる。バス信号ラ
ッチ回路１１03，１１23〜１１n3にてラッチされた第１
のバス信号および第２のバス信号は排他的論理和回路１
１04，１１24〜１１n4へ与えられる。
５1 の短ピンＰＳ1 は、まだバックプレーン１４側の第
２系統のバス信号線１２2 に接触していないため、バッ
クプレーン１４側のバス信号線１２2 にはノイズが重畳
されておらず、第１系統のバス信号線１２1 のバス信号
（第１のバス信号）と第２系統のバス信号線１２2 のバ
ス信号（第２のバス信号）とが異なることになる。第１
のバス信号および第２のバス信号はバス信号ラッチ回路
１１03，１１23〜１１n3にてラッチされる。バス信号ラ
ッチ回路１１03，１１23〜１１n3にてラッチされた第１
のバス信号および第２のバス信号は排他的論理和回路１
１04，１１24〜１１n4へ与えられる。
【００２３】この場合、第１のバス信号と第２のバス信
号とが異なっていることから、排他的論理和回路１
１04，１１24〜１１n4の出力が「１」レベルとなる。こ
の「１」レベルの信号はＣＰＵ回路１１01，内部回路１
１21〜１１n1へ与えられる。ＣＰＵ回路１１01，内部回
路１１21〜１１n1は、クロックｃｋの打ち抜きタイミン
グにて排他的論理和回路１１04，１１24〜１１n4からの
「１」レベルの信号を検出すると、ノイズが発生したも
のと判断し、すなわちエラーを検出し、その内部のフリ
ップフロップ（Ｆ／Ｆ：図示せず）のＱ出力を「１」レ
ベルとする。これにより、ＣＰＵ回路１１01，内部回路
１１21〜１１n1は、エラー検出後、エラー処理を行う。
号とが異なっていることから、排他的論理和回路１
１04，１１24〜１１n4の出力が「１」レベルとなる。こ
の「１」レベルの信号はＣＰＵ回路１１01，内部回路１
１21〜１１n1へ与えられる。ＣＰＵ回路１１01，内部回
路１１21〜１１n1は、クロックｃｋの打ち抜きタイミン
グにて排他的論理和回路１１04，１１24〜１１n4からの
「１」レベルの信号を検出すると、ノイズが発生したも
のと判断し、すなわちエラーを検出し、その内部のフリ
ップフロップ（Ｆ／Ｆ：図示せず）のＱ出力を「１」レ
ベルとする。これにより、ＣＰＵ回路１１01，内部回路
１１21〜１１n1は、エラー検出後、エラー処理を行う。
【００２４】すなわち、本実施例では、被制御ＰＫＧ１
１1 〜１１n の活線挿抜時、コネクタ１５1 〜１５n の
長ピンＰＬと短ピンＰＳ1 とのバス信号線１２1 ，１２
2 に対する接触時間がずれるので（図２に示すｔ１点，
ｔ２点）、バス信号線１２1および１２2 に重畳される
ノイズの発生タイミングが異なるものとなり、両系統の
バス信号に不一致が起こると、排他的論理和回路１１04
〜１１n4の出力が「１」レベルとなって、回路１１01〜
１１n1へ伝達され、エラー処理が行われるものとなる。
１1 〜１１n の活線挿抜時、コネクタ１５1 〜１５n の
長ピンＰＬと短ピンＰＳ1 とのバス信号線１２1 ，１２
2 に対する接触時間がずれるので（図２に示すｔ１点，
ｔ２点）、バス信号線１２1および１２2 に重畳される
ノイズの発生タイミングが異なるものとなり、両系統の
バス信号に不一致が起こると、排他的論理和回路１１04
〜１１n4の出力が「１」レベルとなって、回路１１01〜
１１n1へ伝達され、エラー処理が行われるものとなる。
【００２５】換言すれば、本実施例では、両系統のバス
信号に不一致が起きなければ、排他的論理和回路１１04
〜１１n4の出力が「１」レベルとならず、回路１１01〜
１１n1は、パルス信号ラッチ回路１１03〜１１n3からの
バス信号を受けて、正常処理を行う。したがって、本実
施例によれば、バスを高速としても、両系統のバス信号
に不一致が生じない限り、バス信号をノイズとして見誤
ることがない。
信号に不一致が起きなければ、排他的論理和回路１１04
〜１１n4の出力が「１」レベルとならず、回路１１01〜
１１n1は、パルス信号ラッチ回路１１03〜１１n3からの
バス信号を受けて、正常処理を行う。したがって、本実
施例によれば、バスを高速としても、両系統のバス信号
に不一致が生じない限り、バス信号をノイズとして見誤
ることがない。
【００２６】〔第２発明〕なお、本実施例においては、
活線挿抜時のトランシーバの不安定動作の防止のため
に、図４を用いて説明したものと同様の方策をとってい
る。すなわち、スイッチＳ１〜Ｓｎの操作によって、被
制御ＰＫＧ１１1 〜１１n におけるトランシーバ１１12
〜１１n2の動作を、被制御ＰＫＧ１１1 〜１１n が第２
系統のバス信号線１２2 に対して挿入接続された後の所
定のタイミングで開始し、被制御ＰＫＧ１１1 〜１１n
が第２系統のバス信号線１２2 に対して抜去切断される
直前の所定のタイミングで停止するようにしている。
活線挿抜時のトランシーバの不安定動作の防止のため
に、図４を用いて説明したものと同様の方策をとってい
る。すなわち、スイッチＳ１〜Ｓｎの操作によって、被
制御ＰＫＧ１１1 〜１１n におけるトランシーバ１１12
〜１１n2の動作を、被制御ＰＫＧ１１1 〜１１n が第２
系統のバス信号線１２2 に対して挿入接続された後の所
定のタイミングで開始し、被制御ＰＫＧ１１1 〜１１n
が第２系統のバス信号線１２2 に対して抜去切断される
直前の所定のタイミングで停止するようにしている。
【００２７】〔第３発明〕活線挿抜時のトランシーバの
不安定動作の防止方策として、図６を用いて説明したも
のと同様の方策をとることも考えられる。すなわち、図
１において、コネクタ１５1 〜１５n における短ピンＰ
Ｓ2 を短ピンＰＳ1 よりも短くし、制御ＰＫＧ１１0 か
らのトランシーバ制御線１３をスイッチＳ１〜Ｓｎを介
さずに、コネクタ１５1 〜１５n の短ピンＰＳ2 を介し
て直にトランシーバ１１12〜１１n2へ与えるものとして
もよい。
不安定動作の防止方策として、図６を用いて説明したも
のと同様の方策をとることも考えられる。すなわち、図
１において、コネクタ１５1 〜１５n における短ピンＰ
Ｓ2 を短ピンＰＳ1 よりも短くし、制御ＰＫＧ１１0 か
らのトランシーバ制御線１３をスイッチＳ１〜Ｓｎを介
さずに、コネクタ１５1 〜１５n の短ピンＰＳ2 を介し
て直にトランシーバ１１12〜１１n2へ与えるものとして
もよい。
【００２８】また、本実施例においては、コネクタ１５
0 におけるピンＰ１，Ｐ２，Ｐ３を同一長さとしている
が、コネクタ１５1 〜１５n と同様、長ピンＰＬ，短ピ
ンＰＳ1 ，ＰＳ2 とするようにしてもよい。
0 におけるピンＰ１，Ｐ２，Ｐ３を同一長さとしている
が、コネクタ１５1 〜１５n と同様、長ピンＰＬ，短ピ
ンＰＳ1 ，ＰＳ2 とするようにしてもよい。
【００２９】
【発明の効果】以上説明したことから明らかなように本
発明によれば、第１発明では、例えば、第１の被制御パ
ッケージを活線挿抜すると、第１のコネクタの第１ピン
と第２ピンとの第１系統および第２系統のバス信号線に
対する接触時間がずれるので、第１系統のバス信号線お
よび第２系統のバス信号線に重畳されるノイズの発生タ
イミングが異なるものとなり、両系統のバス信号に不一
致が起こると、他のパッケージにおける排他的論理和回
路の出力が「１」レベルとなり、この排他的論理和回路
の出力に基づきノイズの発生を検出することができるよ
うになる。これにより、バスを高速としても、両系統の
バス信号に不一致が生じない限り、バス信号をノイズと
して見誤ることがなく、活線挿抜によるシステムの動作
保証を保ち、かつバスを高速化することができるように
なる。
発明によれば、第１発明では、例えば、第１の被制御パ
ッケージを活線挿抜すると、第１のコネクタの第１ピン
と第２ピンとの第１系統および第２系統のバス信号線に
対する接触時間がずれるので、第１系統のバス信号線お
よび第２系統のバス信号線に重畳されるノイズの発生タ
イミングが異なるものとなり、両系統のバス信号に不一
致が起こると、他のパッケージにおける排他的論理和回
路の出力が「１」レベルとなり、この排他的論理和回路
の出力に基づきノイズの発生を検出することができるよ
うになる。これにより、バスを高速としても、両系統の
バス信号に不一致が生じない限り、バス信号をノイズと
して見誤ることがなく、活線挿抜によるシステムの動作
保証を保ち、かつバスを高速化することができるように
なる。
【００３０】すなわち、ＰＫＧの活線挿抜回数および活
線挿抜時間は、システムの動作寿命から比べると僅かな
時間であり、エラー発生時（ノイズ発生時）の処理低下
そのものは大きな問題ではない。システムが停止した
り、誤動作したりすること、または、誤ったデータを受
け取った時に訂正処理できないことが問題である。本発
明の活線挿抜方式は、活線挿抜時、確実にエラーを検出
しエラー処理を行うことが可能であり、活線挿抜時以外
の通常動作では、デバイスの高速性を有効に活用した、
バスの高速化を提供することができるようになる。
線挿抜時間は、システムの動作寿命から比べると僅かな
時間であり、エラー発生時（ノイズ発生時）の処理低下
そのものは大きな問題ではない。システムが停止した
り、誤動作したりすること、または、誤ったデータを受
け取った時に訂正処理できないことが問題である。本発
明の活線挿抜方式は、活線挿抜時、確実にエラーを検出
しエラー処理を行うことが可能であり、活線挿抜時以外
の通常動作では、デバイスの高速性を有効に活用した、
バスの高速化を提供することができるようになる。
【００３１】第２発明では、例えば、第１の被制御パッ
ケージを活線挿抜すると、第１の被制御パッケージにお
けるトランシーバは、第２系統のバス信号線に対して挿
入接続された後の所定のタイミングでその動作を開始
し、第２系統のバス信号線に対して抜去切断される直前
の所定のタイミングでその動作を停止し、第１発明の効
果に加えて、ＰＫＧの活線挿抜時のトランシーバの不安
定動作を防止することができる。
ケージを活線挿抜すると、第１の被制御パッケージにお
けるトランシーバは、第２系統のバス信号線に対して挿
入接続された後の所定のタイミングでその動作を開始
し、第２系統のバス信号線に対して抜去切断される直前
の所定のタイミングでその動作を停止し、第１発明の効
果に加えて、ＰＫＧの活線挿抜時のトランシーバの不安
定動作を防止することができる。
【００３２】第３発明では、例えば、第１の被制御パッ
ケージを活線挿抜すると、第１の被制御パッケージにお
けるトランシーバは、第２ピンが第２系統のバス信号線
に接続された後の第３ピンの制御信号線への接触によっ
てその動作が開始され、第２ピンが第２系統のバス信号
線に対して切り離される前の第３ピンの制御信号線から
の切り離しによってその動作が停止され、第１発明の効
果に加えて、ＰＫＧの活線挿抜時のトランシーバの不安
定動作を防止することができる。
ケージを活線挿抜すると、第１の被制御パッケージにお
けるトランシーバは、第２ピンが第２系統のバス信号線
に接続された後の第３ピンの制御信号線への接触によっ
てその動作が開始され、第２ピンが第２系統のバス信号
線に対して切り離される前の第３ピンの制御信号線から
の切り離しによってその動作が停止され、第１発明の効
果に加えて、ＰＫＧの活線挿抜時のトランシーバの不安
定動作を防止することができる。
【図１】 本発明に係る活線挿抜方式の一実施例を説明
するためのシステム構成図である。
するためのシステム構成図である。
【図２】 図１におけるＰＫＧの活線挿抜時のノイズ発
生検出タイミング図である。
生検出タイミング図である。
【図３】 従来の活線挿抜方式の一例を説明するための
システム構成図である。
システム構成図である。
【図４】 図３におけるＰＫＧの活線挿抜時のトランシ
ーバの不安定動作防止方策を説明するための制御タイミ
ング図である。
ーバの不安定動作防止方策を説明するための制御タイミ
ング図である。
【図５】 従来の活線挿抜方式の他の例を説明するため
のシステム構成図である。
のシステム構成図である。
【図６】 図５におけるＰＫＧの活線挿抜時のトランシ
ーバの不安定動作防止方策を説明するための制御タイミ
ング図である。
ーバの不安定動作防止方策を説明するための制御タイミ
ング図である。
【図７】 図３および図５におけるＰＫＧの活線挿抜時
のノイズ除去タイミング図である。
のノイズ除去タイミング図である。
１１0 …制御ＰＫＧ、１１1 〜１１n …被制御ＰＫＧ、
１２1 …第１系統のバス信号線，１２2 …第２系統のバ
ス信号線、１３…トランシーバ制御線、１４…バックプ
レーン、１５0 〜１５n …コネクタ、Ｓ１〜Ｓｎ…スイ
ッチ、１１01…ＣＰＵ回路，１１02…トランシーバ，１
１03…バス信号ラッチ回路、１１04…排他的論理和回
路、１１11〜１１n1…内部回路，１１12〜１１n2…トラ
ンシーバ，１１13〜１１n3…バス信号ラッチ回路、１１
14〜１１n4…排他的論理和回路、ＰＬ…長ピン、Ｐ
Ｓ1 ，ＰＳ2 …短ピン。
１２1 …第１系統のバス信号線，１２2 …第２系統のバ
ス信号線、１３…トランシーバ制御線、１４…バックプ
レーン、１５0 〜１５n …コネクタ、Ｓ１〜Ｓｎ…スイ
ッチ、１１01…ＣＰＵ回路，１１02…トランシーバ，１
１03…バス信号ラッチ回路、１１04…排他的論理和回
路、１１11〜１１n1…内部回路，１１12〜１１n2…トラ
ンシーバ，１１13〜１１n3…バス信号ラッチ回路、１１
14〜１１n4…排他的論理和回路、ＰＬ…長ピン、Ｐ
Ｓ1 ，ＰＳ2 …短ピン。
Claims (3)
- 【請求項１】 制御パッケージと第１〜第Ｎの被制御パ
ッケージとを接続する第１系統および第２系統のバス信
号線と、前記第１〜第Ｎの被制御パッケージを前記第１
系統および第２系統のバス信号線に対して挿抜可能に接
続する第１〜第Ｎのコネクタとを備え、 前記第１〜第Ｎのコネクタは、前記第１〜第Ｎの被制御
パッケージの前記第１系統および第２系統のバス信号線
に対する挿入接続に際し、第１系統のバス信号線／第２
系統のバス信号線の順に接触する第１ピン／第２ピンを
有し、 前記制御パッケージおよび第１〜第Ｎの被制御パッケー
ジは、前記第１系統および第２系統のバス信号線を介す
るバス信号をトランシーバを介してラッチするバス信号
線ラッチ回路と、このバス信号線ラッチ回路にてラッチ
されたバス信号の排他的論理和をとる排他的論理和回路
とを有し、 前記第１系統および第２系統のバス信号線は同一のバス
信号が同一タイミングで並行して与えられる二重線とさ
れてい ることを特徴とする活線挿抜方式。 - 【請求項２】 請求項１において、第１〜第Ｎの被制御
パッケージにおけるトランシーバは、第１〜第Ｎの被制
御パッケージが第２系統のバス信号線に対して挿入接続
された後の所定のタイミングでその動作が開始され、第
１〜第Ｎの被制御パッケージが第２系統のバス信号線に
対して抜去切断される前の所定のタイミングでその動作
が停止されることを特徴とする活線挿抜方式。 - 【請求項３】 制御パッケージと第１〜第Ｎの被制御パ
ッケージとを接続する第１系統および第２系統のバス信
号線と、前記制御パッケージから前記第１〜第Ｎの被制
御パッケージのトランシーバに制御信号を送る制御信号
線と、前記第１〜第Ｎの被制御パッケージを前記第１系
統および第２系統のバス信号線ならびに前記制御信号線
に対して挿抜可能に接続する第１〜第Ｎのコネクタとを
備え、 前記第１〜第Ｎのコネクタは、前記第１〜第Ｎの被制御
パッケージの前記第１系統および第２系統のバス信号線
ならびに制御信号線に対する挿入接続に際し、 第１系統のバス信号線／第２系統のバス信号線／制御信
号線の順に接触する第１ピン／第２ピン／第３ピンを有
し、 前記制御パッケージおよび前記第１〜第Ｎの被制御パッ
ケージは、前記第１系統および第２系統のバス信号線を
介するバス信号をトランシーバを介してラッチするバス
信号線ラッチ回路と、このバス信号線ラッチ回路にてラ
ッチされたバス信号の排他的論理和をとる排他的論理和
回路とを有し、 前記第１系統および第２系統のバス信号線は同一のバス
信号が同一タイミングで並行して与えられる二重線とさ
れてい ることを特徴とする活線挿抜方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7035017A JP2701769B2 (ja) | 1995-02-23 | 1995-02-23 | 活線挿抜方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7035017A JP2701769B2 (ja) | 1995-02-23 | 1995-02-23 | 活線挿抜方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08234869A JPH08234869A (ja) | 1996-09-13 |
| JP2701769B2 true JP2701769B2 (ja) | 1998-01-21 |
Family
ID=12430310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7035017A Expired - Fee Related JP2701769B2 (ja) | 1995-02-23 | 1995-02-23 | 活線挿抜方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2701769B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3371760B2 (ja) * | 1997-06-19 | 2003-01-27 | 松下電器産業株式会社 | Ｐｃカード用コネクタ、ｐｃカード及びｐｃカード処理装置 |
| JP2008192063A (ja) * | 2007-02-07 | 2008-08-21 | Sii Network Systems Kk | 活線挿抜システム及び電子機器 |
-
1995
- 1995-02-23 JP JP7035017A patent/JP2701769B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08234869A (ja) | 1996-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210855A (en) | System for computer peripheral bus for allowing hot extraction on insertion without disrupting adjacent devices | |
| US20080228954A1 (en) | Computer, IO expansion device and method for recognizing connection of IO expansion device | |
| EP0402055A2 (en) | Method and apparatus for a rapid interconnection to a computer bus | |
| US6715019B1 (en) | Bus reset management by a primary controller card of multiple controller cards | |
| EP1311958B1 (en) | Method and apparatus for removing and installing a computer system bus agent without powering down the computer system | |
| JP2701769B2 (ja) | 活線挿抜方式 | |
| JP2000215113A (ja) | デ―タ転送プロトコルエラ―を検出するための回路構成およびその方法 | |
| US6801973B2 (en) | Hot swap circuit module | |
| JP3023397B2 (ja) | 活性挿抜時の同期制御方式 | |
| JP3157749B2 (ja) | 活線挿抜方式 | |
| JP2738374B2 (ja) | 活線挿抜方式 | |
| JP4615413B2 (ja) | 活線挿抜可能な電子機器システム | |
| JP3110125B2 (ja) | 活線挿抜制御方式 | |
| JPH08256191A (ja) | データ処理装置 | |
| JPH11305890A (ja) | 活線挿抜装置 | |
| JP4593135B2 (ja) | コンピュータシステムおよび周辺装置並びに周辺装置の試験方法 | |
| JPH06267614A (ja) | 活線挿抜装置 | |
| JP2697660B2 (ja) | 活線挿抜時のシステム動作保証回路 | |
| JPS5812036A (ja) | デ−タ転送システム | |
| JPH06309243A (ja) | 共通伝送線路上の信号汚損防止装置及び方法 | |
| JPH03292553A (ja) | バス制御方式 | |
| JPH0582209A (ja) | 複数ケーブル接続時のシステム誤動作防止方式 | |
| JPH02235126A (ja) | ユニット誤挿入防止システム | |
| JP2001005575A (ja) | 電子装置 | |
| JPH09244773A (ja) | 活線挿抜装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071003 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |