JP2738374B2 - 活線挿抜方式 - Google Patents
活線挿抜方式Info
- Publication number
- JP2738374B2 JP2738374B2 JP7345872A JP34587295A JP2738374B2 JP 2738374 B2 JP2738374 B2 JP 2738374B2 JP 7345872 A JP7345872 A JP 7345872A JP 34587295 A JP34587295 A JP 34587295A JP 2738374 B2 JP2738374 B2 JP 2738374B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- hot
- bus line
- package
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、装置の活線挿抜方
式に関し、特にバス線におけるパッケージの活線挿抜方
式に関する。
式に関し、特にバス線におけるパッケージの活線挿抜方
式に関する。
【０００２】
【従来の技術】パッケージの障害、パッケージの機能変
更、パッケージの増設等によるパッケージの挿抜は、装
置の動作を止めないで行われる場合がある。言い換えれ
ば、電源供給状態におけるパッケージの活線挿抜によっ
ても装置の動作を保証する必要がある。
更、パッケージの増設等によるパッケージの挿抜は、装
置の動作を止めないで行われる場合がある。言い換えれ
ば、電源供給状態におけるパッケージの活線挿抜によっ
ても装置の動作を保証する必要がある。
【０００３】パッケージの活線挿抜には、一般に次のよ
うな問題がある。一つは、活線挿抜パッケージのトラン
シーバが不安定動作し、誤信号を制御バス線に与えてし
まうことである。もう一つは、活線挿抜パッケージのコ
ネクタ容量、配線容量及びトランシーバ入出力容量によ
って発生するノイズが制御バス線に重畳し、動作状態に
あるパッケージが誤動作してしまうことである。
うな問題がある。一つは、活線挿抜パッケージのトラン
シーバが不安定動作し、誤信号を制御バス線に与えてし
まうことである。もう一つは、活線挿抜パッケージのコ
ネクタ容量、配線容量及びトランシーバ入出力容量によ
って発生するノイズが制御バス線に重畳し、動作状態に
あるパッケージが誤動作してしまうことである。
【０００４】この種の従来の活線挿抜方式としては、例
えば特開平４−２８４５２３号公報、特開平５−３７１
６９号公報等に記載されているような各種の方式が提案
されている。
えば特開平４−２８４５２３号公報、特開平５−３７１
６９号公報等に記載されているような各種の方式が提案
されている。
【０００５】図３（Ａ）は、第１の従来例に係る活線挿
抜方式を説明するための図である。
抜方式を説明するための図である。
【０００６】図３（Ａ）に示すように、第１の従来例に
係る活線挿抜方式では、パッケージの活線挿抜時、電源
２０１とアース２０２とをコネクタ２０５の長ピン２０
６に収容し、制御バス線２０３とバス制御線２０４とを
コネクタ２０５の短ピン２０７に収容している。制御バ
ス線２０３は、トランシーバ２０９を介して内部回路２
１０に接続されている。バス制御線２０４は、トランシ
ーバ制御回路２０８を介してトランシーバ２０９及び内
部回路１０に接続されている。
係る活線挿抜方式では、パッケージの活線挿抜時、電源
２０１とアース２０２とをコネクタ２０５の長ピン２０
６に収容し、制御バス線２０３とバス制御線２０４とを
コネクタ２０５の短ピン２０７に収容している。制御バ
ス線２０３は、トランシーバ２０９を介して内部回路２
１０に接続されている。バス制御線２０４は、トランシ
ーバ制御回路２０８を介してトランシーバ２０９及び内
部回路１０に接続されている。
【０００７】図３（Ｂ）は、第１の従来例に係る活線挿
抜方式のトランシーバの制御タイミングを示す図であ
る。
抜方式のトランシーバの制御タイミングを示す図であ
る。
【０００８】図３（Ｂ）に示すように、第１の従来例に
係る活線挿抜方式によれば、パッケージの活線挿抜時の
トランシーバの不安定動作を防止することができる。
係る活線挿抜方式によれば、パッケージの活線挿抜時の
トランシーバの不安定動作を防止することができる。
【０００９】図３（Ａ）及び（Ｂ）を参照すると、パッ
ケージの挿入によって制御バス線２０３と電源２０１と
がバックプレーンに接続されるときには、制御バス線２
０３の接続前にトランシーバ２０９の電源がコネクタ２
０５の長ピン２０６を介して供給される。そして、トラ
ンシーバ２０９及び内部回路２１０が安定した後、制御
バス線２０３及びバス制御線２０４が接続され、トラン
シーバ制御回路２０８によりトランシーバ２０９及び内
部回路２１０が起動される。これにより、トランシーバ
２０９の動作を停止状態にし、内部回路２１０が安定す
るまで誤信号が制御バス線２０３に重畳することを防止
している。
ケージの挿入によって制御バス線２０３と電源２０１と
がバックプレーンに接続されるときには、制御バス線２
０３の接続前にトランシーバ２０９の電源がコネクタ２
０５の長ピン２０６を介して供給される。そして、トラ
ンシーバ２０９及び内部回路２１０が安定した後、制御
バス線２０３及びバス制御線２０４が接続され、トラン
シーバ制御回路２０８によりトランシーバ２０９及び内
部回路２１０が起動される。これにより、トランシーバ
２０９の動作を停止状態にし、内部回路２１０が安定す
るまで誤信号が制御バス線２０３に重畳することを防止
している。
【００１０】一方、パッケージを抜去するときは、トラ
ンシーバ２０９の動作を停止状態にしてから、活線挿抜
パッケージの制御バス線２０３及び電源２０１をバック
プレーンから切断するため、誤信号が制御バス線２０３
に重畳してしまうことはない。
ンシーバ２０９の動作を停止状態にしてから、活線挿抜
パッケージの制御バス線２０３及び電源２０１をバック
プレーンから切断するため、誤信号が制御バス線２０３
に重畳してしまうことはない。
【００１１】図４（Ａ）は、第２の従来例に係る活線挿
抜方式を説明するための図である。
抜方式を説明するための図である。
【００１２】図４（Ａ）に示すように、第２の従来例に
係る活線挿抜方式では、パッケージの活線挿抜時、バス
制御線２０４の代わりに、保守者がスイッチ３０４を動
作させ、トランシーバ３０８の不安定動作を防止してい
る。
係る活線挿抜方式では、パッケージの活線挿抜時、バス
制御線２０４の代わりに、保守者がスイッチ３０４を動
作させ、トランシーバ３０８の不安定動作を防止してい
る。
【００１３】図４（Ｂ）は、第２の従来例に係る活線挿
抜方式のトランシーバの制御タイミングを示す図であ
る。
抜方式のトランシーバの制御タイミングを示す図であ
る。
【００１４】図４（Ａ）及び（Ｂ）を参照すると、パッ
ケージの挿入時は、トランシーバ３０８及び内部回路３
０９が安定した後、保守者がスイッチ３０４をＯＮして
トランシーバ３０８及び内部回路３０９を起動し、一
方、パッケージの抜去時は、保守者がスイッチ３０４を
ＯＦＦしてトランシーバ３０８の動作を停止状態にして
からパッケージを抜去するため、誤信号が制御バス線３
０３に重畳してしまうことはない。
ケージの挿入時は、トランシーバ３０８及び内部回路３
０９が安定した後、保守者がスイッチ３０４をＯＮして
トランシーバ３０８及び内部回路３０９を起動し、一
方、パッケージの抜去時は、保守者がスイッチ３０４を
ＯＦＦしてトランシーバ３０８の動作を停止状態にして
からパッケージを抜去するため、誤信号が制御バス線３
０３に重畳してしまうことはない。
【００１５】しかしながら、前記第１の従来例及び前記
第２の従来例に係る活線挿抜方式では、活線挿抜パッケ
ージのコネクタ容量、配線容量及びトランシーバ入出力
容量によって発生するノイズは抑えられない。
第２の従来例に係る活線挿抜方式では、活線挿抜パッケ
ージのコネクタ容量、配線容量及びトランシーバ入出力
容量によって発生するノイズは抑えられない。
【００１６】図６は、第３の従来例に係る活線挿抜方式
を説明するための図である。
を説明するための図である。
【００１７】図６に示すように、第３の従来例に係る活
線挿抜方式では、制御パッケージ４０１のＣＰＵ回路４
０２からの二系統の制御バス線（０）４０９及び制御バ
ス線（１）４１０がコネクタ４０３を介してバックプレ
ーン４０８に接続される。
線挿抜方式では、制御パッケージ４０１のＣＰＵ回路４
０２からの二系統の制御バス線（０）４０９及び制御バ
ス線（１）４１０がコネクタ４０３を介してバックプレ
ーン４０８に接続される。
【００１８】制御バス線（０）４０９及び制御バス線
（１）４１０は、被制御パッケージ（１）４０６ないし
被制御パッケージ（ｎ）４０７のコネクタ４０３を介し
てトランシーバ４１２に接続される。
（１）４１０は、被制御パッケージ（１）４０６ないし
被制御パッケージ（ｎ）４０７のコネクタ４０３を介し
てトランシーバ４１２に接続される。
【００１９】トランシーバ４１２の出力は、制御バス線
ラッチ回路４１５を介して内部回路４１６及び排他的論
理和回路４１３に接続される。
ラッチ回路４１５を介して内部回路４１６及び排他的論
理和回路４１３に接続される。
【００２０】また、ＣＰＵ回路４０２からのトランシー
バ制御線４１１は、バックプレーン４０８、コネクタ４
０３及びスイッチ４１７を介してトランシーバ４１２の
制御端子に接続される。
バ制御線４１１は、バックプレーン４０８、コネクタ４
０３及びスイッチ４１７を介してトランシーバ４１２の
制御端子に接続される。
【００２１】図７は、第３の従来例に係る活線挿抜方式
のエラー検出タイミングを示す図である。
のエラー検出タイミングを示す図である。
【００２２】図６及び図７を参照すると、１枚の被制御
パッケージを動作中の装置に挿入する場合には、まず、
挿入パッケージのコネクタ４０３の長ピン４０４が接触
する。長ピン４０４が接触するバックプレーン４０８の
制御バス線（０）４０９には、挿入パッケージのコネク
タ４０３の長ピン４０４のチャタリングによりノイズが
重畳される。このノイズは、装置内の各パッケージに伝
達され、クロック４１４の打ち抜きタイミングと一致す
ると、誤バス信号として動作中の各パッケージの内部回
路４１６に取り込まれる。
パッケージを動作中の装置に挿入する場合には、まず、
挿入パッケージのコネクタ４０３の長ピン４０４が接触
する。長ピン４０４が接触するバックプレーン４０８の
制御バス線（０）４０９には、挿入パッケージのコネク
タ４０３の長ピン４０４のチャタリングによりノイズが
重畳される。このノイズは、装置内の各パッケージに伝
達され、クロック４１４の打ち抜きタイミングと一致す
ると、誤バス信号として動作中の各パッケージの内部回
路４１６に取り込まれる。
【００２３】このとき、挿入パッケージのコネクタ４０
３の短ピン４０５はまだ接触していないため、バックプ
レーン４０８の制御バス線（１）４１０にはノイズが重
畳されておらず、制御バス線（０）４０９と制御バス線
（１）４１０とのバス信号が異なることになる。
３の短ピン４０５はまだ接触していないため、バックプ
レーン４０８の制御バス線（１）４１０にはノイズが重
畳されておらず、制御バス線（０）４０９と制御バス線
（１）４１０とのバス信号が異なることになる。
【００２４】制御バス線ラッチ回路４１５の出力は、排
他的論理和回路４１３に接続されており、制御バス線
（０）４０９と制御バス線（１）４１０の信号が異なっ
ているため、排他的論理和回路４１３の出力は確実にエ
ラーを検出する。エラー検出後は、内部回路４１６でエ
ラー処理を行うことができる。このようにして、パッケ
ージの活線挿抜時に、活線挿抜パッケージのコネクタ容
量、配線容量及びトランシーバ入出力容量によって発生
するノイズをエラーとして検出している。
他的論理和回路４１３に接続されており、制御バス線
（０）４０９と制御バス線（１）４１０の信号が異なっ
ているため、排他的論理和回路４１３の出力は確実にエ
ラーを検出する。エラー検出後は、内部回路４１６でエ
ラー処理を行うことができる。このようにして、パッケ
ージの活線挿抜時に、活線挿抜パッケージのコネクタ容
量、配線容量及びトランシーバ入出力容量によって発生
するノイズをエラーとして検出している。
【００２５】
【発明が解決しようとする課題】しかしながら、前述し
た各従来例に係る活線挿抜方式には、次のような問題点
がある。
た各従来例に係る活線挿抜方式には、次のような問題点
がある。
【００２６】第１の問題点は、前記第１の従来例及び前
記第２の従来例に係る活線挿抜方式では、パッケージの
活線挿抜時、活線挿抜パッケージのコネクタ容量、配線
容量及びトランシーバ入出力容量によって発生するノイ
ズが制御バス線に重畳してしまうため、バスを高速化し
た場合に殆ど誤動作を発生してしまうことである。
記第２の従来例に係る活線挿抜方式では、パッケージの
活線挿抜時、活線挿抜パッケージのコネクタ容量、配線
容量及びトランシーバ入出力容量によって発生するノイ
ズが制御バス線に重畳してしまうため、バスを高速化し
た場合に殆ど誤動作を発生してしまうことである。
【００２７】図５は、第１の従来例及び第２の従来例に
係る活線挿抜方式のバスへの影響を示す図である。
係る活線挿抜方式のバスへの影響を示す図である。
【００２８】図５に示すように、活線挿抜によるノイズ
が発生するタイミングにおいて他の動作中のパッケージ
がデータの送受信を行っていると、誤ったデータを取り
込んでしまう。バス信号速度が高速になれば、バス信号
の時間幅が狭くなりノイズ幅に近くなるため、バス信号
とノイズとの区別がつかなくなるような速度までバスを
高速化すると、活線挿抜時には殆ど誤動作を発生してし
まうことになる。
が発生するタイミングにおいて他の動作中のパッケージ
がデータの送受信を行っていると、誤ったデータを取り
込んでしまう。バス信号速度が高速になれば、バス信号
の時間幅が狭くなりノイズ幅に近くなるため、バス信号
とノイズとの区別がつかなくなるような速度までバスを
高速化すると、活線挿抜時には殆ど誤動作を発生してし
まうことになる。
【００２９】第２の問題点は、前記第３の従来例に係る
活線挿抜方式では、エラーを検出することにより誤動作
を防止することはできるが、エラー検出回路及びエラー
処理のための回路が複雑かつ高価となり、またエラー処
理のために通常の処理を一時中断してバスを開放しなけ
ればならないことである。
活線挿抜方式では、エラーを検出することにより誤動作
を防止することはできるが、エラー検出回路及びエラー
処理のための回路が複雑かつ高価となり、またエラー処
理のために通常の処理を一時中断してバスを開放しなけ
ればならないことである。
【００３０】すなわち、パッケージの増設等によるパッ
ケージの活線挿抜回数及び活線挿抜時間が装置の動作寿
命から比べると僅かな時間であるにも拘わらず、この僅
かな時間における装置の動作を保証するために、複雑か
つ高価な回路を構成し、処理を一時中断しなければなら
ない。
ケージの活線挿抜回数及び活線挿抜時間が装置の動作寿
命から比べると僅かな時間であるにも拘わらず、この僅
かな時間における装置の動作を保証するために、複雑か
つ高価な回路を構成し、処理を一時中断しなければなら
ない。
【００３１】従って、本発明は前記問題点に鑑みてなさ
れたものであり、パッケージの活線挿抜時においても装
置の動作保証を保ち、処理の中断のない安価な活線挿抜
方式を提供することを目的とする。
れたものであり、パッケージの活線挿抜時においても装
置の動作保証を保ち、処理の中断のない安価な活線挿抜
方式を提供することを目的とする。
【００３２】なお、本発明の活線挿抜方式によれば、後
述するように、回路ないし装置の構成が簡易化されて装
置の特性及び性能が向上すると共に、信頼性及び保守性
も向上する。
述するように、回路ないし装置の構成が簡易化されて装
置の特性及び性能が向上すると共に、信頼性及び保守性
も向上する。
【００３３】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、複数系統の制御パッケージと複数系統の
被制御パッケージとを接続する複数系統の制御バス線
と、前記複数系統の制御パッケージと前記複数系統の被
制御パッケージとを共通に接続する活線挿抜バス線と、
前記複数系統の制御バス線と前記活線挿抜バス線とから
所定のバス線を選択するためのバス選択制御線と、互い
に長さの異なる長ピン、中ピン及び短ピンの３種類の端
子を少なくとも有し、前記被制御パッケージをバックプ
レーンに接続するためのコネクタと、を含み、前記活線
挿抜バス線を前記被制御パッケージの前記コネクタの前
記長ピンに収容し、前記バス選択制御線を前記中ピンに
収容し、前記制御バス線を前記短ピンに収容するように
したことを特徴とする活線挿抜方式を提供する。
め、本発明は、複数系統の制御パッケージと複数系統の
被制御パッケージとを接続する複数系統の制御バス線
と、前記複数系統の制御パッケージと前記複数系統の被
制御パッケージとを共通に接続する活線挿抜バス線と、
前記複数系統の制御バス線と前記活線挿抜バス線とから
所定のバス線を選択するためのバス選択制御線と、互い
に長さの異なる長ピン、中ピン及び短ピンの３種類の端
子を少なくとも有し、前記被制御パッケージをバックプ
レーンに接続するためのコネクタと、を含み、前記活線
挿抜バス線を前記被制御パッケージの前記コネクタの前
記長ピンに収容し、前記バス選択制御線を前記中ピンに
収容し、前記制御バス線を前記短ピンに収容するように
したことを特徴とする活線挿抜方式を提供する。
【００３４】本発明の活線挿抜方式は、好ましくは、前
記バス選択制御線に対してバス線の選択信号を送出する
ためのバス選択制御用スイッチを含むようにするとよ
い。
記バス選択制御線に対してバス線の選択信号を送出する
ためのバス選択制御用スイッチを含むようにするとよ
い。
【００３５】また、本発明は、複数系統の制御パッケー
ジ及び被制御パッケージの複数系統の制御バス線とは別
に前記複数系統の制御パッケージ及び被制御パッケージ
を全て共通に接続する活線挿抜バス線を設け、互いに長
さの異なる長ピン、中ピン及び短ピンの３種類の端子を
少なくとも有するコネクタを介して被制御パッケージを
挿抜し、前記活線挿抜バス線と前記制御バス線とを前記
コネクタの前記長ピンと前記短ピンとにそれぞれ収容す
ると共に、前記制御バス線と前記活線挿抜バス線とから
所定のバス線を選択するためのバス選択制御線を前記中
ピンに収容し、前記被制御パッケージの挿抜時に、前記
制御バス線と前記活線挿抜バス線とを切り替えるように
したことを特徴とする活線挿抜方式を提供する。
ジ及び被制御パッケージの複数系統の制御バス線とは別
に前記複数系統の制御パッケージ及び被制御パッケージ
を全て共通に接続する活線挿抜バス線を設け、互いに長
さの異なる長ピン、中ピン及び短ピンの３種類の端子を
少なくとも有するコネクタを介して被制御パッケージを
挿抜し、前記活線挿抜バス線と前記制御バス線とを前記
コネクタの前記長ピンと前記短ピンとにそれぞれ収容す
ると共に、前記制御バス線と前記活線挿抜バス線とから
所定のバス線を選択するためのバス選択制御線を前記中
ピンに収容し、前記被制御パッケージの挿抜時に、前記
制御バス線と前記活線挿抜バス線とを切り替えるように
したことを特徴とする活線挿抜方式を提供する。
【００３６】本発明の活線挿抜方式によれば、パッケー
ジの活線挿抜時、制御バス線と活線挿抜バス線への接続
時間をずらす。また、バス選択制御用スイッチを活線挿
抜時のみＯＮさせ、定常動作時にはＯＦＦさせることに
より、パッケージの挿入時と抜去時のみバス切り替え信
号を発生させる。バス選択制御用スイッチの動作は、保
守者が操作するか、活線挿抜時にパッケージイジェクタ
と連動させることにより実現することができる。
ジの活線挿抜時、制御バス線と活線挿抜バス線への接続
時間をずらす。また、バス選択制御用スイッチを活線挿
抜時のみＯＮさせ、定常動作時にはＯＦＦさせることに
より、パッケージの挿入時と抜去時のみバス切り替え信
号を発生させる。バス選択制御用スイッチの動作は、保
守者が操作するか、活線挿抜時にパッケージイジェクタ
と連動させることにより実現することができる。
【００３７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００３８】図１は、本発明の一実施形態に係る活線挿
抜方式を説明するための図である。
抜方式を説明するための図である。
【００３９】図１を参照すると、本実施形態に係る活線
挿抜方式では、制御パッケージ０系１０１のＣＰＵ回路
１０３からの０系の制御バス線１０６、活線挿抜バス線
１０８及びバス選択制御線１１９が、コネクタ１０５を
介してバックプレーン１０９に接続されている。同様
に、制御パッケージ１系１０２のＣＰＵ回路１０３から
の１系の制御バス線１０７、活線挿抜バス線１０８及び
バス選択制御線１１９が、コネクタ１０５を介してバッ
クプレーン１０９に接続されている。
挿抜方式では、制御パッケージ０系１０１のＣＰＵ回路
１０３からの０系の制御バス線１０６、活線挿抜バス線
１０８及びバス選択制御線１１９が、コネクタ１０５を
介してバックプレーン１０９に接続されている。同様
に、制御パッケージ１系１０２のＣＰＵ回路１０３から
の１系の制御バス線１０７、活線挿抜バス線１０８及び
バス選択制御線１１９が、コネクタ１０５を介してバッ
クプレーン１０９に接続されている。
【００４０】活線挿抜バス線１０８は、被制御パッケー
ジ（１）１１０ないし被制御パッケージ（ｎ）１１８の
コネクタ１１１の長ピン１１２を介してトランシーバ１
１５に接続される。
ジ（１）１１０ないし被制御パッケージ（ｎ）１１８の
コネクタ１１１の長ピン１１２を介してトランシーバ１
１５に接続される。
【００４１】制御バス線０系１０６及び制御バス線１系
１０７は、被制御パッケージ（１）１１０ないし被制御
パッケージ（ｎ）１１８のコネクタ１１１の短ピン１１
４を介してトランシーバ１１５に接続される。
１０７は、被制御パッケージ（１）１１０ないし被制御
パッケージ（ｎ）１１８のコネクタ１１１の短ピン１１
４を介してトランシーバ１１５に接続される。
【００４２】バス選択制御線１１９は、被制御パッケー
ジ（１）１１０ないし被制御パッケージ（ｎ）１１８の
コネクタ１１１の中ピン１１３を介してスイッチ１１６
に接続される。
ジ（１）１１０ないし被制御パッケージ（ｎ）１１８の
コネクタ１１１の中ピン１１３を介してスイッチ１１６
に接続される。
【００４３】トランシーバ１１５の出力は、被制御パッ
ケージ（１）１１０ないし被制御パッケージ（ｎ）１１
８の内部回路１１７に接続されている。
ケージ（１）１１０ないし被制御パッケージ（ｎ）１１
８の内部回路１１７に接続されている。
【００４４】図２は、本発明の一実施形態に係る活線挿
抜方式のバスの切り替えタイミングを示す図である。
抜方式のバスの切り替えタイミングを示す図である。
【００４５】以下、図１及び図２を参照して、本実施形
態に係る活線挿抜方式の動作を説明する。
態に係る活線挿抜方式の動作を説明する。
【００４６】１枚の被制御パッケージを動作中の装置に
挿入する場合には、まず、長ピン１１２に収容されてい
る活線挿抜バス線１０８が最初に接続される。このと
き、活線挿抜バス線１０８にノイズが発生するが、この
時点では冗長構成のある制御バス線０／１系１０６、１
０７の方が動作しており問題はない。
挿入する場合には、まず、長ピン１１２に収容されてい
る活線挿抜バス線１０８が最初に接続される。このと
き、活線挿抜バス線１０８にノイズが発生するが、この
時点では冗長構成のある制御バス線０／１系１０６、１
０７の方が動作しており問題はない。
【００４７】続いて、中ピン１１３に収容されているバ
ス選択制御線１１９が接続されるとき、スイッチ１１６
がＯＮしているため、制御パッケージ０／１系１０１、
１０２は、バス選択制御線１１９を通して、活線挿抜バ
ス線１０８の接続が完了し活線挿抜バス線１０８は既に
安定したこと（そして、引き続いて制御バス線０／１系
１０６、１０７が接続され、制御バス線０／１系１０
６、１０７にノイズが発生すること）を知り、制御バス
線０／１系１０６、１０７から活線挿抜バス線１０８に
動作を切り替える。
ス選択制御線１１９が接続されるとき、スイッチ１１６
がＯＮしているため、制御パッケージ０／１系１０１、
１０２は、バス選択制御線１１９を通して、活線挿抜バ
ス線１０８の接続が完了し活線挿抜バス線１０８は既に
安定したこと（そして、引き続いて制御バス線０／１系
１０６、１０７が接続され、制御バス線０／１系１０
６、１０７にノイズが発生すること）を知り、制御バス
線０／１系１０６、１０７から活線挿抜バス線１０８に
動作を切り替える。
【００４８】さらに被制御パッケージを挿入していく
と、短ピン１１４に収容されている制御バス線０／１系
１０６、１０７が接続され、制御バス線０／１系１０
６、１０７にノイズが発生するが、この時点では活線挿
抜バス線１０８の方が動作しており問題はない。
と、短ピン１１４に収容されている制御バス線０／１系
１０６、１０７が接続され、制御バス線０／１系１０
６、１０７にノイズが発生するが、この時点では活線挿
抜バス線１０８の方が動作しており問題はない。
【００４９】このようにして、完全に被制御パッケージ
が挿入されると、被制御パッケージのスイッチ１１６が
ＯＦＦとなり、制御パッケージ０／１系１０１、１０２
はバス選択制御線１１９を通して、制御バス線０／１系
１０６、１０７の接続が完了し制御バス線０／１系１０
６、１０７は既に安定したことを知り、活線挿抜バス線
１０８から冗長構成のある制御バス線０／１系１０６、
１０７に動作を切り替えることができる。
が挿入されると、被制御パッケージのスイッチ１１６が
ＯＦＦとなり、制御パッケージ０／１系１０１、１０２
はバス選択制御線１１９を通して、制御バス線０／１系
１０６、１０７の接続が完了し制御バス線０／１系１０
６、１０７は既に安定したことを知り、活線挿抜バス線
１０８から冗長構成のある制御バス線０／１系１０６、
１０７に動作を切り替えることができる。
【００５０】一方、被制御パッケージを抜去する場合に
は、挿入時とは逆に、被制御パッケージのスイッチ１１
６が最初にＯＮとなり、制御パッケージ０／１系１０
１、１０２はバス選択制御線１１９を通して、短ピン１
１４に収容されている制御バス線０／１系１０６、１０
７が切断状態に入ることを知り、制御バス線０／１系１
０６、１０７から活線挿抜バス線に動作を切り替える。
は、挿入時とは逆に、被制御パッケージのスイッチ１１
６が最初にＯＮとなり、制御パッケージ０／１系１０
１、１０２はバス選択制御線１１９を通して、短ピン１
１４に収容されている制御バス線０／１系１０６、１０
７が切断状態に入ることを知り、制御バス線０／１系１
０６、１０７から活線挿抜バス線に動作を切り替える。
【００５１】続いて、制御バス線０／１系１０６、１０
７が切断され、制御バス線０／１系１０６、１０７にノ
イズが発生するが、この時点では活線挿抜バス線１０８
の方が動作しており問題はない。
７が切断され、制御バス線０／１系１０６、１０７にノ
イズが発生するが、この時点では活線挿抜バス線１０８
の方が動作しており問題はない。
【００５２】さらに、中ピン１１３に収容されているバ
ス選択制御線１１９が切断されると、制御パッケージ０
／１系１０１、１０２はバス選択制御線１１９を通し
て、制御バス線０／１系１０６、１０７の切断が完了し
制御バス線０／１系１０６、１０７は既に安定したこと
（そして、引き続いて活線挿抜バス線が接続され、活線
挿抜バス線にノイズが発生すること）を知り、活線挿抜
バス線１０８から冗長構成のある制御バス線０／１系１
０６、１０７に動作を切り替えることができる。
ス選択制御線１１９が切断されると、制御パッケージ０
／１系１０１、１０２はバス選択制御線１１９を通し
て、制御バス線０／１系１０６、１０７の切断が完了し
制御バス線０／１系１０６、１０７は既に安定したこと
（そして、引き続いて活線挿抜バス線が接続され、活線
挿抜バス線にノイズが発生すること）を知り、活線挿抜
バス線１０８から冗長構成のある制御バス線０／１系１
０６、１０７に動作を切り替えることができる。
【００５３】以上、本発明の一実施形態について説明し
てきたが、本発明はこのような実施の形態に限定される
ことなく、本発明の原理に準ずる各種の実施の形態を含
む。
てきたが、本発明はこのような実施の形態に限定される
ことなく、本発明の原理に準ずる各種の実施の形態を含
む。
【００５４】
【発明の効果】以上説明したように、本発明の活線挿抜
方式によれば、活線挿抜専用の共通バスとして活線挿抜
バス線を設け、コネクタのピンシーケンス差による時間
差を利用し、パッケージの活線挿抜時、ノイズが通常の
制御バス線に重畳する時点で一時的にノイズのない活線
挿抜バス線を選択し、常にノイズのないバス線を使用で
きるようにするため、バスが高速な場合であっても、エ
ラー検出回路等の複雑かつ高価な回路を用いることな
く、装置の動作保証を保ち、通常処理の中断を防止する
ことができる。
方式によれば、活線挿抜専用の共通バスとして活線挿抜
バス線を設け、コネクタのピンシーケンス差による時間
差を利用し、パッケージの活線挿抜時、ノイズが通常の
制御バス線に重畳する時点で一時的にノイズのない活線
挿抜バス線を選択し、常にノイズのないバス線を使用で
きるようにするため、バスが高速な場合であっても、エ
ラー検出回路等の複雑かつ高価な回路を用いることな
く、装置の動作保証を保ち、通常処理の中断を防止する
ことができる。
【図１】本発明の一実施形態に係る活線挿抜方式を説明
するための図である。
するための図である。
【図２】本発明の一実施形態に係る活線挿抜方式のバス
の切り替えタイミングを示す図である。
の切り替えタイミングを示す図である。
【図３】（Ａ）は第１の従来例に係る活線挿抜方式を説
明するための図である。（Ｂ）は第１の従来例に係る活
線挿抜方式のトランシーバの制御タイミングを示す図で
ある。
明するための図である。（Ｂ）は第１の従来例に係る活
線挿抜方式のトランシーバの制御タイミングを示す図で
ある。
【図４】（Ａ）は第２の従来例に係る活線挿抜方式を説
明するための図である。（Ｂ）は第２の従来例に係る活
線挿抜方式のトランシーバの制御タイミングを示す図で
ある。
明するための図である。（Ｂ）は第２の従来例に係る活
線挿抜方式のトランシーバの制御タイミングを示す図で
ある。
【図５】第１の従来例及び第２の従来例に係る活線挿抜
方式のバスへの影響を示す図である。
方式のバスへの影響を示す図である。
【図６】第３の従来例に係る活線挿抜方式を説明するた
めの図である。
めの図である。
【図７】第３の従来例に係る活線挿抜方式のエラー検出
タイミングを示す図である。
タイミングを示す図である。
１０１ 制御パッケージ（ＰＫＧ）０系 １０２ 制御パッケージ（ＰＫＧ）１系 １０３ ＣＰＵ回路 １０４ トランシーバ １０５ コネクタ １０６ 制御バス線０系 １０７ 制御バス線１系 １０８ 活線挿抜バス線 １０９ バックプレーン １１０ 被制御パッケージ（ＰＫＧ）１ １１１ コネクタ １１２ 長ピン １１３ 中ピン １１４ 短ピン １１５ トランシーバ １１６ スイッチ １１７ 内部回路 １１８ 被制御パッケージ（ＰＫＧ）ｎ １１９ バス選択制御線 ２０１ 電源 ２０２ アース ２０３ 制御バス線 ２０４ バス制御線（バス制御信号） ２０５ コネクタ ２０６ 長ピン ２０７ 短ピン ２０８ トランシーバ制御回路 ２０９ トランシーバ ２１０ 内部回路 ３０１ 電源 ３０２ アース ３０３ 制御バス線 ３０４ スイッチ ３０５ コネクタ ３０６ 長ピン ３０７ 短ピン ３０８ トランシーバ ３０９ 内部回路 ４０１ 制御パッケージ（ＰＫＧ） ４０２ ＣＰＵ回路 ４０３ コネクタ ４０４ 長ピン ４０５ 短ピン ４０６ 被制御パッケージ（ＰＫＧ）１ ４０７ 被制御パッケージ（ＰＫＧ）ｎ ４０８ バックプレーン ４０９ 制御バス線０ ４１０ 制御バス線１ ４１１ トランシーバ制御線 ４１２ トランシーバ ４１３ 排他的論理和回路 ４１４ クロック ４１５ 制御バス線ラッチ回路 ４１６ 内部回路 ４１７ スイッチ
Claims (3)
- 【請求項１】複数系統の制御パッケージと複数系統の被
制御パッケージとを接続する複数系統の制御バス線と、 前記複数系統の制御パッケージと前記複数系統の被制御
パッケージとを共通に接続する活線挿抜バス線と、 前記複数系統の制御バス線と前記活線挿抜バス線とから
所定のバス線を選択するためのバス選択制御線と、 互いに長さの異なる長ピン、中ピン及び短ピンの３種類
の端子を少なくとも有し、前記被制御パッケージをバッ
クプレーンに接続するためのコネクタと、 を含み、 前記活線挿抜バス線を前記被制御パッケージの前記コネ
クタの前記長ピンに収容し、前記バス選択制御線を前記
中ピンに収容し、前記制御バス線を前記短ピンに収容す
るようにしたことを特徴とする活線挿抜方式。 - 【請求項２】前記バス選択制御線に対してバス線の選択
信号を送出するためのバス選択制御用スイッチを含むこ
とを特徴とする請求項１記載の活線挿抜方式。 - 【請求項３】複数系統の制御パッケージ及び被制御パッ
ケージの複数系統の制御バス線とは別に前記複数系統の
制御パッケージ及び被制御パッケージを全て共通に接続
する活線挿抜バス線を設け、 互いに長さの異なる長ピン、中ピン及び短ピンの３種類
の端子を少なくとも有するコネクタを介して被制御パッ
ケージを挿抜し、 前記活線挿抜バス線と前記制御バス線とを前記コネクタ
の前記長ピンと前記短ピンとにそれぞれ収容すると共
に、前記制御バス線と前記活線挿抜バス線とから所定の
バス線を選択するためのバス選択制御線を前記中ピンに
収容し、 前記被制御パッケージの挿抜時に、前記制御バス線と前
記活線挿抜バス線とを切り替えるようにしたことを特徴
とする活線挿抜方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7345872A JP2738374B2 (ja) | 1995-12-08 | 1995-12-08 | 活線挿抜方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7345872A JP2738374B2 (ja) | 1995-12-08 | 1995-12-08 | 活線挿抜方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09160675A JPH09160675A (ja) | 1997-06-20 |
| JP2738374B2 true JP2738374B2 (ja) | 1998-04-08 |
Family
ID=18379569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7345872A Expired - Fee Related JP2738374B2 (ja) | 1995-12-08 | 1995-12-08 | 活線挿抜方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2738374B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9939863B2 (en) | 2014-10-17 | 2018-04-10 | Toshiba Memory Corporation | Power control system and storage system |
-
1995
- 1995-12-08 JP JP7345872A patent/JP2738374B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9939863B2 (en) | 2014-10-17 | 2018-04-10 | Toshiba Memory Corporation | Power control system and storage system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09160675A (ja) | 1997-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3579856B2 (ja) | 半導体集積回路システム | |
| US6625761B1 (en) | Fault tolerant USB method and apparatus | |
| EP0254456A2 (en) | Apparatus for controlled removal and insertion of circuit modules | |
| US6438639B1 (en) | Computer system bus network providing concurrent communication and connection transition of peripheral devices | |
| US6715019B1 (en) | Bus reset management by a primary controller card of multiple controller cards | |
| JP3874171B2 (ja) | 二重化通信モジュール装置 | |
| EP1311958B1 (en) | Method and apparatus for removing and installing a computer system bus agent without powering down the computer system | |
| US6393509B2 (en) | Input/output device for connection and disconnection of active lines | |
| JP2738374B2 (ja) | 活線挿抜方式 | |
| US6728811B2 (en) | Input/output device for connection and disconnection of active lines | |
| US5463663A (en) | Controlling synchronization in a system having a plurality of units when a unit is disconnected from or connected to the system that is active | |
| JPH08125361A (ja) | 活性挿抜可能なプリント基板 | |
| JP2701769B2 (ja) | 活線挿抜方式 | |
| JP3161530B2 (ja) | 接続ケーブルの非接続に起因する制御システムの誤動作防止方式および方法 | |
| JP3157749B2 (ja) | 活線挿抜方式 | |
| WO2022157990A1 (ja) | ネットワーク機器、及びネットワークシステム | |
| JPH08256191A (ja) | データ処理装置 | |
| JP3110125B2 (ja) | 活線挿抜制御方式 | |
| JP2978622B2 (ja) | 無停止型コンピュータ | |
| JP3298989B2 (ja) | 障害検出・自動組込み装置 | |
| JP4593135B2 (ja) | コンピュータシステムおよび周辺装置並びに周辺装置の試験方法 | |
| JPH07253834A (ja) | モジュール挿抜制御装置 | |
| JPH087648B2 (ja) | プリント板一致検出方式 | |
| JP3180795B2 (ja) | Ｓｃｓｉケーブル | |
| JPH06267614A (ja) | 活線挿抜装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971216 |
|
| LAPS | Cancellation because of no payment of annual fees |