JP2001005575A - 電子装置 - Google Patents

Abstract

(57)【要約】 【課題】 パッケージの活線挿抜によっても誤動作を生
じないようにする 【解決手段】 被制御パッケージから制御要求信号ａが
入力されると、この制御要求ａは論理和回路１１にて構
成されるｏｒ回路３を経た後に、微分回路４の初段ＦＦ
１２にてリタイミングされる。ＦＦ１２の出力波形は、
さらに次段ＦＦ１３にて再度リタイミングされる。ＦＦ
１２の出力信号とＦＦ１３の出力信号との論理和１４が
とられ、微分回路４から１クロック幅のパルス信号が出
力される。このパルス信号はＡＣＴ信号送出遅延回路５
に入力され、ＡＣＴ信号ｃを送出するタイミングを決め
ているカウンタ１５をリセットする。カウンタ１５はリ
セット後、一定時間経過した後カウンタ１５の出力信号
を出力する。カウンタ１５の出力信号はＦＦ１６にてリ
タイミング後、ＡＣＴ信号生成回路６に入力され、最終
的にＡＣＴ信号ｃとなって制御側パッケージ１から出力
される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子装置に関し、特
にバックボード上に挿入実装された制御側パッケージと
被制御側パッケージとを含んで構成され、制御側パッケ
ージが被制御側パッケージからの制御要求に応答して被
制御側パッケージへの制御信号とこの制御信号を受信す
るタイミングを示す受信タイミング信号とを生成するよ
うにした大規模な伝送通信装置における活線挿抜方式に
関するものである。

【０００２】

【従来の技術】このような多数の（回路）パッケージに
て構成される装置におけるパッケージの挿抜は、従来は
一般的には装置の主電源をオフにしてから行っていた
が、近年、装置自体の主電源が入ったままの状態にて、
装置構成要素であるパッケージの挿抜をすることが要求
されている。なお、このパッケージの挿抜方法を活線挿
抜と呼ぶ。特に対策を行わずに活線挿抜を行うと、一般
的には誤動作を発生したり、極端な場合はパッケージあ
るいは電源部を破壊することにもなる。

【０００３】この要請に応えるために、例えば特開平５
−３４１８８９号公報には、誤動作することなく、装置
主電源をオフにせずにパッケージの挿抜を行う手法が提
案されている。図１７に示すように、この従来の活線挿
抜方法を適用した機器５１は、メモリーカード５０の挿
入あるいは拔去を行うことを機器５１のＣＰＵ６３に、
知らせるための挿入準備信号を制御する挿入準備スイッ
チ回路５７を有する。

【０００４】また、機器５１のＡＣ入力電源がオフされ
たことを検知して、機器電源オン信号６５を出力する機
器電源監視回路６４、メモリーカード５０が挿入されて
いるか、あるいは抜かれているかを検知して、挿抜検知
信号６８を出力する挿抜検知回路５２を有する。さら
に、挿入準備信号６２と機器電源オン信号６５とから生
成される動作レディ信号６６と、挿抜検知信号６８に基
づいて、動作電圧スイッチング回路７４への入力電圧の
立ち上り、及び立ち下りをなまらせることによって、ス
イッチングトランジスタ７７を徐々に、オンあるいはオ
フさせる動作電圧スイッチング制御回路６９を有する。

【０００５】さらにまた、動作レディ信号６６と動作電
源レディ信号４２とに基づいて、メモリーカード５０の
各種信号の出力バッファ４８と、入出力バッファ４９の
ゲート制御信号４６を制御するゲート制御用ＯＲ（論理
和）回路４５とを有して構成される。メモリーカード５
０の挿抜を、挿入準備スイッチ５８のオン／オフによっ
てＣＰＵ６３に知らせ、ＣＰＵ６３からの制御によって
メモリーカード５０の電源をゆっくり立ち上げ、電源が
完全に立ち上がったことを検出した後、メモリーカード
５０への読み書きを開始する制御を行うようにしたもの
である。

【０００６】

【発明が解決しようとする課題】図１７に示す特開平５
−３４１８８９号公報記載の提案にては、制御側パッケ
ージ（例えば、ＣＰＵが実装されるパッケージ）から被
制御側パッケージ（例えばメモリーカード）へ電源を供
給する。また、被制御側パッケージの挿抜を挿抜スイッ
チのオン／オフによって制御側パッケージに知らせ、そ
の情報を基に制御側パッケージから被制御側パッケージ
の電源供給と制御信号の送信タイミングとを制御すると
いう動作となる。

【０００７】その結果、制御側パッケージと被制御側パ
ッケージとにそれぞれオンボード電源を、実装したパッ
ケージ個別に電源を有する様なシステムには適用できな
いという問題がある。さらに、被制御側パッケージの挿
抜を挿入準備スイッチ回路のスイッチのオン／オフに
て、制御側パッケージに知らせるシステムとなっている
ため、被制御側パッケージの挿抜に当ってスイッチを操
作する必要があるという問題もある。

【０００８】本発明の目的は、活線挿抜によっても誤動
作を生じない電子装置を提供することである。すなわ
ち、機能分割された数枚のパッケージがバックボードを
介して接続されるような構成を有する大規模な伝送通信
装置において、パラレル信号によってパッケージ間の状
態制御を行う制御方法を取る時に、パッケージの活線挿
抜によって誤動作することがないような対策を提供する
ことである。

【０００９】

【課題を解決するための手段】本発明による電子装置
は、バックボード上に挿入実装された制御側パッケージ
と被制御側パッケージとを含んで構成され、前記制御側
パッケージが前記被制御側パッケージからの制御要求に
応答して前記被制御側パッケージへの制御信号とこの制
御信号を受信するタイミングを示す受信タイミング信号
とを生成するようにした電子装置であって、前記制御側
パッケージにおいて、前記制御要求の受信に応答して所
定時間経過後に前記受信タイミング信号を生成する受信
タイミング信号生成手段を設けたことを特徴とする。

【００１０】さらに、前記被制御側パッケージに、前記
受信タイミング信号の受信した後、再度一定時間後にこ
の受信タイミング信号の確認をなす受信手段を設けたこ
とを特徴とする。

【００１１】そして、前記受信手段は、前記受信タイミ
ング信号のレベルを前記一定時間を挟む前後において確
認する様にしたことを特徴とし、また前記受信タイミン
グ信号のレベルが前記一定時間を挟む前後において同一
の場合に、前記制御信号をラッチするようにしたことを
特徴とする。

【００１２】本発明の作用は次の通りである。制御側パ
ッケージにおけるＡＣＴ信号（被制御パッケージに対す
る制御信号である、例えばＯＮ ＬＩＮＥ信号等を受信
するタイミングを示す信号）を生成する回路部分に、被
制御パッケージからの制御要求（信号）受信から、ＡＣ
Ｔ信号送出までのタイミングを遅延させる仕組みを設け
る。

【００１３】また、被制御側パッケージにおける制御信
号（ＯＮ ＬＩＮＥ信号及びＡＣＴ信号）の受信回路部
分、特にＡＣＴ信号の受信回路部分に、ＡＣＴ信号を受
信した後、一定時間後に再度ＡＣＴ信号のレベルを確認
する仕組みを設ける。このパラレル制御システムは、制
御側パッケージの回路においては、被制御パッケージか
ら制御要求があってから、ＡＣＴ信号送出までのタイミ
ングを遅延させる。これによって、制御側パッケージ
が、例えば他のパッケージの活線挿抜等が実行された時
に、ノイズ等により被制御パッケージから制御要求を受
けたと誤認識した場合でも、ＡＣＴ信号の生成はパッケ
ージが完全にバックボードから離れた後になるように作
用する。

【００１４】被制御側パッケージにおいては、ＡＣＴ信
号の変化が検出されてから一定時間後に、再度ＡＣＴ信
号のレベルを確認する。これによって、制御側パッケー
ジの挿抜により、ＡＣＴ信号にノイズが発生した場合に
ても、一定時間（パッケージ抜去によるノイズが収束す
る時間以上）ＡＣＴ信号のレベルが同じである場合の
み、ＡＣＴ信号が受信されたと認識するように作用す
る。従って、パラレル信号によりパッケージ間にて制御
を行う場合において、パッケージを活線挿抜した時に、
誤った制御が行われることを防止する。

【００１５】

【発明の実施の形態】以下に、本発明の実施例について
図面を参照して説明する。図１は本発明による電子装置
である伝送通信装置の実施例の構成を示す基本ブロック
図であり、図２〜１７と同等部分は同一符号にて示して
いる。

【００１６】図１において、本発明による伝送通信装置
は、被制御側パッケージ２からの制御信号である制御要
求ａを受けて、被制御側パッケージ２へ、制御信号であ
るＯＮ ＬＩＮＥ信号（例えば現用／予備系において、
該当被制御側パッケージ２の運用／非運用を切り替え指
示する信号）ｂ、及びＡＣＴ（ＯＮ ＬＩＮＥ信号ｂの
受信タイミングを与える受信動作指示）信号ｃを、送出
する制御側パッケージ１を有する。また、制御側パッケ
ージ１へ制御要求（信号）ａを送出し、ＯＮＬＩＮＥ信
号ｂ及びＡＣＴ信号ｃを受信する被制御側パッケージ２
を有して、バックボード（図示せず）上に挿入されて構
成される。

【００１７】図３に、本発明による制御側パッケージ１
の回路構成（の一部）を示す。本回路は被制御側パッケ
ージ２から受信する制御要求信号ａと自パッケージ１内
部に保持しているＯＮ ＬＩＮＥ信号との論理和１１を
とるｏｒ回路３、ｏｒ回路３から出力された信号を微分
し、パルス化する微分回路４を有する。また、微分回路
４から出力されたパルス信号にてリセットされ、その後
一定時間後にパルスを出力するＡＣＴ信号送出タイミン
グ遅延回路５、遅延回路５から出力されたパルス信号を
基にＡＣＴ信号ｃを生成するＡＣＴ信号生成回路６を有
して構成される。

【００１８】さらに、微分回路４は、論理和回路１１の
出力をラッチするＦＦ（データタイプフリップフロッ
プ）１２、その出力を再度ラッチするＦＦ１３、ＦＦ１
２，１３の論理和をとる論理和回路１４にて構成され
る。さらにまた、ＡＣＴ信号送出タイミング遅延回路５
は、論理和回路１４の出力によってリセットされた後、
一定時間（一定カウント）を計数するカウンタ１５、カ
ウンタ１５の出力をラッチするＦＦ１６にて構成され
る。さらにまた、ＡＣＴ信号生成回路６は、ＦＦ１６の
出力を再度ラッチするＦＦ１７、ＦＦ１７の出力を基に
一定幅のパルスをＡＣＴ信号ｃとして送出するモノマル
チ（例えばモノステーブルマルチバイブレータ）１８に
て構成される。

【００１９】図１４に、本発明による活線挿抜対策を施
していない場合の従来のＡＣＴ信号送出回路の構成を示
す。図１４において、制御要求ａあるいはＯＮ ＬＩＮ
Ｅ情報（ＯＮ ＬＩＮＥ信号ｂ）の変化の論理和１１を
とり、モノマルチ１８をトリガしてＡＣＴ信号ｃを出力
している。図３に示す本発明による制御側パッケージ１
のＡＣＴ信号送出回路は、図１４に示す従来の構成に対
して、微分回路４、ＡＣＴ信号送出タイミング遅延回路
５を構成要素として追加している。

【００２０】図５に、本発明による被制御側パッケージ
２の制御信号受信回路の構成（の一部）を示す。本回路
は、制御側パッケージ１から送出されたＡＣＴ信号ｃが
正しい制御信号であるか、あるいは、制御側パッケージ
１の活線挿抜により、発生したノイズ等による誤った信
号であるのかを、判断するＡＣＴ信号受信保護回路７を
有する。また、ＡＣＴ信号受信保護回路７が正しい制御
信号と判断したタイミングにて、ＯＮ ＬＩＮＥ信号ｂ
を受信するＯＮ ＬＩＮＥ信号受信回路８を有して構成
される。

【００２１】図１６に、本発明による活線挿抜対策を施
していない場合の従来の被制御側パッケージ２の制御信
号受信回路の構成を示す。図１６において、ＯＮ ＬＩ
ＮＥ信号ｂをＡＣＴ信号ｃにてラッチ２６して受信して
いる。図５に示す本発明による被制御側パッケージ２の
制御信号受信回路は、図１６に示す従来の構成に対し
て、ＡＣＴ信号受信保護回路７を構成要素として追加し
ている。

【００２２】本発明の実施例の動作を図１〜６により説
明する。図１において、制御側パッケージ１と被制御側
パッケージ２の間にて、制御要求信号ａ，ＯＮ ＬＩＮ
Ｅ（動作運用状態）信号ｂ、ＡＣＴ（動作）信号ｃの３
つの信号に関するやり取りがある。図２のタイミングチ
ャートにおいて、被制御側パッケージ２から制御側パッ
ケージ１に送出される制御要求信号ａは、被制御側パッ
ケージ２が装置（バックボード）に実装されて、パワー
オンクリア（電源投入時の回路リセット）実行後、制御
を受け付ける準備が整った時に発出される。

【００２３】制御側パッケージ１はこの制御要求ａを受
けて、ＯＮ ＬＩＮＥ信号ｂとともに被制御側パッケー
ジ２に、このＯＮ ＬＩＮＥ信号ｂを受け取るタイミン
グを示すＡＣＴ信号ｃを送出する。被制御側パッケージ
２は、ＡＣＴ信号ｃが“Ｌ（ローレベル）”から“Ｈ
（ハイレベル）”になるタイミングにて、制御側パッケ
ージ１から送出されたＯＮ ＬＩＮＥ信号ｂを受信す
る。また、被制御側パッケージ２から制御要求ａがない
時でも、制御側パッケージ１は自分に保持しているＯＮ
ＬＩＮＥの情報が変化した時に、ＯＮ ＬＩＮＥ信号
ｂ、ＡＣＴ信号ｃの送出を行う。

【００２４】次に、図３に示す制御側パッケージ１のＡ
ＣＴ信号送出回路の動作について、図４のタイミングチ
ャートを用いて説明する。図３，４において、被制御パ
ッケージ２から制御要求信号（例えば“Ｌ”にて制御要
求あり）ａが入力されると、この制御要求ａは論理和回
路１１にて構成されるｏｒ回路３を経た後に、微分回路
４の初段ＦＦ１２にてリタイミングされる。ＦＦ１２の
出力波形は、さらに次段ＦＦ１３にて再度リタイミング
される。

【００２５】ＦＦ１２の出力信号とＦＦ１３の出力信号
との論理和１４がとられ、微分回路４から１クロック幅
のパルス信号（論理和回路１４の出力）が出力される。
このパルス信号はＡＣＴ信号送出遅延回路５に入力さ
れ、ＡＣＴ信号ｃを送出するタイミング（遅延させる時
間）を決めているカウンタ１５をリセットする。カウン
タ１５はリセット後、一定時間（一定クロック数）経過
した後（例えば６クロック後）、カウンタ１５の出力信
号を出力する。カウンタ１５の出力信号はＦＦ１６にて
リタイミング後、ＡＣＴ信号生成回路６に入力され、Ｆ
Ｆ１７にて再度ラッチされた後、最終的にＡＣＴ信号ｃ
となって制御側パッケージ１から出力される。

【００２６】従来の活線挿抜対策が施されていないＡＣ
Ｔ信号送出回路は、図１４に示すように単純に制御要求
ａをうけた場合と、内部にあるＯＮ ＬＩＮＥ情報に変
化が生じた場合との論理和１１をとり、モノマルチ１８
を駆動してＡＣＴ信号ｃを出力している。

【００２７】図１４に示す従来の（活線挿抜対策されて
いない）ＡＣＴ信号送出回路の場合、バックボードコネ
クタ（パッケージの例えばエッジコネクタが挿入される
バックボード側のコネクタ）から、パッケージ（のエッ
ジ）コネクタが離れていく際に、生じるチャタリングに
より、被制御側パッケージ２から制御要求ａがあったと
誤認識して、誤ってＡＣＴ信号ｃが送出される可能性が
ある（図１５参照）。

【００２８】図３，４に示す本発明によるＡＣＴ信号送
出回路においては、制御要求ａを認識してもすぐにはＡ
ＣＴ信号ｃを送出しない構成になっており、パッケージ
コネクタの全ピンがバックボードコネクタから離れるま
での時間、送出タイミングを遅延させれば、ＡＣＴ信号
の誤発出を防止することができる。

【００２９】次に、図５に示す被制御側パッケージ２の
制御信号受信回路の動作について、図６のタイミングチ
ャートを用いて説明する。図５，６において、制御側パ
ッケージ１から受信したＡＣＴ信号ｃは、ＡＣＴ信号受
信保護回路７に入力され、ＡＣＴ信号ｃが“Ｈ”から
“Ｌ”への変化のタイミングにて、モノマルチ（モノス
テーブルマルチバイブレータ）２１にトリガとして入力
される。

【００３０】モノマルチ２１は、このトリガの後一定時
間のパルス信号を生成する。モノマルチ２１の出力信号
は次段のＦＦ２５のクロックとして入力され、モノマル
チ２１の出力信号が“Ｌ”から“Ｈ”に変化するタイミ
ングにて、ＡＣＴ信号ｃがインバータ２３を介してラッ
チされる。なお、ＦＦ２５は、ＡＣＴ信号ｃをインバー
ト２２した信号と、パワーオンクリア信号ｅとの論理積
２４をとった信号によってリセットされる。

【００３１】ＦＦ２５の出力信号は、ＯＮ ＬＩＮＥ信
号受信回路８のＦＦ２６のクロックとして使用され、Ｆ
Ｆ２５の出力信号が“Ｌ”から“Ｈ”に変化するタイミ
ングにて、ＯＮ ＬＩＮＥ信号ｂをラッチする。ＡＣＴ
信号ｃが“Ｈ”から“Ｌ”に変化した後、一定時間
“Ｌ”であり続けない時は、ＦＦ２５の出力信号は生成
されない。この結果、制御側パッケージ１の活線挿去等
により、ＡＣＴ信号ｃにノイズとして短いパルス信号が
付加されても、被制御側パッケージ２にて誤ってＡＣＴ
信号ｃと認識し、ＯＮ ＬＩＮＥ信号ｂの取り込みが行
われることはない。

【００３２】従来の活線挿抜対策が施されていない被制
御側パッケージ２は、図１６に示すように、単純に入力
ＯＮ ＬＩＮＥ信号ｂをＡＣＴ信号ｃにてラッチ２６し
ている。図１６において、被制御側パッケージ２に活線
挿抜対策が施されていない場合（図７参照）、制御側パ
ッケージ１の挿抜によって生じたチャタリング等によ
り、ＯＮ ＬＩＮＥ信号ｂをラッチするタイミングでな
い時に、ＯＮ ＬＩＮＥ信号ｂを誤ってラッチしてしま
うことがある。

【００３３】これに対し、図７に示すように、本発明に
よる活線挿抜対策された被制御側パッケージ２の制御信
号受信回路（図５参照）にては、ＡＣＴ信号ｃにチャタ
リングが生じても、一定時間後に再度ＡＣＴ信号ｃのレ
ベルを確認した後、ＯＮ ＬＩＮＥ信号ｂのラッチを行
うため、誤ったタイミングにてＯＮ ＬＩＮＥ信号ｂを
ラッチすることがない。

【００３４】本発明の他の実施例として、その基本構成
は上述の実施例と同一であるが、制御側パッケージ１と
被制御側パッケージ２との間にて、やり取りするＯＮ
ＬＩＮＥ信号がｎ個（ｎは任意の整数）ある場合につい
て図８，９に示す。すなわち、制御側パッケージ１のＡ
ＣＴ信号送出回路を図８に被制御側パッケージ２の制御
信号受信回路を図９に示す。

【００３５】図８において、ＡＣＴ信号送出回路は微分
回路４、ＡＣＴ信号送出タイミング遅延回路５、ＡＣＴ
信号生成回路（モノマルチ１８）６は先に示した実施例
とまったく同じ構成である。これに対し、ｏｒ回路３の
部分がｎ個のＯＮ ＬＩＮＥ信号＃１〜＃ｎに対応し
て、ｎ本の入力を持つところが異なっている。

【００３６】図９において、制御信号受信回路はＡＣＴ
信号受信保護回路７は先に示した実施例とまったく同じ
構成であり、ＯＮ ＬＩＮＥ信号受信回路８も同様の機
能を持つが、ｎ個のＯＮ ＬＩＮＥ信号＃１〜＃ｎに対
応してｎ個のＦＦ２６を有する。従って、このＯＮ Ｌ
ＩＮＥ信号＃１〜＃ｎがｎ個である場合の制御側パッケ
ージ１のＡＣＴ信号送出回路と、被制御側パッケージ２
の制御信号受信回路のタイミングチャートは、上述の実
施例のタイミングチャート図４，図６と同じである。

【００３７】また、本発明のさらに他の実施例として、
その基本構成は上述の実施例と同一であるが、制御側パ
ッケージ１のＡＣＴ信号送出回路において、ＡＣＴ信号
生成回路６がモノマルチ１８にて構成されるのではな
く、カウンタ３１とＦＦ３２，３３にて構成されている
例を図１０に示す。

【００３８】また、被制御側パッケージ２の制御信号受
信回路において、ＡＣＴ信号受信保護回路７の構成要素
の内、モノマルチ２１にて構成されている部分を、カウ
ンタ３７、ＦＦ３４，３５，３８、論理和回路３６にて
構成した例を図１２に示す。図１０に関するタイミング
チャートを図１１示す。

【００３９】図１０，１１において、ｏｒ回路３、微分
回路４、ＡＣＴ信号送出タイミング遅延回路５について
は、図３に示す上述の実施例と同じ構成であり、図４に
示すタイミングチャートと同じ動作であるため、図１１
にては説明を省略して、ＡＣＴ信号生成回路６の動作に
ついてのみ記述する。ＡＣＴ信号送出タイミング遅延回
路５より出力されたＦＦ１６の出力信号により、ＡＣＴ
信号生成回路６の構成要素であるカウンタ３１、ＦＦ３
２，３３がリセットされる。

【００４０】カウンタ３１はリセットが解除されたとこ
ろからカウントを開始し、カウント後にカウンタ３１の
出力信号を出力する。カウンタ３１の出力信号はＦＦ３
２にてリタイミン後、ＦＦ３２の出力が生成され、この
信号がＦＦ３３にクロックとして入力される。この場合
は、カウンタ３１がリセットされてから、カウンタ３１
がカウントを終了した時間に、１クロック足した時間が
ＡＣＴ信号ｃのパルス幅となる。

【００４１】制御側パッケージ１が活線挿去された際
に、制御側パッケージ１のコネクタがバックボードコネ
クタから完全に離れるまでの時間、ＡＣＴ信号ｃの送出
を遅らせるＡＣＴ信号送出タイミング遅延回路５につい
ては、図３に示す上述の実施例と同じであるため、図１
０に示す実施例においても、本発明の目的が達成され
る。

【００４２】図１２に関するタイミングチャートを図１
３に示す。図１２，１３において、図５に示す上述の実
施例のＡＣＴ信号受信保護回路７を構成するモノマルチ
２１が、ＦＦ３４，３５，３８、カウンタ３７、論理和
回路３６にて構成される回路に置き替えられているた
め、図１３については置き替えられた部分に関する動作
のみについて記述する。

【００４３】ＡＣＴ信号ｃは、ＦＦ３４にてリタイミン
グされ、ＦＦ３４の出力信号が生成される。ＦＦ３４の
出力信号はさらにＦＦ３５にてリタイミングされ、ＦＦ
３５の出力信号が生成される。ＦＦ３４，３５の出力信
号は論理和３６をとられ、論理和回路３６の出力信号が
生成されてカウンタ３７のリセット端子に入力される。
カウンタ３７はリセット解除された時からカウントを開
始し、カウント後にカウンタ３７の出力信号が生成さ
れ、この信号がリタイミングされて、生成されたＦＦ３
８の出力信号の“Ｌ”から“Ｈ”へ変化するタイミング
にて、ＡＣＴ信号ｃのレベルが再度確認される動作が得
られ、本発明の目的が達成される。

【００４４】しかも、本実施例においては、制御側パッ
ケージ１のＡＣＴ信号送出回路においては、ＡＣＴ信号
生成回路６をモノマルチ１８にて構成した場合に比し
て、ＡＣＴ信号ｃのパルス幅が変動しにくいという効果
が得られる。また、被制御側パッケージ２の制御信号受
信回路においては、ＡＣＴ信号受信保護回路７をモノマ
ルチ２１を用いて構成した場合に比して、ＡＣＴ信号が
“Ｈ”から“Ｌ”へ変化した後、再度ＡＣＴ信号ｃのレ
ベルを確認するまでの時間を、正確に決定できるという
相乗的な効果が得られる。

【００４５】

【発明の効果】以上説明したように本発明によれば、ｏ
ｒ回路、微分回路、ＡＣＴ信号送出タイミング遅延回
路、ＡＣＴ信号生成回路にて構成される制御側パッケー
ジＡＣＴ信号送出回路と、ＡＣＴ信号受信保護回路及び
ＯＮ ＬＩＮＥ信号受信回路にて構成される被制御側パ
ッケージ制御信号受信回路という基本構成を採用するこ
とにより、制御側パッケージにおいては誤った制御信号
の発出及び被制御側パッケージにおいては制御信号の誤
検出を引き起こすことがなく、パッケージの活線挿抜が
行えることを実現したパラレル信号伝送によるパッケー
ジ間制御システムが提供されるという効果がある。

【００４６】また、オンボード電源という形式でパッケ
ージ個別に電源を有するシステムにも適用できるという
効果があり、また挿抜に先立って挿抜準備スイッチ等を
操作することを必要としないという効果もある。

【図面の簡単な説明】

【図１】本発明の実施例の基本ブロック図である。

【図２】本発明の実施例の基本タイミングチャートであ
る。

【図３】本発明の実施例の制御側パッケージのＡＣＴ信
号送出回路のブロック図である。

【図４】本発明の実施例の制御側パッケージのＡＣＴ信
号送出回路のタイミングチャートである。

【図５】本発明の実施例の被制御側パッケージの制御信
号受信回路のブロック図である。

【図６】本発明の実施例の被制御側パッケージの制御信
号受信回路のタイミングチャートである。

【図７】本発明の実施例の被制御側パッケージの活線挿
抜対策効果説明図である。

【図８】本発明の他の実施例の制御側パッケージのＡＣ
Ｔ信号送出回路のブロック図である。

【図９】本発明の他の実施例の被制御側パッケージの制
御信号受信回路のブロック図である。

【図１０】本発明のさらに他の実施例の制御側パッケー
ジのＡＣＴ信号送出回路のブロック図である。

【図１１】本発明のさらに他の実施例の制御側パッケー
ジのＡＣＴ信号送出回路のタイミングチャートである。

【図１２】本発明のさらに他の実施例の被制御側パッケ
ージの制御信号受信回路のブロック図である。

【図１３】本発明のさらに他の実施例の被制御側パッケ
ージの制御信号受信回路のタイミングチャートである。

【図１４】従来の制御側パッケージのＡＣＴ信号送出回
路の一例のブロック図である。

【図１５】従来の制御側パッケージのＡＣＴ信号送出回
路の一例のタイミングチャートである。

【図１６】従来の被制御側パッケージの制御信号受信回
路の一例のブロック図である。

【図１７】従来の伝送通信装置の一例のブロック図であ
る。

【符号の説明】

１ 制御側パッケージ ２ 被制御側パッケージ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 バックボード上に挿入実装された制御側
   パッケージと被制御側パッケージとを含んで構成され、
   前記制御側パッケージが前記被制御側パッケージからの
   制御要求に応答して前記被制御側パッケージへの制御信
   号とこの制御信号を受信するタイミングを示す受信タイ
   ミング信号とを生成するようにした電子装置であって、 前記制御側パッケージにおいて、 前記制御要求の受信に応答して所定時間経過後に前記受
   信タイミング信号を生成する受信タイミング信号生成手
   段を設けたことを特徴とする電子装置。
2. 【請求項２】 さらに、前記被制御側パッケージに、前
   記受信タイミング信号の受信した後、再度一定時間後に
   この受信タイミング信号の確認をなす受信手段を設けた
   ことを特徴とする請求項１記載の電子装置。
3. 【請求項３】 前記受信手段は、前記受信タイミング信
   号のレベルを前記一定時間を挟む前後において確認する
   様にしたことを特徴とする請求項２記載の電子装置。
4. 【請求項４】 前記受信手段は、前記受信タイミング信
   号のレベルが前記一定時間を挟む前後において同一の場
   合に、前記制御信号をラッチするようにしたことを特徴
   とする請求項３記載の電子装置。
5. 【請求項５】 前記被制御側パッケージは、電源投入状
   態での活線挿抜が自在であることを特徴とする請求項１
   〜４いずれか記載の電子装置。