JPH04278619A - 基板接続方式 - Google Patents
基板接続方式Info
- Publication number
- JPH04278619A JPH04278619A JP3983191A JP3983191A JPH04278619A JP H04278619 A JPH04278619 A JP H04278619A JP 3983191 A JP3983191 A JP 3983191A JP 3983191 A JP3983191 A JP 3983191A JP H04278619 A JPH04278619 A JP H04278619A
- Authority
- JP
- Japan
- Prior art keywords
- motherboard
- board
- daughter board
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title abstract 2
- 230000008054 signal transmission Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 4
- 244000145845 chattering Species 0.000 abstract description 8
- 230000007257 malfunction Effects 0.000 abstract description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、マザーボードにコネク
タを介してドータボードを接続する基板接続方式に関す
るものである。
タを介してドータボードを接続する基板接続方式に関す
るものである。
【０００２】
【従来の技術】情報処理装置等においては、その機能の
変更、追加あるいは削除等を行うために、装置内部のマ
ザーボードに対して機能付加回路の搭載されたドータボ
ードが着脱できるようになっている。しかし、この着脱
操作は、データ保護のために通常は電源断の状態で行う
必要があった。したがって、ドータボードの着脱を行う
ためには、着脱に無関係な回路まで停止させなければな
らなかった。
変更、追加あるいは削除等を行うために、装置内部のマ
ザーボードに対して機能付加回路の搭載されたドータボ
ードが着脱できるようになっている。しかし、この着脱
操作は、データ保護のために通常は電源断の状態で行う
必要があった。したがって、ドータボードの着脱を行う
ためには、着脱に無関係な回路まで停止させなければな
らなかった。
【０００３】この問題に対して、コネクタのピンコンタ
クトまたはソケットコンタクトの長さを調節して、挿入
時には電源線及び接地線が信号線よりも先に接続し、抜
取り時には逆に信号線が電源線及び接地線よりも先に離
れるようにする方法が考えられている。この方法によれ
ば、電源線及び接地線の断続に伴うノイズの発生は防止
することができる。
クトまたはソケットコンタクトの長さを調節して、挿入
時には電源線及び接地線が信号線よりも先に接続し、抜
取り時には逆に信号線が電源線及び接地線よりも先に離
れるようにする方法が考えられている。この方法によれ
ば、電源線及び接地線の断続に伴うノイズの発生は防止
することができる。
【０００４】
【発明が解決しようとする課題】しかし、この方法でも
信号線自身の断続の際に発生するチャタリングを防止す
ることはできず、マザーボードまたはドータボード上の
回路がこのチャタリングに基づいて誤動作する可能性が
あった。
信号線自身の断続の際に発生するチャタリングを防止す
ることはできず、マザーボードまたはドータボード上の
回路がこのチャタリングに基づいて誤動作する可能性が
あった。
【０００５】
【課題を解決するための手段】本発明の基板接続方式は
上記課題を解決するために為されたものであり、マザー
ボード上のドータボード接続用信号線は信号伝達動作が
イネーブル信号によってオンオフ制御されるバッファ回
路を介してコネクタに接続されており、ドータボード上
には入力信号を所定時間遅延して出力する遅延回路が設
けられており、マザーボードとドータボードの接続によ
って遅延回路の入力端子はマザーボードの電源線に接続
され出力端子はバッファ回路のイネーブル信号入力端子
に接続されるものである。
上記課題を解決するために為されたものであり、マザー
ボード上のドータボード接続用信号線は信号伝達動作が
イネーブル信号によってオンオフ制御されるバッファ回
路を介してコネクタに接続されており、ドータボード上
には入力信号を所定時間遅延して出力する遅延回路が設
けられており、マザーボードとドータボードの接続によ
って遅延回路の入力端子はマザーボードの電源線に接続
され出力端子はバッファ回路のイネーブル信号入力端子
に接続されるものである。
【０００６】
【作用】マザーボードとドータボードとを接続してから
所定時間経過後にマザーボード上のバッファ回路に対し
てイネーブル信号が与えられるので、接続時点にコネク
タ部で発生するチャタリングが内部回路に入力されるこ
とがない。
所定時間経過後にマザーボード上のバッファ回路に対し
てイネーブル信号が与えられるので、接続時点にコネク
タ部で発生するチャタリングが内部回路に入力されるこ
とがない。
【０００７】
【実施例】図１は本発明の一実施例の概略的な外観構造
を示す斜視図であり、図２は電気的な接続を示す回路図
である。マザーボード１１は例えばコンピュータにおい
てＣＰＵおよびその周辺回路が搭載された基板である。 ドータボード１２は例えば通信用インターフェース回路
が搭載された基板である。マザーボード１１とドータボ
ード１２とはコネクタ１５を介して着脱自在に電気的に
接続される。コネクタ１５はマザーボード１１側に取り
付けられたソケット１３と、ドータボード１２の一辺に
形成された突出部１４とで構成されている。突出部１４
がソケット１３に挿入嵌合されることにより、ソケット
１３内に配列されためすコンタクト２５と突出部１４の
表面に配列されたプリント型コンタクト２４とが１対１
に接続され、同時に、ドータボード１２がマザーボード
１１に機械的に固定される。
を示す斜視図であり、図２は電気的な接続を示す回路図
である。マザーボード１１は例えばコンピュータにおい
てＣＰＵおよびその周辺回路が搭載された基板である。 ドータボード１２は例えば通信用インターフェース回路
が搭載された基板である。マザーボード１１とドータボ
ード１２とはコネクタ１５を介して着脱自在に電気的に
接続される。コネクタ１５はマザーボード１１側に取り
付けられたソケット１３と、ドータボード１２の一辺に
形成された突出部１４とで構成されている。突出部１４
がソケット１３に挿入嵌合されることにより、ソケット
１３内に配列されためすコンタクト２５と突出部１４の
表面に配列されたプリント型コンタクト２４とが１対１
に接続され、同時に、ドータボード１２がマザーボード
１１に機械的に固定される。
【０００８】マザーボード１１は、電源回路２３および
バッファ回路１６、１７を備えている。バッファ回路１
６、１７は電源回路２３からの電力供給を受けて動作す
ると共に、イネーブル端子１６ａに与えられる信号によ
ってその信号伝達動作のオンオフ制御が行われる。バッ
ファ回路１６は信号線３２からの信号を所定のめすコン
タクト２５に伝達し、バッファ回路１７は所定のめすコ
ンタクト２５からの信号を信号線３３に伝達する。
バッファ回路１６、１７を備えている。バッファ回路１
６、１７は電源回路２３からの電力供給を受けて動作す
ると共に、イネーブル端子１６ａに与えられる信号によ
ってその信号伝達動作のオンオフ制御が行われる。バッ
ファ回路１６は信号線３２からの信号を所定のめすコン
タクト２５に伝達し、バッファ回路１７は所定のめすコ
ンタクト２５からの信号を信号線３３に伝達する。
【０００９】ドータボード１２の信号線３４、３５もバ
ッファ回路１８、１９を介して突出部１４の所定のプリ
ント型コンタクト２４に接続されている。バッファ回路
１８、１９の機能はバッファ回路１６、１７と同様にイ
ネーブル端子１８ａ、１９ａに入力される信号によって
信号伝達動作のオンオフ制御が行われる。ドータボード
１２には時定数ｔ２ の遅延回路２２が設けられており
、その入力側は電源線３１に接続されており、出力側は
所定のプリント型コンタクト２４に接続されている。ま
た、片側接地されたバックアップ用コンデンサ２０がダ
イオード２１のカソードに接続されそのアノードが電源
線３１に接続されている。コンデンサ２０とダイオード
２１の接続点は第２電源線３６に接続されている。この
第２電源線３６はバッファ回路１８、１９の電源入力端
子にも接続されている。
ッファ回路１８、１９を介して突出部１４の所定のプリ
ント型コンタクト２４に接続されている。バッファ回路
１８、１９の機能はバッファ回路１６、１７と同様にイ
ネーブル端子１８ａ、１９ａに入力される信号によって
信号伝達動作のオンオフ制御が行われる。ドータボード
１２には時定数ｔ２ の遅延回路２２が設けられており
、その入力側は電源線３１に接続されており、出力側は
所定のプリント型コンタクト２４に接続されている。ま
た、片側接地されたバックアップ用コンデンサ２０がダ
イオード２１のカソードに接続されそのアノードが電源
線３１に接続されている。コンデンサ２０とダイオード
２１の接続点は第２電源線３６に接続されている。この
第２電源線３６はバッファ回路１８、１９の電源入力端
子にも接続されている。
【００１０】つぎに、図３のタイミングチャートを用い
て本実施例の動作を説明する。ドータボード１２がマザ
ーボード１１のソケット１３に挿入されていない状態で
は、バッファ回路１６、１７に与えられるイネーブル信
号はローレベル（接地レベル）に落とされている。その
ため、マザーボード１１の出力信号は外部に出力されず
、また、入力信号についても内部に読み込まれることが
ない。この状態からマザーボード１１のソケット１３に
ドータボード１２の突出部１４を挿入すると、ドータボ
ード１２の電源線３１および第２電源線３６がマザーボ
ード１１の電源回路２３に接続し、ドータボード１２上
の各部品に電源が供給される（図３（Ａ）参照）。また
、バッファ回路１８、１９のイネーブル信号端子１８ａ
、１９ａは第２電源線３６に接続されているため、即座
にハイレベルになり動作状態に入る （図３（Ｂ）参
照）。
て本実施例の動作を説明する。ドータボード１２がマザ
ーボード１１のソケット１３に挿入されていない状態で
は、バッファ回路１６、１７に与えられるイネーブル信
号はローレベル（接地レベル）に落とされている。その
ため、マザーボード１１の出力信号は外部に出力されず
、また、入力信号についても内部に読み込まれることが
ない。この状態からマザーボード１１のソケット１３に
ドータボード１２の突出部１４を挿入すると、ドータボ
ード１２の電源線３１および第２電源線３６がマザーボ
ード１１の電源回路２３に接続し、ドータボード１２上
の各部品に電源が供給される（図３（Ａ）参照）。また
、バッファ回路１８、１９のイネーブル信号端子１８ａ
、１９ａは第２電源線３６に接続されているため、即座
にハイレベルになり動作状態に入る （図３（Ｂ）参
照）。
【００１１】一方、マザーボード１１側のバッファ回路
１６、１７は、イネーブル信号を遅延回路２２から与え
られるため、ドータボード１２が接続されてからｔ２
時間経過後に動作を開始する（図３（Ｃ）参照）。した
がって、マザーボード１１とドータボード１２との間の
信号伝達動作は、ドータボード１２が挿入された時点か
らｔ２ 時間経過後に開始する（図３（Ｄ）参照）。そ
のため、ドータボード１２の挿入時にプリント型コンタ
クト２４とめすコンタクト２５の接触・非接触により発
生するチャタリングが、信号線３３、３４に入り込むこ
とがない。
１６、１７は、イネーブル信号を遅延回路２２から与え
られるため、ドータボード１２が接続されてからｔ２
時間経過後に動作を開始する（図３（Ｃ）参照）。した
がって、マザーボード１１とドータボード１２との間の
信号伝達動作は、ドータボード１２が挿入された時点か
らｔ２ 時間経過後に開始する（図３（Ｄ）参照）。そ
のため、ドータボード１２の挿入時にプリント型コンタ
クト２４とめすコンタクト２５の接触・非接触により発
生するチャタリングが、信号線３３、３４に入り込むこ
とがない。
【００１２】つぎに、抜き取り時の動作を説明する。抜
き取り操作によってドータボード１２側の第２電源線３
６がマザーボード１１上の電源回路２３から分離される
ため、バッファ回路１８、１９へのイネーブル信号がロ
ーレベルに落ち、バッファ回路１８、１９の動作が停止
する（図３（Ｂ）参照）。また、マザーボード１１上の
バッファ回路１６、１７のイネーブル端子１６ａ、１７
ａも遅延回路２２から分離するため、即座にその動作が
停止する（図３（Ｃ）参照）。したがって、信号線に接
続されるプリント型コンタクト２４とめすコンタクト２
５の間で生じる抜き取り時のチャタリングはバッファ回
路１６〜１９によって、マザーボード１１およびドータ
ボード１２のそれぞれの内部への侵入が阻止される。も
ちろん、マザーボード１１とドータボード１２との間の
本来の信号伝達動作もドータボード１２の抜き取り操作
と同時に停止する。
き取り操作によってドータボード１２側の第２電源線３
６がマザーボード１１上の電源回路２３から分離される
ため、バッファ回路１８、１９へのイネーブル信号がロ
ーレベルに落ち、バッファ回路１８、１９の動作が停止
する（図３（Ｂ）参照）。また、マザーボード１１上の
バッファ回路１６、１７のイネーブル端子１６ａ、１７
ａも遅延回路２２から分離するため、即座にその動作が
停止する（図３（Ｃ）参照）。したがって、信号線に接
続されるプリント型コンタクト２４とめすコンタクト２
５の間で生じる抜き取り時のチャタリングはバッファ回
路１６〜１９によって、マザーボード１１およびドータ
ボード１２のそれぞれの内部への侵入が阻止される。も
ちろん、マザーボード１１とドータボード１２との間の
本来の信号伝達動作もドータボード１２の抜き取り操作
と同時に停止する。
【００１３】なお、各バッファ回路において、イネーブ
ル信号がローレベルに落ちる前に電源が切られるとノイ
ズが発生する可能性があるが、ドータボード１２にはバ
ックアップ用コンデンサ２０が搭載されているので、ド
ータボード１２の抜き取り操作後もｔ１ 時間（具体的
には数ｍｓ）だけバッファ回路１８、１９に対して電源
が供給されているため、イネーブル信号よりも先に電源
が切れることがない。マザーボード１２側のバッファ回
路１６、１７に対しては電源回路２３から電源が常時供
給されているため、電源断によるノイズ発生は生じない
。
ル信号がローレベルに落ちる前に電源が切られるとノイ
ズが発生する可能性があるが、ドータボード１２にはバ
ックアップ用コンデンサ２０が搭載されているので、ド
ータボード１２の抜き取り操作後もｔ１ 時間（具体的
には数ｍｓ）だけバッファ回路１８、１９に対して電源
が供給されているため、イネーブル信号よりも先に電源
が切れることがない。マザーボード１２側のバッファ回
路１６、１７に対しては電源回路２３から電源が常時供
給されているため、電源断によるノイズ発生は生じない
。
【００１４】
【発明の効果】以上説明したように、本発明の基板接続
方式によれば、ドータボードの着脱の再に生じるチャタ
リングがバッファ回路で一時的に阻止されるので、電源
投入状態でドータボードの着脱を行っても、チャタリン
グに基づく誤動作が生じない。したがって、運用を停止
できないコンピュータやローカルエリアネットワーク（
ＬＡＮ）の接続装置に利用すると非常に有効である。
方式によれば、ドータボードの着脱の再に生じるチャタ
リングがバッファ回路で一時的に阻止されるので、電源
投入状態でドータボードの着脱を行っても、チャタリン
グに基づく誤動作が生じない。したがって、運用を停止
できないコンピュータやローカルエリアネットワーク（
ＬＡＮ）の接続装置に利用すると非常に有効である。
【図１】本発明の一実施例の外観構造を示す斜視図
【図
２】本発明の一実施例の回路構成を示す回路図
２】本発明の一実施例の回路構成を示す回路図
【図３】
実施例の動作を示すタイミングチャート
実施例の動作を示すタイミングチャート
１１…マザーボード
１２…ドータボード
１５…コネクタ
１６、１７、１８、１９…バッファ回路２２…遅延回路
２３…電源回路
Claims (3)
- 【請求項１】 マザーボードにコネクタを介してドー
タボードを接続する基板接続方式において、前記マザー
ボード上のドータボード接続用信号線は信号伝達動作が
イネーブル信号によってオンオフ制御されるバッファ回
路を介して前記コネクタに接続されており、前記ドータ
ボード上には入力信号を所定時間遅延して出力する遅延
回路が設けられており、前記マザーボードと前記ドータ
ボードの接続によって前記遅延回路の入力端子はマザー
ボードの電源線に、出力端子は前記バッファ回路のイネ
ーブル信号入力端子にそれぞれ前記コネクタを介して接
続されることを特徴とする基板接続方式。 - 【請求項２】 前記ドータボード上のマザーボード接
続用信号線は信号伝達動作がイネーブル信号によってオ
ンオフ制御されるバッファ回路を介して前記コネクタに
接続されており、このバッファ回路は前記マザーボード
と前記ドータボードの接続によって前記マザーボード側
から駆動電力及びイネーブル信号の供給を受けると共に
、前記両ボードの離脱時には所定時間だけドータボード
上のバックアップ電源から駆動電力の供給を受けること
を特徴とする請求項１に記載の基板接続方式。 - 【請求項３】 前記バックアップ電源は、前記両ボー
ドの接続によって前記マザーボードの電源線に接続され
るコンデンサであることを特徴とする請求項２に記載の
基板接続方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3983191A JPH04278619A (ja) | 1991-03-06 | 1991-03-06 | 基板接続方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3983191A JPH04278619A (ja) | 1991-03-06 | 1991-03-06 | 基板接続方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04278619A true JPH04278619A (ja) | 1992-10-05 |
Family
ID=12563918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3983191A Pending JPH04278619A (ja) | 1991-03-06 | 1991-03-06 | 基板接続方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04278619A (ja) |
-
1991
- 1991-03-06 JP JP3983191A patent/JPH04278619A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210855A (en) | System for computer peripheral bus for allowing hot extraction on insertion without disrupting adjacent devices | |
| EP0373773B1 (en) | Disengaging electrical circuit boards from power-supply units | |
| US5410726A (en) | Upgrading the microprocessor of a computer system without removal by placing a second microprocessor in an upgrade socket | |
| US6275240B1 (en) | Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed | |
| EP0402055A2 (en) | Method and apparatus for a rapid interconnection to a computer bus | |
| JPH10124211A (ja) | 基板接続装置 | |
| JPH04278619A (ja) | 基板接続方式 | |
| US5463663A (en) | Controlling synchronization in a system having a plurality of units when a unit is disconnected from or connected to the system that is active | |
| KR200158546Y1 (ko) | 신호 안정화를 위한 리셋 제어 회로 | |
| JPH08256191A (ja) | データ処理装置 | |
| JPH0752377B2 (ja) | 電子回路基板 | |
| JP3110125B2 (ja) | 活線挿抜制御方式 | |
| KR200246958Y1 (ko) | 메모리 테스트용 마더보드의 모듈소켓 결합구조 | |
| JP2701769B2 (ja) | 活線挿抜方式 | |
| KR100224964B1 (ko) | 핫 스왑가능 스카시 백패널 | |
| KR970007000B1 (ko) | 전자기기의 카드 전원 및 신호전달 제어장치 | |
| JPH10177080A (ja) | 回路基板構造 | |
| JPH04336361A (ja) | データ・バス拡張装置 | |
| JP3042522B1 (ja) | プリント基板の異同検知機構 | |
| JP2833310B2 (ja) | 終端抵抗回路および終端抵抗の着脱方法 | |
| JPH0746750B2 (ja) | 電子回路 | |
| JPH0387959A (ja) | バススロット構造 | |
| JP2603869Y2 (ja) | バスライン装置 | |
| CN115509317A (zh) | 一种计算机主板 | |
| JPS61134826A (ja) | バスライン装置 |