JPH0387959A - バススロット構造 - Google Patents

バススロット構造

Info

Publication number
JPH0387959A
JPH0387959A JP22317089A JP22317089A JPH0387959A JP H0387959 A JPH0387959 A JP H0387959A JP 22317089 A JP22317089 A JP 22317089A JP 22317089 A JP22317089 A JP 22317089A JP H0387959 A JPH0387959 A JP H0387959A
Authority
JP
Japan
Prior art keywords
sub
board
connector
backboard
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22317089A
Other languages
English (en)
Inventor
Shoji Fujino
尚司 藤野
Hironaga Nakamura
央永 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22317089A priority Critical patent/JPH0387959A/ja
Publication of JPH0387959A publication Critical patent/JPH0387959A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mounting Of Printed Circuit Boards And The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 概要 電子計算機、交換機、通信装置等に採用されているバス
スロット構造に関し、 サブボードの実装状態、あるいは通電状態でのサブボー
ドの挿抜による伝送信号の劣化防止を目的とし、 バス線が布線されたバックボード上にコネクタを介して
複数のサブボードを挿抜可能に実装してシステムを構成
するようにしたバススロット構造において、前記バック
ボードのコネクタに嵌合するコネクタ及び前記サブボー
ドのコネクタに嵌合するコネクタを有し、該バックボー
ド用のコネクタと該サブボード用のコネクタ間にドライ
バ回路及びレシーバ回路を介装・接続してなる接続ユニ
ットを、前記バックボードに挿入実装しておき、この接
続ユニットにサブボードを挿入実装するように構成する
産業上の利用分野 本発明は電子計算機、交換機、通信装置等に採用されて
いるバススロット構造に関する。
一般に電子計算機、交換機等の電子装置においては、シ
ステムに柔軟性を持たせるために、あるいは保守性向上
のために、CPU、各種インターフェース、メモリ、そ
の他の回路装置をユニット毎に1枚のパッケージ(以下
、サブボードという)に構成しておき、これをバス線が
布線されたバックボード(マザーボード)上にコネクタ
を介して適宜挿入実装してシステムを構成するバススロ
ット構造が採用されている。
このようなバススロット構造においては、バックボード
の全てのスロット(1枚のサブボードを実装するための
コネクタ、又はコネクタ群)にサブボードが挿入実装さ
れるとは限らず、サブボードの挿抜状態によりバス線側
からみたインピーダンス特性が変化し、伝送される信号
の波形に悪影響を与える場合がある。また、システムが
稼働した状態(通電状!!りでサブボードの挿抜が実施
されることがあるが、このような場合に、伝送される信
号にノイズがのり誤動作の原因になることがある。この
ため、サブボードの挿抜状態、あるいは挿抜の実施によ
る伝送信号への影響を少なくすることができるバススロ
ット構造の提供が要望されている。
従来の技術 第5図は従来構成を示す斜視図である。3oはバックボ
ードであり、バックボード30上にはデータ線及び制御
線からなるバス布線31がパターン化されて形成されて
いる。このバス布線31の両端は図示はしていないが終
端抵抗回路により終端されており、その中間部分には複
数のコネクタ32が接続・配置されている。同図では、
縦に3個のコネクタで1つのスロットが形成されている
33はCPU回路、各種インターフェース回路、メモリ
回路等の信号処理回路がそれぞれ機能毎に1枚のパッケ
ージとして形成されたサブボードである。サブボード3
3の一端部にはバックボード30の縦3個のコネクタ3
2にそれぞれ嵌合する3個のコネクタ34が取り付けら
れており、また、サブボード33上の信号処理回路はド
ライバ回路及びレシーバ回路を介してこれらのコネクタ
34に電気的に接続されている。
このようなサブボード33がバックボード30に適宜挿
入実装される形で各種のシステムが構成されるようにな
っている。同図では1枚〜8枚のサブボードからシステ
ムが構成されることになる。
発明が解決しようとする課題 しかし、上述したように、バックボード上に形成された
各スロットには、サブボードが実装される場合とされな
い場合があり、バスのインピーダンス特性はこのサブボ
ードの挿抜状態によって変化し、バス上を伝送される信
号の波形に悪影響を与え、誤動作の原因となることがあ
るという問題があった。また、システムによっては、稼
働状態(通電状態〉でサブボードの挿抜を実施する場合
があり、この場合にバス上を伝送される信号にノイズが
のり誤動作の原因となることがあるという問題があった
本発明はこのような点に鑑みてなされたものであり、サ
ブボードの実装状態、あるいは通電状態でのサブボード
の挿抜による伝送信号の劣化を防止することを目的とし
ている。
課題を解決するための手段 上述した技術的課題は、バス線が布線されたバックボー
ド上に複数のコネクタを接続・配置し、このコネクタに
嵌合するコネクタ及び信号処理回路が形成されたサブボ
ードのコネクタに嵌合するコネクタを有し、該バックボ
ード用のコネクタと該サブボード用のコネクタ間にドラ
イバ回路及びレシーバ回路を介装・接続してなる接続ユ
ニットを、前記バックボードに挿入実装しておき、この
接続ユニットにサブボードを挿入実装するように構成す
ることによって解決される。以下これを第1の解決手段
という。
また、バス線が布線されたバックボード上にコネクタを
介して複数のサブボードを挿抜可能に実装してシステム
を構成するようにしたバススロット構造において、前記
バックボード上に設けられた各コネクタ間にドライバ回
路及びレシーバ回路をそれぞれ介装・接続して構成する
ことによっても解決される。以下これを第2の解決手段
という。
作   用 本発明第1の解決手段によれば、バックボード上の各ス
ロットに接続ユニットを実装しておき、これにサブボー
ドを実装するようにしている。接続ユニットはドライバ
回路及びレシーバ回路を有しているので、バス側からは
ここで終端されているように見え、サブボードの挿抜状
態によって、バス側から見たインピーダンス特性が変化
することはなく、サブボードの挿抜状態による伝送信号
への影響をなくすことができる。また、稼働状態におけ
るサブボードの挿抜に関しても、この挿抜により発生し
たノイズは接続ユニットのドライバ回路及びレシーバ回
路により吸収され、バス側に伝達されないから、伝送中
の信号に影響を与えることがない。
本発明第2の解決手段によれば、バックボード上に設け
られた複数のコネクタ間にそれぞれドライバ回路及びレ
シーバ回路を設けており、コネクタはドライバ回路及び
レシーバ回路を介して他のコネクタに接続されている。
この構成によりサブボードの挿抜状態によるバスへの影
響がなくなるとともに、稼働状態での挿抜により生じる
ノイズが当該ドライバ回路及びレシーバ回路により吸収
されるから、他のサブボードに伝達されることがなくな
る。
実施例 以下、本発明の実施例を図面に基づいて説明する。
第1図乃至第3図は本発明一実施例の構成図であり、第
1図は機械的構成を示す斜視図、第2図は同じく側面図
、第3図は電気的構成を示すブロック図である。
1はバックボードであり、バックボード1上にはデータ
線2 (クロック信号線を含む)及び制御線3からなる
バス布線4がパターン化されて形成されている。このデ
ータ線2の両端は終端抵抗回路5によりそれぞれ終端さ
れている。バックボード1上にはバス布線4に電気的に
接続された複数の雌型コネクタ6が配置されている。本
実施例の構成では第1図に示されているように、縦に3
個のコネクタで1つのスロットが形成され、合計8個の
スロットが形成されている。
7はCPU回路、各種インターフェース回路、メモリ回
路等の信号処理回路8がそれぞれ機能毎に1枚のパッケ
ージとして形成されたサブボードである。サブボード7
の一端部には3個の雄型コネクタ9が取り付けられてお
り、また、サブボード7上の信号処理回路8はドライバ
回路IO及びレシーバ回路11を介してこれらのコネク
タ9に電気的に接続されている。
12は接続ユニットであり、この接続ユニット12はボ
ード13の一端部にバックボード1の縦3個のコネクタ
6にそれぞれ嵌合する3個の雄型コネクタ14と、反対
側の端部にサブボード7の3個のコネクタ9に嵌合する
雌型コネクタ15がそれぞれ取り付けられて構成されて
いる。また、接続ユニット12のボード13上にはドラ
イバ回路16、レシーバ回路17及びセレクタ回路18
が形成されている。ボード13のコネクタ14゜15が
設けられていない両側端部には、第3図に示されている
ような一対のガイド19が設けられており、このガイド
19は接続ユニット12の後方(サブボード7が接続さ
れるコネクタ15側〉に突き出すように設けられている
この接続ユニット12は、通常はコネクタ14がバック
ボード1のコネクタ6に嵌合されてバックボード1の全
てのスロットに実装されており、サブボード7はシステ
ム構成に応じて接続ユニット12に設けられたガイド1
9に沿って挿入され、接続ユニット12のコネクタ15
にサブボード7のコネクタ9が嵌合されることにより実
装されるようになっている。
電気的な構成は第3図に示されているとうりであり、接
続ユニット12がバックボードlに実装された状態で、
ドライバ回路16及びレシーバ回路17はデータ線2に
接続され、セレクタ回路18は制御線3に接続される。
また、レシーバ回路17はセレクタ回路18を介してド
ライバ回路16に接続されている。サブボード7が接続
ユニット12に実装された状態では、接続ユニット12
のレシーバ回路17がサブボード7のレシーバ回路11
に接続され、接続ユニット12のドライバ回路16がセ
レクタ回路18を介してサブボード7のドライバ回路1
0に接続される。本実施例におけるデータ線2は2n本
で構成され、それぞれn本づつの送受信分離タイプの構
成となっており、セレクタ回路18により選択的にレシ
ーバ回路17で受信したデータを直接ドライバ回路16
を介して帰還させることができるようになっている。
これは機器の試験等に用いるものである。
本実施例によれば、バックボード1の全てのスロットに
接続ユニット12を接続しておき、この接続ユニツ) 
12にサブボード7を適宜実装するように構成している
。この接続ユニット12はドライバ回路16及びレシー
バ回路17を有しているから、データ線2側からみたイ
ンピーダンス特性は、サブボード7の挿抜状態に拘わら
ず常に一定に見えるようになる。そして、通電状態での
サブボード7の挿抜によって生じるノイズは、ドライバ
回路16及びレシーバ回路17により吸収され、バス上
を伝送されている信号に影響することがない。
尚、本実施例においては、バス布線4は送受信分離タイ
プとして説明したが、本発明はこれに限定されず、n本
のデータ線による送受信共有タイプでも適用可能なこと
はいうまでもない。
第4図は本発明の他の実施例を示す構成図である。バッ
クボード21上には、バス布線22がパターン化されて
形成され、バス布線22の両端は終端抵抗回路23によ
りそれぞれ終端されている。
バックボード1上にはバス布線22に電気的に接続され
た複数のコネクタ24が配置されているとともに、各コ
ネクタ24間のバス布線22はその途中で切断され、こ
の切断された部分にドライバ/レシーバ回路25が介装
・接続されて構成されている。本実施例は原理的には上
述した一実施例と同様だが、接続ユニットは設けず、ド
ライバ/レシーバ回路をバックボード上に形成して構成
したものである。各コネクタ間にドライバ/レシーバ回
路を形成するから、バックボードの面積に対するサブボ
ードの実装密度は減少するが、一実施例と同様の効果を
得ることができるものである。
尚、上述した2つの実施例において、ドライバ回路及び
レシーバ回路の増設による遅延時間がタイミング的に無
視できないような場合には、フリップフロップ回路で一
段波形成形回路を構成し、これを適宜設けて対応する。
フリップフロップ回路の増設によりサブボード間の信号
転送遅延は増加するが、同期式のバスであれば通常本遅
延の増加は問題とならないことが多い。
発明の効果 本発明は以上詳述したように構成したから、バックボー
ドへのサブボードの実装状態によって、あるいは通電状
態でのサブボードの挿抜によって、バス上を伝送される
信号が劣化することのないバススロット構造を提供でき
るという効果を奏する。
【図面の簡単な説明】
第1図は本発明一実施例の機械的構成を示す斜視図、 第2図は本発明一実施例の機械的構成を示す側面図、 第3図は本発明一実施例の電気的構成を示すブロック図
、 第4図は本発明性の実施例の構成を示す図、第5図は従
来構成を示す斜視図である。 1・・・バックボード、 4・・・バス布線、 6.9,14.1 7・・・サブボード、 12・・・接続ユニット、 10.16・・・ドライバ回路、 11.17・・・レシーバ回路。 5・・・コネクタ、

Claims (2)

    【特許請求の範囲】
  1. (1) バス線(4)が布線されたバックボード(1)
    上にコネクタを介して複数のサブボード(7)を挿抜可
    能に実装してシステムを構成するようにしたバススロッ
    ト構造において、 前記バックボード(1)のコネクタ(6)に嵌合するコ
    ネクタ(14)及び前記サブボード(7)のコネクタ(
    9)に嵌合するコネクタ(15)を有し、該バックボー
    ド用のコネクタ(14)と該サブボード用のコネクタ(
    15)間にドライバ回路(16)及びレシーバ回路(1
    7)を介装・接続してなる接続ユニット(12)を、前
    記バックボード(1)に挿入実装しておき、 この接続ユニット(12)にサブボード(7)を挿入実
    装するようにしたことを特徴とするバススロット構造。
  2. (2) バス線(22)が布線されたバックボード(2
    1)上にコネクタを介して複数のサブボードを挿抜可能
    に実装してシステムを構成するようにしたバススロット
    構造において、 前記バックボード(21)上に設けられた各コネクタ(
    24)間にドライバ回路及びレシーバ回路(25)をそ
    れぞれ介装・接続したことを特徴とするバススロット構
    造。
JP22317089A 1989-08-31 1989-08-31 バススロット構造 Pending JPH0387959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22317089A JPH0387959A (ja) 1989-08-31 1989-08-31 バススロット構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22317089A JPH0387959A (ja) 1989-08-31 1989-08-31 バススロット構造

Publications (1)

Publication Number Publication Date
JPH0387959A true JPH0387959A (ja) 1991-04-12

Family

ID=16793900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22317089A Pending JPH0387959A (ja) 1989-08-31 1989-08-31 バススロット構造

Country Status (1)

Country Link
JP (1) JPH0387959A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004510229A (ja) * 2000-09-22 2004-04-02 ジステモニック・アクチエンゲゼルシヤフト プロセッサバス構成

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004510229A (ja) * 2000-09-22 2004-04-02 ジステモニック・アクチエンゲゼルシヤフト プロセッサバス構成

Similar Documents

Publication Publication Date Title
US6328572B1 (en) Motherboard with board having terminating resistance
US6142830A (en) Signaling improvement using extended transmission lines on high speed DIMMS
US6252163B1 (en) Connecting cable, communications device and communication method
US6902433B1 (en) Connector receptacle
KR19990076547A (ko) 회로 모듈_
JPH11177189A (ja) プリント基板上配線の終端構造
JPS6367845A (ja) 一定の電気特性を有するバス構造
CN110362525B (zh) 一种基于cpld实现多串口切换的方法、系统和板卡
JP2669855B2 (ja) 通信装置、この通信装置に用いる星形回路及びこの星形回路を具える装置
US4445048A (en) High speed ribbon cable bus
JPH0387959A (ja) バススロット構造
JPH10124211A (ja) 基板接続装置
US5291072A (en) Crosstalk-reduced transmission device
JPS618863A (ja) コネクタ
JPH06120636A (ja) 基板間接続構造
JPS581445B2 (ja) カイロトウサイヨウカ−ドジツソウホウ
GB2074824A (en) High speed ribbon cable bus
JPS581446B2 (ja) インタ−フエ−スカイロブジツソウホウ
JP2850790B2 (ja) 配線筐体を用いた配線システム
US20030079044A1 (en) Noise suppresion for network transceivers
JP3008198B2 (ja) アダプタ
JP2833890B2 (ja) V.24/v.28 ・v.35 兼用インタフェース回路
JP2688300B2 (ja) 二重化回路装置
JPH05341892A (ja) 情報処理装置
JPH02184097A (ja) 電子機器筐体の基板取付構造