JPS63206817A - バス伝送方式 - Google Patents
バス伝送方式Info
- Publication number
- JPS63206817A JPS63206817A JP4057187A JP4057187A JPS63206817A JP S63206817 A JPS63206817 A JP S63206817A JP 4057187 A JP4057187 A JP 4057187A JP 4057187 A JP4057187 A JP 4057187A JP S63206817 A JPS63206817 A JP S63206817A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- backboard
- transceiver
- package
- packages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 15
- 239000004020 conductor Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電子計算機等のデータ処理システムに用いられ
るバス伝送方式に関する。
るバス伝送方式に関する。
（従来の技１１ｔｒ）
データ処理システムに使用されるＬＳＩは一般に第２図
（ａ）に示すような実装形態をとっていた。すなわちＬ
ＳＩｌ０はプリント基板１に実装され（ＬＳＩその他の
電子部品が実装きれたプリント基板をパッケージと称す
る）、さらにこれら複数枚のパッケージはバックボード
２と呼ばれるプリント基板２にコネクタ３を介して実装
されている。各パッケージ上にあるＬＳＩｌ０間のデー
タ伝送は、プリント基板１に設けられたパターン２１、
コネクタ３、バックボード２のパターン２０を介して行
なわれる。
（ａ）に示すような実装形態をとっていた。すなわちＬ
ＳＩｌ０はプリント基板１に実装され（ＬＳＩその他の
電子部品が実装きれたプリント基板をパッケージと称す
る）、さらにこれら複数枚のパッケージはバックボード
２と呼ばれるプリント基板２にコネクタ３を介して実装
されている。各パッケージ上にあるＬＳＩｌ０間のデー
タ伝送は、プリント基板１に設けられたパターン２１、
コネクタ３、バックボード２のパターン２０を介して行
なわれる。
一方データ処理システムでは、このような実装形態にお
いて各パッケージ間のデータ伝送を行なう場合、バス伝
送方式という信号伝送方式を広く採用している。第２ｅ
ｉＯ（ａ）の装置におけるバス伝送方式を同図（ｂ）に
回路図で示す、この方式はバックボードｚ上の１木の信
号パターン２０を複数のパッケージが共有して使用する
方式で、各パッケージに信号の送受を行なうバストラン
シーバ１１をおき、各バストランシーバのバス入出力端
子はバックボード上の信号パターン２０に接続されてい
る。バストランシーバ１１は各パッケージ上に設けられ
たＬＳＩｌ０の中の一つの回路である。このようにバス
で相互間を接続することにより任意のパッケージ間の信
号の送受を行なうことが出来る。
いて各パッケージ間のデータ伝送を行なう場合、バス伝
送方式という信号伝送方式を広く採用している。第２ｅ
ｉＯ（ａ）の装置におけるバス伝送方式を同図（ｂ）に
回路図で示す、この方式はバックボードｚ上の１木の信
号パターン２０を複数のパッケージが共有して使用する
方式で、各パッケージに信号の送受を行なうバストラン
シーバ１１をおき、各バストランシーバのバス入出力端
子はバックボード上の信号パターン２０に接続されてい
る。バストランシーバ１１は各パッケージ上に設けられ
たＬＳＩｌ０の中の一つの回路である。このようにバス
で相互間を接続することにより任意のパッケージ間の信
号の送受を行なうことが出来る。
このような接続におけるあるバストランシーバ１１の入
出力端子から他のバストランシーバの入出力端子までの
信号の伝搬遅延時間（バスの伝搬遅延時間）ｔｄは一般
に次の式であられされる。
出力端子から他のバストランシーバの入出力端子までの
信号の伝搬遅延時間（バスの伝搬遅延時間）ｔｄは一般
に次の式であられされる。
ここで、ｔｓ：信号パターン２０の伝搬遅延時間Ｃ０：
信号パターン２０の外電容量 ＣＬ：バストランシーバ１１の入出力端子の静電容量 Ｃ２：信号パターン２１の静電容量 Ｃｃ：コネクタ３の静電容量（３１） ｋ：係数 今に−１とするとＣＬ 、 Ｃｐ 、 Ｃｃは正の値で
あるからｔｄはｔｏより大きな値となる。つまりあるバ
ストランシーバの入出力端子から他のバストランシーバ
の入出力端子までの信号の伝搬遅延時間ｔｄはＣＬ 、
Ｃｐ 、 Ｃｃがあるから信号パターン２０の伝搬遅
延時間ｔ、より大きくなる。一般にｔｄは小きいほどデ
ータ処理システムの性能は向上するのでこのｔｄを小さ
くすることが望まれていた。
信号パターン２０の外電容量 ＣＬ：バストランシーバ１１の入出力端子の静電容量 Ｃ２：信号パターン２１の静電容量 Ｃｃ：コネクタ３の静電容量（３１） ｋ：係数 今に−１とするとＣＬ 、 Ｃｐ 、 Ｃｃは正の値で
あるからｔｄはｔｏより大きな値となる。つまりあるバ
ストランシーバの入出力端子から他のバストランシーバ
の入出力端子までの信号の伝搬遅延時間ｔｄはＣＬ 、
Ｃｐ 、 Ｃｃがあるから信号パターン２０の伝搬遅
延時間ｔ、より大きくなる。一般にｔｄは小きいほどデ
ータ処理システムの性能は向上するのでこのｔｄを小さ
くすることが望まれていた。
（発明が解決しようとする問題点）
上述したように従来のバス伝送方式では、バストランシ
ーバを備えるＬＳＩが各パッケージ上に実装されていた
から、前弐でのＣＣ及びＣ１が付加されてバスの伝搬遅
延時間ｔｄが大きくなり、このためデータ処理システム
の性能を低下させていた。
ーバを備えるＬＳＩが各パッケージ上に実装されていた
から、前弐でのＣＣ及びＣ１が付加されてバスの伝搬遅
延時間ｔｄが大きくなり、このためデータ処理システム
の性能を低下させていた。
（問題点を解決するための手段）
前述の問題点を解決するために本発明が提供するバス伝
送方式は、プリント基板に電子部品を搭載してなる複数
のパッケージと、これらパッケージが装着されるバック
ボードとからなり、前記バックボードは前記パッケージ
がそれぞれ嵌合される複数のコネクタと、これらコネク
タを相互に接続する導体パターンとを備え、前記各パッ
ケージに対応してバストランシーバ回路すたはバスドラ
イバ回路若しくはバスレシーバ回路からなるバス入出力
回路が備えてあり、前記各パッケージは前記バス入出力
回路を介することにより前記導体パターンを共通信号路
として相互にデータの授受を行なうバス伝送方式におい
て、前記バス入出力回路が前記バックボードに設けてあ
ることを特徴とする。
送方式は、プリント基板に電子部品を搭載してなる複数
のパッケージと、これらパッケージが装着されるバック
ボードとからなり、前記バックボードは前記パッケージ
がそれぞれ嵌合される複数のコネクタと、これらコネク
タを相互に接続する導体パターンとを備え、前記各パッ
ケージに対応してバストランシーバ回路すたはバスドラ
イバ回路若しくはバスレシーバ回路からなるバス入出力
回路が備えてあり、前記各パッケージは前記バス入出力
回路を介することにより前記導体パターンを共通信号路
として相互にデータの授受を行なうバス伝送方式におい
て、前記バス入出力回路が前記バックボードに設けてあ
ることを特徴とする。
（実施例）
次に本発明について図面を参照して説明する。
第１図（ａ）は本発明によるバス伝送方式の一実施例の
構造を示す斜視図、第１図（ｂ）は本図（ａ）実施例の
回路図である。電子部品を実装した複数枚のプリンｉ基
板１（パッケージ）はコネクタ３を介してバッグボード
２に実装されていル、又バストランシーバ１１を備える
複数個のＬＳｌｌｏはバックボード２に実装され、従っ
て各パッケージに対応したバストランシーバ１１はバッ
クボード２上に実装されたこととなり、さらに各バスト
ランシーバ１１はバックボード上のパターン２０により
バスに接続されている。このバストランシーバ１１はバ
スドライバ又はバスレシーバであってもよい。
構造を示す斜視図、第１図（ｂ）は本図（ａ）実施例の
回路図である。電子部品を実装した複数枚のプリンｉ基
板１（パッケージ）はコネクタ３を介してバッグボード
２に実装されていル、又バストランシーバ１１を備える
複数個のＬＳｌｌｏはバックボード２に実装され、従っ
て各パッケージに対応したバストランシーバ１１はバッ
クボード２上に実装されたこととなり、さらに各バスト
ランシーバ１１はバックボード上のパターン２０により
バスに接続されている。このバストランシーバ１１はバ
スドライバ又はバスレシーバであってもよい。
（発明の効果）
以上説明したように、本発明によるバス伝送方式におい
てはバストランシーバがバックボード上に実装されてい
るから、前述の（１）式の中のＣｃ及びＣｐが存在しな
いので、バスの伝搬遅延時間ｔｄは従来技術によるそれ
より小さくなる。これによりデータ処理システムの性能
が向上する。本発明にはこのような効果がある。
てはバストランシーバがバックボード上に実装されてい
るから、前述の（１）式の中のＣｃ及びＣｐが存在しな
いので、バスの伝搬遅延時間ｔｄは従来技術によるそれ
より小さくなる。これによりデータ処理システムの性能
が向上する。本発明にはこのような効果がある。
【図面の簡単な説明】
第１図（ａ）は本発明によるバス伝送方式の一実施例の
構造を示す斜視図、第１図（ｂ）は第１図（ＳＬ）実施
例の回路図、第２図（ａ）は従来技術によるバス伝送方
式の構造を示す斜視図、第２図（ｂ）は第２図（ａ）の
バス伝送方式を示す回路図である。 １・・・パッケージ、２・・・バックボード、３・・・
フネクタ、１０・・・ＬＳＩ、１１・・・バストランシ
ーバ、２０・・・バス、２１・・・パターン。
構造を示す斜視図、第１図（ｂ）は第１図（ＳＬ）実施
例の回路図、第２図（ａ）は従来技術によるバス伝送方
式の構造を示す斜視図、第２図（ｂ）は第２図（ａ）の
バス伝送方式を示す回路図である。 １・・・パッケージ、２・・・バックボード、３・・・
フネクタ、１０・・・ＬＳＩ、１１・・・バストランシ
ーバ、２０・・・バス、２１・・・パターン。
Claims (1)
- プリント基板に電子部品を搭載してなる複数のパッケ
ージと、これらパッケージが装着されるバックボードと
からなり、前記バックボードは前記パッケージがそれぞ
れ嵌合される複数のコネクタと、これらコネクタを相互
に接続する導体パターンとを備え、前記各パッケージに
対応してバストランシーバ回路またはバスドライバ回路
若しくはバスレシーバ回路からなるバス入出力回路が備
えてあり、前記各パッケージは前記バス入出力回路を介
することにより前記導体パターンを共通信号路として相
互にデータの授受を行なうバス伝送方式において、前記
バス入出力回路が前記バックボードに設けてあることを
特徴とするバス伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4057187A JPS63206817A (ja) | 1987-02-23 | 1987-02-23 | バス伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4057187A JPS63206817A (ja) | 1987-02-23 | 1987-02-23 | バス伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63206817A true JPS63206817A (ja) | 1988-08-26 |
Family
ID=12584162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4057187A Pending JPS63206817A (ja) | 1987-02-23 | 1987-02-23 | バス伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63206817A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110727624A (zh) * | 2019-09-03 | 2020-01-24 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种背板总线互联装置 |
-
1987
- 1987-02-23 JP JP4057187A patent/JPS63206817A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110727624A (zh) * | 2019-09-03 | 2020-01-24 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种背板总线互联装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001042981A (ja) | マザーボード | |
| US6046653A (en) | Printed circuit board unit with a wiring line providing termination resistance | |
| US4744076A (en) | Bus structure having constant electrical characteristics | |
| US4445048A (en) | High speed ribbon cable bus | |
| JPS63206817A (ja) | バス伝送方式 | |
| US6587907B1 (en) | System and method for generating a clock delay within an interconnect cable assembly | |
| EP0836302A2 (en) | Communication system having a closed loop bus structure | |
| US5166865A (en) | Compliancy tolerant pattern for circuit carrying substrate | |
| US20100323535A1 (en) | System and Apparatus for Reducing Crosstalk | |
| US6836810B1 (en) | Backplane system using incident waveform switching | |
| US6708243B1 (en) | Computer assembly with stub traces coupled to vias to add capacitance at the vias | |
| US6912595B2 (en) | Noise suppresion for network transceivers | |
| CA1167121A (en) | High speed ribbon cable bus | |
| JPH0387959A (ja) | バススロット構造 | |
| JPH03165473A (ja) | コネクタ | |
| JP2001094032A (ja) | 半導体装置 | |
| CN210725503U (zh) | 高速信号的pcb组件及包含该组件的电子设备 | |
| JPH0786509A (ja) | 半導体集積回路 | |
| US11304289B1 (en) | Method and apparatus for near-end crosstalk reduction | |
| JP2002042926A (ja) | 積層型電子回路パッケージ構造 | |
| JP2833890B2 (ja) | Ｖ．２４／ｖ．２８ ・ｖ．３５ 兼用インタフェース回路 | |
| JPH02153597A (ja) | 電子装置の実装構造 | |
| JPS6111912Y2 (ja) | ||
| JPS6347106Y2 (ja) | ||
| JP3166721B2 (ja) | 積層型半導体装置のスタック構造 |