JPS6347106Y2 - - Google Patents
Info
- Publication number
- JPS6347106Y2 JPS6347106Y2 JP1980183006U JP18300680U JPS6347106Y2 JP S6347106 Y2 JPS6347106 Y2 JP S6347106Y2 JP 1980183006 U JP1980183006 U JP 1980183006U JP 18300680 U JP18300680 U JP 18300680U JP S6347106 Y2 JPS6347106 Y2 JP S6347106Y2
- Authority
- JP
- Japan
- Prior art keywords
- data
- data sending
- bus
- buses
- sending
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 description 3
- 230000004308 accommodation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Description
【考案の詳細な説明】
本考案は、データ・バス回路に関し、特に、デ
ータ処理システムにおけるデータ送出側装置とデ
ータ受信側装置の間のデータ・バスの本数を減ら
すことを可能にしたデータ・バス回路に関する。
ータ処理システムにおけるデータ送出側装置とデ
ータ受信側装置の間のデータ・バスの本数を減ら
すことを可能にしたデータ・バス回路に関する。
データ処理システムにおける各種の装置は、一
般に、LSI等の半導体モジユールが複数個、プリ
ント板パツケージに搭載され、そのプリント板パ
ツケージが複数枚、バツクボードに接続され、ま
た、プリント板パツケージやバツクボードからケ
ーブルが接続されて装置が構成されるようになつ
ている。そして、プリント板パツケージやバツク
ボードに接続可能なケーブルの信号線数は、その
プリント板パツケージやバツクボードに搭載でき
るゲート数やピン数や物理的な大きさ等によつて
制約されている。
般に、LSI等の半導体モジユールが複数個、プリ
ント板パツケージに搭載され、そのプリント板パ
ツケージが複数枚、バツクボードに接続され、ま
た、プリント板パツケージやバツクボードからケ
ーブルが接続されて装置が構成されるようになつ
ている。そして、プリント板パツケージやバツク
ボードに接続可能なケーブルの信号線数は、その
プリント板パツケージやバツクボードに搭載でき
るゲート数やピン数や物理的な大きさ等によつて
制約されている。
装置間でデータの授受を行なう場合、データ送
出側装置とデータ受信側装置の間にデータ・バス
がもうけられ、このデータ・バスを介してデータ
転送が行なわれるようにされているが、データ送
出側装置が複数存在する場合、データ送出側装置
とデータ受信側装置の間のケーブル本数が増大す
るとともに、場合によつては、データ受信側装置
にすべてのケーブルを収容しきれなくなるケース
も生じてくる。また、データ送出側装置とデータ
受信側装置が離れていて、装置内の一般の論理素
子のみで結合することができず、専用のドライバ
回路、レシーバ回路をもうけなくてはならないよ
うな場合には、ケーブル本線の増大とともに、そ
のコストが大幅に上昇することになる。
出側装置とデータ受信側装置の間にデータ・バス
がもうけられ、このデータ・バスを介してデータ
転送が行なわれるようにされているが、データ送
出側装置が複数存在する場合、データ送出側装置
とデータ受信側装置の間のケーブル本数が増大す
るとともに、場合によつては、データ受信側装置
にすべてのケーブルを収容しきれなくなるケース
も生じてくる。また、データ送出側装置とデータ
受信側装置が離れていて、装置内の一般の論理素
子のみで結合することができず、専用のドライバ
回路、レシーバ回路をもうけなくてはならないよ
うな場合には、ケーブル本線の増大とともに、そ
のコストが大幅に上昇することになる。
また装置内においても、バツクボード内におい
ても、プリント板パツケージ内においても、同様
の問題が存在する。すなわち、ある回路とある回
路との間で、データ転送を行う為にデータ・バス
が設けられる場合、データ・バスの大きさによつ
ては、上述のように、LSI等の半導体モジユール
が、あるいはプリント板パツケージが、あるいは
バツクボードが良好には構成できなくなることが
ある。
ても、プリント板パツケージ内においても、同様
の問題が存在する。すなわち、ある回路とある回
路との間で、データ転送を行う為にデータ・バス
が設けられる場合、データ・バスの大きさによつ
ては、上述のように、LSI等の半導体モジユール
が、あるいはプリント板パツケージが、あるいは
バツクボードが良好には構成できなくなることが
ある。
本考案は、上記問題点を解決し、データ・バス
が大きくても、あるいはデータ送出側装置の数が
増加しても、データ受信側装置における端子ピン
および受信ゲート回路の数を増加させず、少ない
金物量でデータ・バス転送を行なえるようにする
ことを目的とし、そしてそのため本考案は、2つ
のデータ送出側装置20,21における複数のデ
ータ送出ポート40〜43と単一のデータ受信側
装置22の間に設けられるべきデータバスを各デ
ータ送出側装置20,21において、該各データ
送出ポート40〜43毎に2分割し、該2分割さ
れたバスの一方はそれぞれ自データ送出側装置に
おける一方のオアゲート手段44,47を介して
該データ受信側装置に直接出力するとともに、各
データ送出側装置において該2分割されたバスの
他方は、それぞれ、一担自データ送出装置の他方
のオアゲート手段45,46を介し、それぞれ他
データ送出装置の該一方のオアゲート手段44,
47に入力し、かつ各オアゲート手段の入力部に
おいて該オアゲート手段へのすべての入力をゲー
ト制御せしめることにより該データ受信側装置へ
入力するバスの本数をデータ送出側装置のデータ
送出ポート1つ当りの本来の出力バスの本数と同
一とするようにしたことを特徴とする。
が大きくても、あるいはデータ送出側装置の数が
増加しても、データ受信側装置における端子ピン
および受信ゲート回路の数を増加させず、少ない
金物量でデータ・バス転送を行なえるようにする
ことを目的とし、そしてそのため本考案は、2つ
のデータ送出側装置20,21における複数のデ
ータ送出ポート40〜43と単一のデータ受信側
装置22の間に設けられるべきデータバスを各デ
ータ送出側装置20,21において、該各データ
送出ポート40〜43毎に2分割し、該2分割さ
れたバスの一方はそれぞれ自データ送出側装置に
おける一方のオアゲート手段44,47を介して
該データ受信側装置に直接出力するとともに、各
データ送出側装置において該2分割されたバスの
他方は、それぞれ、一担自データ送出装置の他方
のオアゲート手段45,46を介し、それぞれ他
データ送出装置の該一方のオアゲート手段44,
47に入力し、かつ各オアゲート手段の入力部に
おいて該オアゲート手段へのすべての入力をゲー
ト制御せしめることにより該データ受信側装置へ
入力するバスの本数をデータ送出側装置のデータ
送出ポート1つ当りの本来の出力バスの本数と同
一とするようにしたことを特徴とする。
以下、本考案を図面により説明する。
第1図は従来のデータ・バス回路例を示すもの
であり、複数のデータ送出側装置1〜4と単一の
データ受信側装置5の間でデータ授受を行なう場
合、データ送出側装置1〜4内のデータ送出ポー
ト6〜9とデータ受信側装置5内のデータ受信ポ
ート10の間にデータ・バス10〜13とオアゲ
ート14をもうけて、データ授受を行なうように
している。
であり、複数のデータ送出側装置1〜4と単一の
データ受信側装置5の間でデータ授受を行なう場
合、データ送出側装置1〜4内のデータ送出ポー
ト6〜9とデータ受信側装置5内のデータ受信ポ
ート10の間にデータ・バス10〜13とオアゲ
ート14をもうけて、データ授受を行なうように
している。
各データ・バスの信号数をそれぞれ8バイトB
とすると、受信側装置5においては、32バイト分
のケーブル収容端子が必要となり、金物量が極め
て大となり、標準パツケージ等は使用できず、専
用のパツケージをもうけなければならない。また
場合によつては、物理的に実現できないというこ
ともありうる。
とすると、受信側装置5においては、32バイト分
のケーブル収容端子が必要となり、金物量が極め
て大となり、標準パツケージ等は使用できず、専
用のパツケージをもうけなければならない。また
場合によつては、物理的に実現できないというこ
ともありうる。
本考案は、第1図図示のデータ・バス10〜1
3を削減するようにしたものであり、第2図に本
考案の実施例を示す。第2図において、20と2
1はデータ送出側装置、22はデータ受信側装
置、40,41,42,43はデータ送出ポー
ト、25はデータ受信ポート、44〜47はオア
ゲート、30と31は送/受信装置間のバス、3
2と33はデータ送出側装置間を接続するバスで
ある。
3を削減するようにしたものであり、第2図に本
考案の実施例を示す。第2図において、20と2
1はデータ送出側装置、22はデータ受信側装
置、40,41,42,43はデータ送出ポー
ト、25はデータ受信ポート、44〜47はオア
ゲート、30と31は送/受信装置間のバス、3
2と33はデータ送出側装置間を接続するバスで
ある。
本考案においては、データ送出側装置20また
は21において各送出ポートが接続されるバスを
2分割し、分割された半分のバスの一方はオアゲ
ート44または47を介して直接、受信側へ接続
し、残り半分のバスは自装置のオアゲート45ま
たは46を介して他装置のオアゲート44または
47を介して受信側へ接続するようにしている。
は21において各送出ポートが接続されるバスを
2分割し、分割された半分のバスの一方はオアゲ
ート44または47を介して直接、受信側へ接続
し、残り半分のバスは自装置のオアゲート45ま
たは46を介して他装置のオアゲート44または
47を介して受信側へ接続するようにしている。
このため、データ受信側装置22へ入力するデ
ータ・バスの本数は、データ送出側装置1台当り
の本来の出力バスの本数と同一となり、第1図の
如き従来方式で接続した場合と比較すると半減す
る。なお、第2図において、×印で示した個所は
論理的に不導通とすることを意味している。
ータ・バスの本数は、データ送出側装置1台当り
の本来の出力バスの本数と同一となり、第1図の
如き従来方式で接続した場合と比較すると半減す
る。なお、第2図において、×印で示した個所は
論理的に不導通とすることを意味している。
又、第2図の実施例においては、バスを単に2
分割するのみならず、2つのデータ送出源からの
データ・バスをオアゲート44と45,46と4
7によつてまとめるようにしている。
分割するのみならず、2つのデータ送出源からの
データ・バスをオアゲート44と45,46と4
7によつてまとめるようにしている。
第3図は、第2図の回路で使用されるオアゲー
ト44〜47の具体回路例であり、制御信号によ
り3つの入力バスのいずれかを出力するよう構成
されている。
ト44〜47の具体回路例であり、制御信号によ
り3つの入力バスのいずれかを出力するよう構成
されている。
ここで、第2図の実施例において×印で示した
個所の配線は本来、不要なものであり、削除可能
なものであるが、物理的にもうけておくことによ
り、各装置内のオアゲート回路がすべて同一構成
となる利点を生じる。更に、外部から固定的な制
御信号を与えることによつて×印の機能が実現で
きるため、データ・バス回路としても同一構成を
とれる利点を生じる。すなわちデータ送出側装置
20,21は同一構成とすることができる。
個所の配線は本来、不要なものであり、削除可能
なものであるが、物理的にもうけておくことによ
り、各装置内のオアゲート回路がすべて同一構成
となる利点を生じる。更に、外部から固定的な制
御信号を与えることによつて×印の機能が実現で
きるため、データ・バス回路としても同一構成を
とれる利点を生じる。すなわちデータ送出側装置
20,21は同一構成とすることができる。
以上説明したように、本考案によればデータ送
出側装置とデータ受信側装置の間のデータ・バス
の本数を削減することができ、さらに、データ送
出側装置の数を増していつてもデータ受信側装置
の受信インタフエース部を変更しないで済むとい
う大きな効果を奏し、その実用的価値は極めて大
である。また装置間に限定されることなく、バツ
クボード間、プリント板パツケージ間、半導体モ
ジユール間において適用することも可能で極めて
可用性が大きい。
出側装置とデータ受信側装置の間のデータ・バス
の本数を削減することができ、さらに、データ送
出側装置の数を増していつてもデータ受信側装置
の受信インタフエース部を変更しないで済むとい
う大きな効果を奏し、その実用的価値は極めて大
である。また装置間に限定されることなく、バツ
クボード間、プリント板パツケージ間、半導体モ
ジユール間において適用することも可能で極めて
可用性が大きい。
第1図は従来のデータ・バス回路例、第2図は
本考案の実施例のデータ・バス回路、第3図は第
2図の実施例で使用されるオアゲートである。 図中、20と21はデータ送出側装置、22は
データ受信側装置、40〜43はデータ送出ポー
ト、25はデータ受信ポート、44〜47はオア
ゲートである。
本考案の実施例のデータ・バス回路、第3図は第
2図の実施例で使用されるオアゲートである。 図中、20と21はデータ送出側装置、22は
データ受信側装置、40〜43はデータ送出ポー
ト、25はデータ受信ポート、44〜47はオア
ゲートである。
Claims (1)
- 2つのデータ送出側装置20,21における複
数のデータ送出ポート40〜43と単一のデータ
受信側装置22の単一の受信ポート25の間に設
けられるべきデータバスを各データ送出側装置2
0,21において、該各データ送出ポート40〜
43毎に出力を2分割し、該2分割された出力の
一方はそれぞれ自データ送出側装置における一方
のオアゲート手段44,47に入力するととも
に、各データ送出側装置において該2分割された
出力の他方は、それぞれ一担自データ送出装置の
他方のオアゲート手段45,46及びデータ送出
装置間接続バス32,33を介し、それぞれ他デ
ータ送出装置の該一方のオアゲート手段44,4
7に入力し、該オアゲート手段45,46により
いずれか1つの出力をセレクトして該オアゲート
手段44,47に入力し、該オアゲート手段4
4,47により対となる出力をセレクトし、デー
タバス30とデータバス31に各々出力せしめる
ことにより該データ受信側装置22へ入力するバ
スの本数をデータ送出側装置のデータ送出ポート
1つ当りの本来の出力バスの同一とするようにし
たことを特徴とするデータ・バス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1980183006U JPS6347106Y2 (ja) | 1980-12-19 | 1980-12-19 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1980183006U JPS6347106Y2 (ja) | 1980-12-19 | 1980-12-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57106028U JPS57106028U (ja) | 1982-06-30 |
JPS6347106Y2 true JPS6347106Y2 (ja) | 1988-12-06 |
Family
ID=29981878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1980183006U Expired JPS6347106Y2 (ja) | 1980-12-19 | 1980-12-19 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6347106Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6014304A (ja) * | 1983-07-05 | 1985-01-24 | Nec Corp | 障害通知方式 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS515901A (ja) * | 1974-07-03 | 1976-01-19 | Nippon Denso Co | Hikarihaisensochi |
JPS549565A (en) * | 1977-06-02 | 1979-01-24 | Fujitsu Ltd | Terminating circuit |
-
1980
- 1980-12-19 JP JP1980183006U patent/JPS6347106Y2/ja not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS515901A (ja) * | 1974-07-03 | 1976-01-19 | Nippon Denso Co | Hikarihaisensochi |
JPS549565A (en) * | 1977-06-02 | 1979-01-24 | Fujitsu Ltd | Terminating circuit |
Also Published As
Publication number | Publication date |
---|---|
JPS57106028U (ja) | 1982-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5416909A (en) | Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor | |
JPS6450150A (en) | Fault tolerant digital data processor with improved input/output controller | |
CA1227864A (en) | Interrupt bus structure | |
US4322794A (en) | Bus connection system | |
KR950033873A (ko) | 다수의 데이타송수신기에 의해 로컬버스 부하의 버스마스터 소유를 집적하는 장치 및 방법 | |
US5511229A (en) | Data processing system having a switching network connecting multiple peripheral devices using data paths capable of different data bus widths | |
JPS6347106Y2 (ja) | ||
US6167474A (en) | Apparatus and method for distributed arbitration of shared resources | |
US6128691A (en) | Apparatus and method for transporting interrupts from secondary PCI busses to a compatibility PCI bus | |
US20030110338A1 (en) | Method and apparatus for emulating computer buses using point-to-point techniues | |
EP0344677A2 (en) | Microprocessor system | |
JPH03164959A (ja) | 計算機システム構築法 | |
US4484309A (en) | Magnetic bubble memory device | |
EP0063140A1 (en) | Data communication bus structure | |
JPH0212754Y2 (ja) | ||
JPH07104795B2 (ja) | エラ−検出方式 | |
JPH0795734B2 (ja) | ポ−リング通信用回路 | |
JPS61166667A (ja) | マルチプロセツサ−システム | |
JPH0540516A (ja) | Nc装置通信システム及びnc装置 | |
JPH06267622A (ja) | パッケージ間信号伝送装置 | |
JPH0437386A (ja) | ハイウェイ接続方式 | |
JPS6336355A (ja) | シリアル・バス・インタ−フエイス回路 | |
JPS5536830A (en) | Multiprocessor control system of copier | |
JPH05347610A (ja) | バスインターフェース回路 | |
JPH05183056A (ja) | 半導体集積回路 |