KR950033873A - 다수의 데이타송수신기에 의해 로컬버스 부하의 버스마스터 소유를 집적하는 장치 및 방법 - Google Patents

다수의 데이타송수신기에 의해 로컬버스 부하의 버스마스터 소유를 집적하는 장치 및 방법 Download PDF

Info

Publication number
KR950033873A
KR950033873A KR1019950000925A KR19950000925A KR950033873A KR 950033873 A KR950033873 A KR 950033873A KR 1019950000925 A KR1019950000925 A KR 1019950000925A KR 19950000925 A KR19950000925 A KR 19950000925A KR 950033873 A KR950033873 A KR 950033873A
Authority
KR
South Korea
Prior art keywords
scsi
local bus
integrated circuit
ethernet
communication
Prior art date
Application number
KR1019950000925A
Other languages
English (en)
Inventor
우 치-시웅
쿠오 체-젠
Original Assignee
레이 프리쯔
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이 프리쯔, 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 레이 프리쯔
Publication of KR950033873A publication Critical patent/KR950033873A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/128—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Bus Control (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 다수의 데이타 송수신기에 의해 단일 로컬버스부하의 버스마스터 소유를 집적하는 장치 및 방법을 제공한다. 집적회로는 (a) 로컬버스(예을 들면, PCI)에 연결하기 위한 다수의 제1로컬버스 인터페이스단자, (b) 제1외부 통신채널(예를 들면, SCSI)에 연결하기 위한 다수의 제2인터페이스단자, (c) 제2외부 통신채널(예를 들면, 이더넷)에 연결하기 위한 다수의 제3인터페이스단자, (d) 다수의 제1로컬버스 인터페이스단자에 연결되어, 대응하는 로컬버스와 인터페이스함으로써, 미리 정해진 부하를 로컬버스에 인가하는 로컬버스와 인터페이스함으로써, 미리 정해진 부하를 로컬버스에 인가하는 로컬버스 인터페이스수단, (e) 로컬버스 인터페이스수단, 제1통신채널(SCSI) 및 제2통신채널(이더넷)에 동작적으로 접속되어, 로컬버스 인터페이스 수단과 제1 및 제2외부 통신채널(예를 들면, SCSI 또는 이더넷)중에서 선택된 하나사이에서 신호를 선택적으로 루틴하기 위한 신호 다중송신수단 및, (f) 다중송신수단에 동작적으로 접속되어, 로컬버스 인터페이스수단의 전류-소유자로로서 제1 및 제2통신채널(예를 들면, SCSI 또는 이더넷)중 하나를 지정하고, 로컬버스 인터페이스수단과 로컬버스 인터페이스수단의 지정된 전류 - 소유자사이에 신호를 루틴하도록 다중송신수단을 제어하는 인테페이스 소유지정수단등을 가지고 있다.

Description

다수의 데이타송수신기에 의해 로컬버스 부하의 버스마스터 소유를 집적하는 장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 SCSI 인터페이스와 이더넷 인터페이스에 연결할 수 있는 PCI - 컴플라이언트 IC 칩을 포함하는 본 발명에 따른 컴퓨터시스템의 블록도, 제2도는 본 발명에 따른 PCI - 컴플라이언트 IC 칩의 기능도, 제3도는 SCSI 버스와 이더넷 케이블에 집적된 연결을 또한 제공하는 본 발명에 따른 PCI - 컴플라이언트 IC 칩에 대한 팩키징 핀아웃의 상면도, 제4도는 본 발명에 따른 PCI - 컴플라이언트 IC 칩에 대한 반도체횔 레이아웃 핀아웃의 상면도.

Claims (16)

  1. (a) 외부 로컬버스(102)에 연결하기 위한 다수의 제1로컬버스 인터 페이스단자(180), (b) 제1외부 통신 채널(SCSI)에 연결하기 위한 다수의 제2인터페이스단자(118), (c) 제2외부 통신채널(이더넷)에 연결하기 위한 다수의 제3인터페이스단자(128), (d) 다수의 제1로컬버스 인터페이스단자(180)에 연결되어, 대응하는 로컬 버스(102)와 인터페이스함으로써, 미리 정해진 부하를 로컬버스에 인가하는 로컬버스 인터페이스수단(170, 171), (e) 로컬버스 인터페이스수단(170, 171), 제1통신채널(SCSI) 및 제2통신채널(이더넷)에 동작적으로 접속되어, 로컬버스 인터페이스수단(170, 171)과 제1 및 제2외부 통신 채널(SCSI_ 또는 이더넷_)중에서 선택된 하나사이에서 신호를 선택적으로 루틴하기 위한 다중송신수단(160) 및, (f) 다중송신수단(160)에 동작적으로 접속되어, 로컬버스 인터페이스수단(170,171)의 전류-소유자로서 제 1 및 제2통신채널(SCSI_ 또는 이더넷_)중 하나를 지정하고, 로컬버스 인터페이스수단(170,171)과 로컬버스 인터페이스수단(170, 171)의 지정된 전류-소유자사이에 신호를 루틴하도록 다중송신수단(170, 171)의 지정된 전류-소유자사이에 신호를 루틴하도록 다중송신수단(160)을 제어하는 인터페이스 소유지정수단(150)등으로 이루어지는 것을 특징으로 하는 집적회로(105).
  2. 제1항에 있어서, 상기 외부 로컬버스(102)는 주변기기 구성부품 상호연결(PCI) 버스인 것을 특징으로 하는 직접회로(105).
  3. 제1항에 있어서, 상기 제1외부 통신채널은 소형컴퓨터 표준인터페이스(SCSI)인 것을 특징으로 하는 직접 회로(105).
  4. 제1항에 있어서, 직접회로는 다수의 제2인터페이스단자(118)에 동작적으로 접속된 SCSI통신 제어유니트(110)로 또한 이루어진 것을 특징으로 하는 직접회로(105).
  5. 제4항에 있어서, SCSI 통신 제어유니트(110)는 SCSI에 통신채널의 미리 규정된 통신프로토콜을 통해 차례로 나열하는 SCSI 통신-채널 상태-시퀀서(111), SCSI 데이타를 일시적으로 저장하고 전송하는 SCSI FIFO(115) 및 SCSI FIFO(115)와 로컬버스 인터페이스수단(170, 171)사이에서 데이타블록을 전송을 제어하는 SCSI DMA-콘드롤러(112)를 포함하는 것을 특징으로 하는 집적회로(105).
  6. 제1항에 있어서, 상기 제2부 통신채널은 이더넷채널인 것을 특징으로 하는 집적회로(105).
  7. 제6항에 있어서, 집적회로는 다수의 제3인터페이스단자(128)에 동작적으로 접속된 이더넷통신 콘트롤러 유니트(120)로 또한 이루어지는 것을 특징으로 하는 집적회로(105).
  8. 제7항에 있어서, 이더넷통신 콘트롤러 유니트(120)는 이더넷 통신채널의 미리 규정된 통신프로토콜을 통해 차례로 나열하는 이더넷 통신-채널상태-시퀀서(121), 이더넷 데이타를 일시적으로 저장하고 전송하는 이더넷 FIFO(125) 및, 이더넷 FIFO(125)와 로컬버스 인터페이스수단(170, 171) 사이에서 데이타블럭 전송을 제어하는 이더넷 DMA-콘트롤러(122)를 포함하는 것을 특징으로 하는 집적회로(105).
  9. 제7항에 있어서, 상기 제1외부 통신채널은 소형컴퓨터 표준인터페이스(SCSI)인 것을 특징으로 하는 집적회로(105).
  10. 제9항에 있어서, 집적회로는 다수의 제2인터페이스단자(118)에 동작적으로 접속된 SCSI 통신 콘트롤러 유니트(110)로 또한 이루어지는 것을 특징으로 하는 집적회로(105).
  11. 제10항에 있어서, SCSI 통신 콘트롤러 유니트(110)는 SCSI 통신채널의 미리 규정된 통신프로토콜을 통해 차례로 나열하는 SCSI 통신-채널상태 시퀀서(111), SCSI데이타를 일시적으로 저장하고 전송하는 SCSI FIFO(115) 및 SCSI FIFO(115)와 로컬버스 인터페이스수단(170,171) 사이에서 데이타블록 전송을 제어하는 SCSI DMA-콘트롤러(112)를 포함하는 것을 특징으로 하는 집적회로(105).
  12. 제1항에 있어서, 상기 제2외부 통신채널은 아날로그 신호 기초채널인 것을 특징으로 하는 집적회로(105).
  13. 제12항에 있어서, 다수의 제1로컬버스 인터페이스단자(180)는 집적회로기판의 주변의 제1부분둘레에 위치하고 있으며 다수의 제3인터페이스단자(128)는 집적회로기판 주변의 마주하는 제2부분둘레에 위치하고 있는 것을 특징으로 하는 집적회로(105).
  14. 제13항에 있어서, 집적회로기판은 형태에 있어서, 집적회로주변의 제1부분은 직사각형 형태의 제1모서리 둘레를구부리고 집적회로주변의 제2부분은 직사각형 형태의 대각선으로-마주하는 제2모서리둘레를 구부린 직사각형인 것을 특징으로 하는 집적회로(105).
  15. 제13항에 있어서, 집적회로주변의 제1 및 제2부분은 서로로 부터 간격을 가지고 떨어져있는 것을 특징으로 한는 집적회로(105).
  16. (a) 먼저, 내부에 설치된 PCI-컴플라이언트 IC칩의 격하된 버전을 가지는 컴퓨터를 제조하는 단계와, (b) 그 다음, PCI-컴플라이언트 IC칩의 완전-함수 버전(집적된 SCSI와 이더넷)으로 격화된 버전을 교체하는 단계등으로 이루어지는 것을 특징으로 하는 컴퓨터-갱신방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950000925A 1994-01-21 1995-01-20 다수의 데이타송수신기에 의해 로컬버스 부하의 버스마스터 소유를 집적하는 장치 및 방법 KR950033873A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/184,295 US5611053A (en) 1994-01-21 1994-01-21 Apparatus and method for integrating bus master ownership of local bus load by plural data transceivers
US8/184,295 1994-01-21

Publications (1)

Publication Number Publication Date
KR950033873A true KR950033873A (ko) 1995-12-26

Family

ID=22676341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950000925A KR950033873A (ko) 1994-01-21 1995-01-20 다수의 데이타송수신기에 의해 로컬버스 부하의 버스마스터 소유를 집적하는 장치 및 방법

Country Status (6)

Country Link
US (2) US5611053A (ko)
EP (1) EP0664514B1 (ko)
JP (1) JPH07262131A (ko)
KR (1) KR950033873A (ko)
DE (1) DE69432401T2 (ko)
TW (1) TW240300B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734872A (en) * 1994-09-19 1998-03-31 Kelly; Michael CPU interconnect system for a computer
JP3403284B2 (ja) * 1995-12-14 2003-05-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理システム及びその制御方法
US5859985A (en) * 1996-01-14 1999-01-12 At&T Wireless Services, Inc. Arbitration controller for providing arbitration on a multipoint high speed serial bus using drivers having output enable pins
US5884050A (en) * 1996-06-21 1999-03-16 Digital Equipment Corporation Mechanism for high bandwidth DMA transfers in a PCI environment
US5805835A (en) * 1996-07-15 1998-09-08 Micron Electronics, Inc. Parallel architecture computer system and method
US5870570A (en) * 1996-10-29 1999-02-09 Vlsi Technology, Inc. Multiple bus agent integrated circuit device for connecting to an external bus
US6225165B1 (en) * 1998-05-13 2001-05-01 Micron Technology, Inc. High density SRAM cell with latched vertical transistors
SE520102C2 (sv) 1998-05-13 2003-05-27 Axis Ab Applikationsspecifik integrerad krets och sändtagarkrets
US6070214A (en) * 1998-08-06 2000-05-30 Mobility Electronics, Inc. Serially linked bus bridge for expanding access over a first bus to a second bus
US7734852B1 (en) * 1998-08-06 2010-06-08 Ahern Frank W Modular computer system
US6088752A (en) * 1998-08-06 2000-07-11 Mobility Electronics, Inc. Method and apparatus for exchanging information between buses in a portable computer and docking station through a bridge employing a serial link
US7269680B1 (en) * 1998-08-06 2007-09-11 Tao Logic Systems Llc System enabling device communication in an expanded computing device
US6622188B1 (en) 1998-09-30 2003-09-16 International Business Machines Corporation 12C bus expansion apparatus and method therefor
US6330646B1 (en) * 1999-01-08 2001-12-11 Intel Corporation Arbitration mechanism for a computer system having a unified memory architecture
CA2284947C (en) 1999-10-04 2005-12-20 Storagequest Inc. Apparatus and method for managing data storage
IL136781A (en) * 2000-02-06 2008-11-03 Coppergate Comm Ltd Digital data communication system for subscribers
EP1594066A3 (en) 2000-02-14 2006-07-05 Tao Logic Systems LLC Computer docking system and method
ATE329313T1 (de) 2000-02-14 2006-06-15 Tao Logic Systems Llc Busbrücke
US6594719B1 (en) 2000-04-19 2003-07-15 Mobility Electronics Inc. Extended cardbus/pc card controller with split-bridge ™technology
US6483203B1 (en) * 2000-06-08 2002-11-19 3Com Corporation Single unit integrated transformer assembly
US6889278B1 (en) * 2001-04-04 2005-05-03 Cisco Technology, Inc. Method and apparatus for fast acknowledgement and efficient servicing of interrupt sources coupled to high latency paths
US6823441B1 (en) 2001-04-20 2004-11-23 Daimlerchrysler Corporation Method of multiplexed address and data bus
US20030004672A1 (en) * 2001-06-29 2003-01-02 National Instruments Corporation Meta-routing tool for a measurement system
US6907503B2 (en) * 2001-09-27 2005-06-14 Daimlerchrysler Corporation Dual port RAM communication protocol
JP2006351108A (ja) * 2005-06-16 2006-12-28 Oki Electric Ind Co Ltd 半導体記憶装置
US7890736B2 (en) * 2005-11-08 2011-02-15 St-Ericsson Sa Control device with flag registers for synchronization of communications between cores
US8295287B2 (en) * 2010-01-27 2012-10-23 National Instruments Corporation Network traffic shaping for reducing bus jitter on a real time controller

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4124889A (en) * 1975-12-24 1978-11-07 Computer Automation, Inc. Distributed input/output controller system
US4313160A (en) * 1976-08-17 1982-01-26 Computer Automation, Inc. Distributed input/output controller system
US5067071A (en) * 1985-02-27 1991-11-19 Encore Computer Corporation Multiprocessor computer system employing a plurality of tightly coupled processors with interrupt vector bus
US4716525A (en) * 1985-04-15 1987-12-29 Concurrent Computer Corporation Peripheral controller for coupling data buses having different protocol and transfer rates
JPS6218748A (ja) * 1985-07-17 1987-01-27 Mitsubishi Electric Corp 半導体集積回路装置
US5426767A (en) * 1987-08-03 1995-06-20 Compaq Computer Corporation Method for distinguishing between a 286-type central processing unit and a 386-type central processing unit
US5193193A (en) * 1988-09-14 1993-03-09 Silicon Graphics, Inc. Bus control system for arbitrating requests with predetermined on/off time limitations
US4902986B1 (en) * 1989-01-30 1998-09-01 Credence Systems Corp Phased locked loop to provide precise frequency and phase tracking of two signals
US5321827A (en) * 1989-08-02 1994-06-14 Advanced Logic Research, Inc. Computer system with modular upgrade capability
US5297272A (en) * 1989-08-02 1994-03-22 Advanced Logic Research, Inc. Apparatus for automatically disabling and isolating a computer's original processor upon installation of a processor upgrade card
US5347637A (en) * 1989-08-08 1994-09-13 Cray Research, Inc. Modular input/output system for supercomputers
US5146461A (en) * 1989-11-13 1992-09-08 Solbourne Computer, Inc. Memory error correction system distributed on a high performance multiprocessor bus and method therefor
EP0472814B1 (en) * 1990-08-31 1996-12-18 International Business Machines Corporation Channel paths in a computer I/O system
JPH04162658A (ja) * 1990-10-26 1992-06-08 Hitachi Ltd 半導体装置
US5191581A (en) * 1990-12-07 1993-03-02 Digital Equipment Corporation Method and apparatus for providing high performance interconnection between interface circuits coupled to information buses
US5274763A (en) * 1990-12-28 1993-12-28 Apple Computer, Inc. Data path apparatus for IO adapter
JP3017809B2 (ja) * 1991-01-09 2000-03-13 株式会社東芝 アナログ・デジタル混載半導体集積回路装置
US5305319A (en) * 1991-01-31 1994-04-19 Chips And Technologies, Inc. FIFO for coupling asynchronous channels
US5335329A (en) * 1991-07-18 1994-08-02 Texas Microsystems, Inc. Apparatus for providing DMA functionality to devices located in a bus expansion chassis
EP0529142A1 (en) * 1991-08-30 1993-03-03 Acer Incorporated Upgradeable/downgradeable computers
US5379386A (en) * 1991-09-05 1995-01-03 International Business Machines Corp. Micro channel interface controller
JP3466212B2 (ja) * 1991-09-17 2003-11-10 インテル・コーポレーション コンピュータシステム
US5218239A (en) * 1991-10-03 1993-06-08 National Semiconductor Corporation Selectable edge rate cmos output buffer circuit
US5388217A (en) * 1991-12-13 1995-02-07 Cray Research, Inc. Distributing system for multi-processor input and output using channel adapters
JP2953482B2 (ja) * 1992-01-17 1999-09-27 日本電気株式会社 Ｃｍｏｓ集積回路
KR950002162B1 (ko) * 1992-02-12 1995-03-14 삼성전자주식회사 Cpu 로직의 자동 절환 장치
US5426739A (en) * 1992-03-16 1995-06-20 Opti, Inc. Local bus - I/O Bus Computer Architecture
US5388224A (en) * 1992-04-24 1995-02-07 Digital Equipment Corporation Processor identification mechanism for a multiprocessor system
US5345357A (en) * 1992-06-05 1994-09-06 At&T Bell Laboratories ESD protection of output buffers
US5418911A (en) * 1992-06-09 1995-05-23 Intel Corporation Data path switch method and apparatus that provides capacitive load isolation
GB2267984A (en) * 1992-06-16 1993-12-22 Thorn Emi Electronics Ltd Multiplexing bus interface.
US5319571A (en) * 1992-11-24 1994-06-07 Exide Electronics UPS system with improved network communications
US5392407A (en) * 1992-12-24 1995-02-21 Ncr Corporation Multi-port processor with peripheral component interconnect port and rambus port
US5394526A (en) * 1993-02-01 1995-02-28 Lsc, Inc. Data server for transferring selected blocks of remote file to a distributed computer network involving only single data transfer operation
US5396602A (en) * 1993-05-28 1995-03-07 International Business Machines Corp. Arbitration logic for multiple bus computer system
US5513329A (en) * 1993-07-15 1996-04-30 Dell Usa, L.P. Modular host local expansion upgrade
US5404460A (en) * 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus

Also Published As

Publication number Publication date
US5682483A (en) 1997-10-28
EP0664514A1 (en) 1995-07-26
JPH07262131A (ja) 1995-10-13
US5611053A (en) 1997-03-11
DE69432401T2 (de) 2004-03-04
TW240300B (en) 1995-02-11
DE69432401D1 (de) 2003-05-08
EP0664514B1 (en) 2003-04-02

Similar Documents

Publication Publication Date Title
KR950033873A (ko) 다수의 데이타송수신기에 의해 로컬버스 부하의 버스마스터 소유를 집적하는 장치 및 방법
US20040153597A1 (en) Communication control semiconductor device and interface system
US5781747A (en) Method and apparatus for extending the signal path of a peripheral component interconnect bus to a remote location
US5908468A (en) Data transfer network on a chip utilizing a multiple traffic circle topology
US7603501B2 (en) Communication circuit of serial peripheral interface devices
MY109682A (en) Exchanging data and clock lines on multiple format data buses.
KR950035193A (ko) 컴퓨터 네트워크 및 음성 정보와 데이타 정보를 통신하는 방법
EP1816570A3 (en) Integrated circuit I/O using a high performance bus interface
US20060294279A1 (en) Mechanism for peripheral component interconnect express (PCIe) connector multiplexing
JPH0290587U (ko)
JPH0584924B2 (ko)
JPS61500569A (ja) 割込みバス装置
KR970059947A (ko) 외부 장치를 억세스하기 위한 데이터 처리 시스템 및 그 방법
EP1187031A3 (en) Bus bridge interface system
KR900000776A (ko) 주변 제어기와 어댑터 인터페이스
US6839787B2 (en) Method and apparatus for BIOS control of electrical device address/identification assignments
US20030229738A1 (en) Controller interface
EP0845743A2 (en) Method and apparatus for enabling a computer user to convert a computer system to an intelligent i/o system
US5848252A (en) Peripheral component interconnect gateway controller
EP1189141A2 (en) Bus bridge
JPH03152650A (ja) コンピュータシステムのバス多重化方法
JPS6347106Y2 (ko)
CN210776675U (zh) 一种用于解决pcb复用设计中i2c地址冲突的电路
JP3268347B2 (ja) バス接続制御システム
JPH0431948A (ja) 入出力制御装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid