JPH03152650A - コンピュータシステムのバス多重化方法 - Google Patents

コンピュータシステムのバス多重化方法

Info

Publication number
JPH03152650A
JPH03152650A JP29166789A JP29166789A JPH03152650A JP H03152650 A JPH03152650 A JP H03152650A JP 29166789 A JP29166789 A JP 29166789A JP 29166789 A JP29166789 A JP 29166789A JP H03152650 A JPH03152650 A JP H03152650A
Authority
JP
Japan
Prior art keywords
circuit
bus
circuits
pseudo
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29166789A
Other languages
English (en)
Inventor
Masaru Nakamura
勝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP29166789A priority Critical patent/JPH03152650A/ja
Publication of JPH03152650A publication Critical patent/JPH03152650A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マルチプロセシングコンピュータ、分散処理
コンピュータ、画像処理コンピュータ等のシステムであ
って、システム内の各種回路間の信号伝送を並列処理す
るための、コンピュータシステムのバス多重化方法に関
する。
従来の技術 従来のコンピュータシステムでは、cpu、メモ1ハ 
Ilo等の各回路を結ぶ情報バスが一組しかないため、
複数の回路(プロセッサ)から同時にアクセスすること
は許されず、情報バスを時分割的に使用せざるを得ない
ものである。これは、フオンノイマンボトルネックと呼
ばれ、計算機の速度を大幅に低下させるものである。特
に、並列処理コンピュータにおいては、この欠点は深刻
であり、通常のコンピュータと変らない速度にまで低下
してしまうものである。
この対策として、従来、2つの方法が考えられている。
第1の方法は、情報バスを物理的に必要本数だけ用意す
る方法である。第2の方法は、コネクションマシンやト
ランスピユータといった、近隣の限られた数個のプロセ
ッサのみと接続し、これを各プロセッサ毎に繰返すこと
により、情報バスを張り巡らす方法である。
発明が解決しようとする課題 第1の方法の場合、接続する回路の数が少ないうちはよ
いが、多くなった場合には接続すべき回路数nに対し最
大n(n  1)/2もの数の情報バスが必要となる。
このように配線数が真人となると、現実の配線は非常に
困難なものとなる。
一方、第2の方法の場合、必要なf#報ババス数は約(
n/2)Qog、n 本であり、第1の方法に比べ大幅
に減らすことができる。しかし、任意の2つの回路間で
情報を伝達する場合、幾つかの回路を経由するため、接
続手順が面倒で手間がかかり、オーバヘッドが大きくな
る。従って、近隣回路ブロックとの交信の多い行列計算
や画像処理の用途(即ち、単一命令多数データの用途)
には向いているが、一般の多数命令多数データの用途に
は必ずしも適さないものである。
課題を解決するための手段 請求項1記載の発明では、−組の情報バスに演算回路、
記憶回路、入出力回路等の回路を接続したコンピュータ
システムにおいて、擬似雑音発生器を設けるとともに、
前記情報バスに接続した周波数拡散変復調器を前記回路
毎に設け、各回路からの伝送信号を異なる擬似雑音符号
で変調するとともに周波数拡散して、前記情報バスで複
数の周波数拡散信号を重畳して伝送し、希望する伝送信
号を発した回路と同一の擬似雑音符号を割当てた回路で
の復調処理により希望する伝送信号を取り出すようにし
た。
請求項2記載の発明では、複数組のq報バスに演算回路
、記憶回路、入出力回路等の回路を接続したコンピュー
タシステムにおいて、情報バスの一部又は全部について
請求項1記載の周波数拡散多重方式を適用するようにし
た。
作用 請求項1記載の発明によれば、−組の情報バスに接続さ
れた各回路からの伝送信号を周波数拡散変調により情報
バスに載せるようにしているため、物理的に一組しかな
い情報バスを多重化して並列に使用できるものとなる。
この場合、擬似雑音符号による変調を伴い、同一の擬似
雑音符号の割当てられた回路同士のみが交信可能となる
ため、擬似雑音符号の設定を変えるだけで希望する回路
同士の接続状態を自由かつ動的に変化させることもでき
る。さらには、複数の受信回路に同じ擬似雑音符号を割
当てれば、一つの送信回路から複数の受信回路に同じ伝
送信号を伝送させることも可能となり、伝送形態に融通
性を持たせることもできる。また、構成的に見た場合、
従来の単一情報バスコンピュータシステムに、最低限、
擬似雑音発生器と回路毎の周波数拡散変復調器とを追加
するだけで実現できる簡単なもので済む。
特に、請求項2記載の発明によれば、物理的にも複数組
の情報バスを使用しているため、−組の情報バスによる
ものに比し、選択の余地が広がり、接続可能な回路数が
増えることになる。よって、同一の擬似雑音符号を固定
的に割当てることが可能な回路数も増え、接続のための
オーバヘッドを大幅に減らすことができる。また、一部
の情報バスに適用した場合には、残りの情報バスには従
来方式を適用して併用させることもでき、周波数拡散変
調方式に不向きな大量データの高速伝送には時分割方式
で通常バスを使用する、といったように用途に応じて融
通性を持たせることもできる。
実施例 請求項l記載の発明の一実施例を第1図ないし第3図に
基づいて説明する。
まず、第1図は本実施例によるコンピュータシステムの
概要を示すもので、アドレスバスIAとデータバスIt
、とによる一組の晴報バスlに対し、CPUI、2 (
演算回路)、メモリl、2(記憶回路)、端末l 2が
接続されたI10ボートl(入出力回路)、端末23が
接続されたI10ボート2(入出力回路)、プリンタ4
が接続されたI10ボート3(入出力回路)、補助記憶
回路5が接続されたI10ボート4(入出力回路)等の
各種回路ブロック6が接続され、システム構成されてい
る。これは、従来からある単一バスコンピュータシステ
ムと同様である。
しかして、本実施例では、各回路ブロック6の入出力ボ
ートと情報バスlとの間に接続して個別に周波数拡散変
復調器(以下、SSモデムと略す)7を設けるとともに
、擬似雑音発生器8、各回路ブロック6の制御線が接続
されたチャネル制御回路9及び各SSモデム7に接続さ
れたチャネル接続スイッチアレイ10によるチャネル制
御部を設けて各SSモデム7を個別に動作制御するよう
にしたものである。
このようなシステム構成において、各回路ブロック6毎
に異なる擬似雑音(PN)符号を割当てることにより、
単一の情報バス1を多重化させるようにしたものである
。PN符号の割当ての制御はチャネル制御回路9により
行うが、その割当て法としては、符号系列自体を変える
方式、同一符号を用いてその位相を変える方式、符号の
クロック速度を変える方式等が考えられる。また、変調
方式としては、直接拡散方式、周波数ホッピング方式等
が考えられる。本実施例では、同一符号の位相を変えた
符号系列を用いた直接拡散方式によるものとする。
これは、周波数拡散という技術を利用して多重化させる
ようにしたものである。この周波数拡散技術は、近年の
ように手狭になってきた電波資源の有効利用の技術の一
つとして主に無線通信分野で注目されているもので、各
種変調信号を擬似雑音符号で2次変調することにより、
受信側では送信側と同じ擬似雑音符号を持つ局だけが復
調できる、という方式で、符号分割多重方式とも呼ばれ
ている。この方式は、ローカルエリアネットワーク(L
AN)等の有線式システムにおいても考えられており、
例えば特開昭57−129042号公報に示される[ス
ペクトラム拡散ループ多重伝送用変復調装置」があり、
この技術により単一のケーブルで多重通信が可能となる
。また、周波数拡散に関する文献としては、[スペクト
ラム拡散通信J  (R,C0Dixon著、立野敏訳
、ジャチック出版)がある。
ついで、第1図により動作制御を説明する。今、回路ブ
ロック6中、CPUIがメモリ2にデータを転送しよう
とする場合を考える。まず、CPU1はチャネル制御回
路9に対しチャネルを要求する。本例の場合、送信元、
送信先のコードを送る。
チャネル制御回路9では送られたコードをデコードして
空きチャネルから一つを選び出し、CPU1からメモリ
2へのチャネルとして固有の擬似雑音符号を割当てる。
この場合、双方向の伝送が必要であれば、もう一つの空
きチャネルをメモリ2からCPUIへのチャネルとして
割当てる。このようなチャネル設定後は、通常のシステ
ムと同様に、CPUIはメモリ2をアドレッシングして
データを書込む。データ転送後、チャネルが不要になれ
ば、CPU1はチャネル制御回路9に対してチャネルの
解放を要求する。これを受けて、チャネル制御回路9で
はそのチャネルを解放して空きチャネルとする。もっと
も、このようなチャネル制御方式は一例にすぎず、この
ような集中制御以外にも分散制御方式等、種々考えられ
る。また、CPUとメモリとの間のように頻繁にアクセ
スされるチャネルについては、毎回上記のようにチャネ
ルを設定していたのでは遅くなるので、特定のチャネル
を固定的に割当てるようにしてもよい。
この場合、CPUにはメモリと端末等、複数の回路と並
列に接続されているほうが望ましいので、一つのCPU
に対し複数のバス用入出力ボートを設ける方式が考えら
れる。
次に、SSモデム7の構成例を第2図により説明する。
SSモデム7は大別すると、SS変調器11とSS復調
器12とよりなり、何れも共通の擬似雑音発生器8から
チャネル制御回路9を経て得られる信号(送信用PN、
受信用PN)を用いて変復調を行うため、SSシステム
でよく問題となる同期の問題は存在せず、よって、同期
回路も必要としない。また、本例は直接拡散方式による
例であり、回路構成が極めて簡単となる。即ち、SS変
調器11では排他的ORゲート13により回路ブロック
6の送信ボート14から与えられる信号と送信用PN信
号との排他的論理和をとり、その交流信号分だけを情報
バスl中に送出する構成で済む。一方、SS復調器12
側では乗算器15により受信信号と受信用PN信号との
積をとり、ローパスフィルタ(LPF)16により低周
波信号成分のみを取り出し、シュミットトリガ回路17
により波形整形し、回路ブロック6の受信ボート18に
与えるという構成で済む。なお、受信信号と受信用PN
信号との積を求めるには、二重平衡変調器の他、FET
やトランジスタの非線形性を利用するようにしてもよい
また、チャネル制御部の具体的構成例を第3図により説
明する。このチャネル制御部は各囲路ブロック6からの
制御信号を受けて実際の制御を行うチャネル制御プロセ
ッサ19とチャネル状態レジスタ20とによるチャネル
制御回路9、擬似雑音発生器8、接続スイッチ用レジス
タ21とシフトレジスタ22とに対してマトリックス配
線接続された多数の3ステートバツフア23とによるチ
ャネル接続スイッチアレイ10よりなる。即ち、擬似雑
音発生器8からシフトレジスタ22に出力される位相の
異なる擬似雑音符号PN、、 PN、。
・・・ PNmを、チャネル制御プロセッサ19で制御
信号に応じて接続スイッチ用レジスタ21を書換えるこ
とによりオン/オフ制御された3ステートバツフア23
を経て、所定の回路ブロック6にPN信号を割当てるも
のである。チャネル状態レジスタ20も対応して書換え
られる。第3図図示例では、斜線を施して示した2つの
3ステートバツフア23がON状態にあることを示しく
他はOFF状a)、CPU1からメモリ2へのチャネル
がPNkを同一の擬似雑音符号として設定されたことを
示す。
つづいて、請求項2記載の発明の一実施例を第4図によ
り説明する。本実施例は、前記実施例の原理を複数組の
情報バスを設けたシステムの一部(全部でもよい)に適
用したものである。なお、第4図では簡単化のため、ア
ドレスバスIAとデータバスlr、とを1本で図示して
情報バスlとしており(なお、バス構成についてはアド
レスバスとデータバスとを同一バスで共用することも可
能であるが、その場合にはアドレス用とデータ用とで別
のPN符号を割当てる必要がある)、例えば3組の情報
バスが使用されている。この内、SSSパス、2で示す
2本が周波数拡散を用いた前記実施例と同様なバスで、
残りの1本が時分割で用いられる通常バスとされている
。CPUI等の各回路ブロック6は、SSSパスに対し
てはlで示すSSモデムを介して送受信ポートが接続さ
れ、SSバス2に対しては2で示すSSモデムを介して
送受信ポートが接続され、通常バスに対しては送受信ポ
ートが直接的に接続されている。つまり、各回路ブロッ
ク6は各々3つの送受信ボートを持つが、最低一つあれ
ばよく、上限は幾つあってもよい。また、各SSモデム
に対してはチャネル制御部側からPN信号線が接続され
ているが、1回路ブロック当たり送受信2ボ一ト分で合
計4本必要なため、PN信号線は4本束線とされている
本実施例構成によれば、SS用としても物理的に複数の
情報バスがあるため、各回路ブロック6に対して複数の
回路ブロック6を同時に割当てることができる。これは
、前記実施例の単一のSSバス方式であってもPN符号
を変えることにより同時割当てが可能ではあるが、バス
の伝送容量には限りがあるため、確実な対応のためには
、本実施例のように複数のSS用バスを設けるのがよい
また、本実施例によれば、SSバス/通常バス併用でそ
の使い分けにより、通常バスを特に高速性が要求される
用途に利用できる。即ち、SSバスでは、その伝送原理
上、PN符号のクロック速度よりずっと遅い速度でしか
伝送できないため、メモリからメモリへのファイル転送
、といった用途には向かず、SSバスのみの構成では接
続の自由度が大きく制限されるが、2つの回路ブロック
、例えばメモリ同士を通常バスを用いて直接接続(又は
専用バスを設けてもよい)することにより、速度を落さ
ず処理できる。
ところで、本発明では、周波数拡散方式を用いる関係上
、情報バスには高周波広帯域の信号が流れるため、不要
な反射が生じないようにする対策が必要である。つまり
、情報バスの両端にバスの特性インピーダンスと等しい
終端抵抗を取付け、また、各入出力ポートにおける信号
の反射や損失が少なくなるようにできるだけ高インピー
ダンス状態にしておく必要がある。即ち、SS変調器の
出力端及びSS復調器の入力端には高インピーダンスの
素子を用いる必要がある。
発明の効果 本発明は、上述したように構成したので、請求項1記載
の発明によれば、−組の情報バスに接続された各回路か
らの伝送信号を周波数拡散変調により情報バスに載せる
ようにしているため、物理的に一組しかない情報バスを
多重化して並列に使用でき、また、擬似雑音符号による
変調を伴い、同一の擬似雑音符号の割当てられた回路同
士のみが交信可能となるため、擬似雑音符号の設定を変
えるだけで希望する回路同士の接続状態を自由かつ動的
に変化させることもでき、さらには、複数の受信回路に
同じ擬似雑音符号を割当てれば、一つの送信回路から複
数の受信回路に同じ伝送信号を伝送させることも可能と
なり、伝送形態に融通性を持たせることもでき、また、
構成的に見ても、従来の一組による単一情報バスコンピ
ュータシステムに、最低限、擬似雑音発生器と回路毎の
周波数拡散変復調器とを追加するだけで簡単に実現でき
、さらには、請求項2記載の発明によれば、物理的にも
複数組の情報バスを使用しているため、−組の情報バス
によるものに比し、選択の余地が広がり、接続可能な回
路数を増やすことができ、よって、同一の擬似雑音符号
を固定的に割当てることが可能な回路数も増え、接続の
ためのオーバヘッドを大幅に減らすことができる一方、
一部の情報バスに適用した場合には、残りの情報バスに
は従来方式を適用して併用させることもでき、周波数拡
散変調方式に不向きな大量データの高速伝送には時分割
方式で通常バスを使用する、どいつたように用途に応じ
て使い分けることもできる
【図面の簡単な説明】
第1図は請求項l記載の発明の一実施例を示システム全
体のブロック図、第2図はSSモデを主として示すブロ
ック図、第3図はチャネル脚部のブロック図、第4図は
請求項2記載の発の一実施例を示すブロック図である。 1・・・情報バス、6・・・回路、7・・・周波数拡散
変調器、8・・・擬似雑音発生器 出 願 人   株式会社   リ コ代 理 人 相 木 」 2図 ごも 図 あ

Claims (1)

    【特許請求の範囲】
  1. 1、一組の情報バスに演算回路、記憶回路、入出力回路
    等の回路を接続したコンピュータシステムにおいて、擬
    似雑音発生器を設けるとともに、前記情報バスに接続し
    た周波数拡散変復調器を前記回路毎に設け、各回路から
    の伝送信号を異なる擬似雑音符号で変調するとともに周
    波数拡散して前記情報バスで複数の周波数拡散信号を重
    畳して伝送し、希望する伝送信号を発した回路と同一の
    擬似雑音符号を割当てた回路での復調処理により希望す
    る伝送信号を取り出すようにしたことを特徴とするコン
    ピュータシステムのバス多重化方法2、複数組の情報バ
    スに演算回路、記憶回路、入出力回路等の回路を接続し
    たコンピュータシステムにおいて、擬似雑音発生器を設
    けるとともに、前記情報バスの一部又は全部に接続した
    周波数拡散変復調器を前記回路毎に設け、擬似雑音発生
    器と各回路毎の周波数拡散変復調器とを設け、各回路か
    らの伝送信号を異なる擬似雑音符号で変調するとともに
    周波数拡散して、前記情報バスの一部又は全部で複数の
    周波数拡散信号を重畳して伝送し、希望する伝送信号を
    発した回路と同一の擬似雑音符号を割当てた回路での復
    調処理により希望する伝送信号を取り出すようにしたこ
    とを特徴とするコンピュータシステムのバス多重化方法
JP29166789A 1989-11-09 1989-11-09 コンピュータシステムのバス多重化方法 Pending JPH03152650A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29166789A JPH03152650A (ja) 1989-11-09 1989-11-09 コンピュータシステムのバス多重化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29166789A JPH03152650A (ja) 1989-11-09 1989-11-09 コンピュータシステムのバス多重化方法

Publications (1)

Publication Number Publication Date
JPH03152650A true JPH03152650A (ja) 1991-06-28

Family

ID=17771883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29166789A Pending JPH03152650A (ja) 1989-11-09 1989-11-09 コンピュータシステムのバス多重化方法

Country Status (1)

Country Link
JP (1) JPH03152650A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6484245B1 (en) 1997-05-29 2002-11-19 Hitachi, Ltd. Apparatus for and method of accessing a storage region across a network
US6725293B1 (en) 1999-12-14 2004-04-20 Hitachi, Ltd. Storage subsystem and storage controller
US6779083B2 (en) 2001-07-13 2004-08-17 Hitachi, Ltd. Security for logical unit in storage subsystem
US6947938B2 (en) 2000-01-14 2005-09-20 Hitachi, Ltd. Security method and system for storage subsystem
US6968434B2 (en) 2000-05-24 2005-11-22 Hitachi, Ltd. Method and apparatus for controlling access to storage device
US7657727B2 (en) 2000-01-14 2010-02-02 Hitachi, Ltd. Security for logical unit in storage subsystem

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8583877B2 (en) 1997-05-29 2013-11-12 Hitachi, Ltd. Fiber channel connection storage controller
US6484245B1 (en) 1997-05-29 2002-11-19 Hitachi, Ltd. Apparatus for and method of accessing a storage region across a network
US6523096B2 (en) 1997-05-29 2003-02-18 Hitachi, Ltd. Apparatus for and method of accessing a storage region across a network
US6535964B2 (en) 1997-05-29 2003-03-18 Hitachi, Ltd. Fiber channel connection storage controller
US6742090B2 (en) 1997-05-29 2004-05-25 Hitachi, Ltd. Fiber channel connection storage controller
US7606984B2 (en) 1997-05-29 2009-10-20 Hitachi, Ltd. Fiber channel connection storage controller
US6507896B2 (en) 1997-05-29 2003-01-14 Hitachi, Ltd. Protocol for use in accessing a storage region across a network
US6728844B2 (en) 1997-05-29 2004-04-27 Hitachi, Ltd. Method for preventing unauthorized access to storage volumes
US6609180B2 (en) 1997-05-29 2003-08-19 Hitachi, Ltd. Fiber channel connection storage controller
US8275950B2 (en) 1997-05-29 2012-09-25 Hitachi, Ltd. Fiber channel connection storage controller
US7213141B2 (en) 1999-12-14 2007-05-01 Hitachi, Ltd. Storage subsystem and storage controller
US8015325B2 (en) 1999-12-14 2011-09-06 Hitachi, Ltd. Storage subsystem and storage controller having memory which stores management information indicating corresponding relations between processors and identifies of logical units
US7047329B2 (en) 1999-12-14 2006-05-16 Hitachi, Ltd. Storage subsystem and storage controller
US6725293B1 (en) 1999-12-14 2004-04-20 Hitachi, Ltd. Storage subsystem and storage controller
US7461245B2 (en) 1999-12-14 2008-12-02 Hitachi, Ltd. Storage subsystem and storage controller
US7099962B2 (en) 1999-12-14 2006-08-29 Hitachi, Ltd. Storage subsystem and storage controller
US7657727B2 (en) 2000-01-14 2010-02-02 Hitachi, Ltd. Security for logical unit in storage subsystem
US7606806B2 (en) 2000-01-14 2009-10-20 Hitachi, Ltd. Security method and system for storage subsystem
US7024410B2 (en) 2000-01-14 2006-04-04 Hitachi, Ltd. Security method and system for storage subsystem
US7908459B2 (en) 2000-01-14 2011-03-15 Hitachi, Ltd. Security for logical unit in storage subsystem
US6947938B2 (en) 2000-01-14 2005-09-20 Hitachi, Ltd. Security method and system for storage subsystem
US7130978B2 (en) 2000-05-24 2006-10-31 Hitachi, Ltd. Method and apparatus for controlling access to storage device
US6968434B2 (en) 2000-05-24 2005-11-22 Hitachi, Ltd. Method and apparatus for controlling access to storage device
US8095757B2 (en) 2000-05-24 2012-01-10 Hitachi, Ltd. Method and apparatus for controlling access to storage device
US8195904B2 (en) 2000-05-24 2012-06-05 Hitachi, Ltd. Method and apparatus for controlling access to storage device
US7082503B2 (en) 2001-07-13 2006-07-25 Hitachi, Ltd. Security for logical unit in storage system
US7051167B2 (en) 2001-07-13 2006-05-23 Hitachi, Ltd. Security for logical unit in storage subsystem
US6779083B2 (en) 2001-07-13 2004-08-17 Hitachi, Ltd. Security for logical unit in storage subsystem

Similar Documents

Publication Publication Date Title
US5771232A (en) Expandable local inter-system bus architecture in a multiplexed environment
EP0200365A2 (en) System and method for controlling network bus communications for tightly coupled information among distributed programmable controllers
KR950022497A (ko) 통신 시스템
CA2034911A1 (en) Integrated data link controller with autonomous logical elements
CA1264863A (en) Transmit-secure non-blocking circuit-switched local area network
KR950033873A (ko) 다수의 데이타송수신기에 의해 로컬버스 부하의 버스마스터 소유를 집적하는 장치 및 방법
US8165620B2 (en) Radio communication apparatus with a bus dedicated to data transmission
Ahuja S/Net: A high-speed interconnect for multiple computers
JPH03152650A (ja) コンピュータシステムのバス多重化方法
KR910017810A (ko) 다중 채널 통신처리장치
JPH0239144B2 (ja)
JP3639651B2 (ja) 少なくとも2台のプロセッサからなる情報処理装置
EP0781433B1 (en) Bus assignment system for dsp processors
MXPA97001974A (en) Common bar assignment system for processors
KR100641090B1 (ko) 10/100/1000Mbps 이더넷 스위치를 이용한 MIPS백플레인
JP2600017B2 (ja) 仮想計算機間の通信回線共有方式
JPH07131436A (ja) 同期多重変換装置
GB2221067A (en) Multi-channel controller
KR100275069B1 (ko) 에취에스비인터페이스프로그램을이용한노드간메시지전송방법
JPH0650869B2 (ja) 回線交換型ネツトワ−クの同一ノ−ドステ−シヨン内通信方法
Buck et al. Telecommunication considerations in an automated library network: an introduction
JPS6362067A (ja) 複数プロセツサの制御記憶アクセス配分回路
KR930020888A (ko) 수행업무 테이블 인덱싱방식을 이용한 프로세서간 통신장치 및 방법
KR970031700A (ko) 전전자 교환기에 있어서 원격교환장치와 호스트간의 데이타 전송속도 가변처리방법(method for variable processing data transmission speed between remote access subscriber module and host in the full electronic switching system)
JPS62264749A (ja) 制御信号選択制御方式