JPH06267622A - パッケージ間信号伝送装置 - Google Patents
パッケージ間信号伝送装置Info
- Publication number
- JPH06267622A JPH06267622A JP4837793A JP4837793A JPH06267622A JP H06267622 A JPH06267622 A JP H06267622A JP 4837793 A JP4837793 A JP 4837793A JP 4837793 A JP4837793 A JP 4837793A JP H06267622 A JPH06267622 A JP H06267622A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- packages
- package
- output
- back panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
(57)【要約】
【目的】 バックパネルによるパッケージ間の高速伝送
を可能とし、さらに同一信号を複数枚のパッケージへ分
配するような場合に、分配先のいずれかのパッケージを
活線挿抜しても他の分配先のパッケージに影響を与えず
に伝送できる装置を提供することを目的とする。 【構成】 プリント配線１６を有するバックパネル１３
に、複数のパッケージ１１1 〜１１n を電気コネクタ１
８1 〜１８n を介して電気的に接続し、前記パッケージ
１１1 〜１１n 間の信号伝送を前記電気コネクタ１８1
〜１８n とバックパネル１３のプリント配線１６により
形成したパッケージ間信号伝送路を通して行うパッケー
ジ間信号伝送装置において、前記バックパネル１３上に
バッファＩＣ１４1 〜１４n を搭載し、前記パッケージ
間信号伝送路に前記バッファＩＣ１４1 〜１４n を介在
させる。
を可能とし、さらに同一信号を複数枚のパッケージへ分
配するような場合に、分配先のいずれかのパッケージを
活線挿抜しても他の分配先のパッケージに影響を与えず
に伝送できる装置を提供することを目的とする。 【構成】 プリント配線１６を有するバックパネル１３
に、複数のパッケージ１１1 〜１１n を電気コネクタ１
８1 〜１８n を介して電気的に接続し、前記パッケージ
１１1 〜１１n 間の信号伝送を前記電気コネクタ１８1
〜１８n とバックパネル１３のプリント配線１６により
形成したパッケージ間信号伝送路を通して行うパッケー
ジ間信号伝送装置において、前記バックパネル１３上に
バッファＩＣ１４1 〜１４n を搭載し、前記パッケージ
間信号伝送路に前記バッファＩＣ１４1 〜１４n を介在
させる。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器において、内
部に複数のパッケージを持ち、それらのパッケージ間の
信号伝送をバックパネルのプリント配線を介して行うパ
ッケージ間信号伝送装置に関する。
部に複数のパッケージを持ち、それらのパッケージ間の
信号伝送をバックパネルのプリント配線を介して行うパ
ッケージ間信号伝送装置に関する。
【０００２】
【従来の技術】図５はこの種のパッケージ間信号伝送装
置の従来例を示す概略斜視図である。図において、１1
〜１n はパッケージ、２は純粋なプリント配線板である
バックパネル、３は該バックパネル２上のプリント配線
である。４は出力側のパッケージ１1 に実装されている
ドライバＩＣ、５は入力側のパッケージ１2 〜１n に実
装されているレシーバＩＣである。
置の従来例を示す概略斜視図である。図において、１1
〜１n はパッケージ、２は純粋なプリント配線板である
バックパネル、３は該バックパネル２上のプリント配線
である。４は出力側のパッケージ１1 に実装されている
ドライバＩＣ、５は入力側のパッケージ１2 〜１n に実
装されているレシーバＩＣである。
【０００３】６1 〜６n はパックパネル２とパッケージ
１1 〜１n とを接続する電気コネクタである。以上の構
成により従来は、パッケージ間信号伝送を行う場合、出
力側のパッケージ１1 に実装されているドライバＩＣ４
等の電気素子の出力は、出力側のパッケージ位置の電気
コネクタ６1 ，バックパネル２上のプリント配線３，入
力側のパッケージ１2 〜n 位置の電気コネクタ６2 〜６
n とにより形成したパッケージ間信号伝送路を経て、入
力側のパッケージ１2 〜１n に実装されているレシーバ
ＩＣ５等の電気素子に入力していた。
１1 〜１n とを接続する電気コネクタである。以上の構
成により従来は、パッケージ間信号伝送を行う場合、出
力側のパッケージ１1 に実装されているドライバＩＣ４
等の電気素子の出力は、出力側のパッケージ位置の電気
コネクタ６1 ，バックパネル２上のプリント配線３，入
力側のパッケージ１2 〜n 位置の電気コネクタ６2 〜６
n とにより形成したパッケージ間信号伝送路を経て、入
力側のパッケージ１2 〜１n に実装されているレシーバ
ＩＣ５等の電気素子に入力していた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記構
成の装置では、パッケージ間信号伝送路に電気コネクタ
が介在するため、線路インピーダンスの管理ができな
い。また、線路インピーダンスの管理ができる電気コネ
クタを使用した場合においても、１対１の伝送では線路
インピーダンスの管理はできるが、複数枚のパッケージ
へ分配するような場合は、伝送路がツリー（ｔｒｅｅ）
型配線となり、パッケージ間信号伝送路の線路インピー
ダンスの管理が非常に難しくなる。
成の装置では、パッケージ間信号伝送路に電気コネクタ
が介在するため、線路インピーダンスの管理ができな
い。また、線路インピーダンスの管理ができる電気コネ
クタを使用した場合においても、１対１の伝送では線路
インピーダンスの管理はできるが、複数枚のパッケージ
へ分配するような場合は、伝送路がツリー（ｔｒｅｅ）
型配線となり、パッケージ間信号伝送路の線路インピー
ダンスの管理が非常に難しくなる。
【０００５】よって、線路インピーダンスが不整合とな
る電気コネクタを使用した場合は、バックパネルを介し
た伝送のすべての場合、線路インピーダンスの整合がと
れる電気コネクタを使用した場合は１枚のパッケージか
ら複数枚のパッケージへバックパネルを介して分配する
伝送の場合、パッケージ間信号伝送路中での反射が無視
できないような高速伝送は困難となるという問題があっ
た。
る電気コネクタを使用した場合は、バックパネルを介し
た伝送のすべての場合、線路インピーダンスの整合がと
れる電気コネクタを使用した場合は１枚のパッケージか
ら複数枚のパッケージへバックパネルを介して分配する
伝送の場合、パッケージ間信号伝送路中での反射が無視
できないような高速伝送は困難となるという問題があっ
た。
【０００６】また、１枚のパッケージから複数枚のパッ
ケージへ同一記号を分配する伝送では、分配先のいずれ
かのパッケージを活線挿抜すると他の分配先のパッケー
ジへの伝送に影響を与えてしまうという問題があった。
本発明は、以上の問題点に鑑み、バックパネルによるパ
ッケージ間の高速伝送を可能とし、さらに同一信号を複
数枚のパッケージへ分配するような場合に、分配先のい
ずれかのパッケージを活線挿抜しても他の分配先のパッ
ケージに影響を与えずに伝送できる装置を提供すること
を目的とする。
ケージへ同一記号を分配する伝送では、分配先のいずれ
かのパッケージを活線挿抜すると他の分配先のパッケー
ジへの伝送に影響を与えてしまうという問題があった。
本発明は、以上の問題点に鑑み、バックパネルによるパ
ッケージ間の高速伝送を可能とし、さらに同一信号を複
数枚のパッケージへ分配するような場合に、分配先のい
ずれかのパッケージを活線挿抜しても他の分配先のパッ
ケージに影響を与えずに伝送できる装置を提供すること
を目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、パッケージ間信号伝送路を短いシーケン
スに区切り、インピーダンス管理が可能なシーケンスで
は、インピーダンス整合を計ることができ、インピーダ
ンス管理ができないシーケンスでは伝送路長を短くする
等の処置を行うようにする。
め、本発明は、パッケージ間信号伝送路を短いシーケン
スに区切り、インピーダンス管理が可能なシーケンスで
は、インピーダンス整合を計ることができ、インピーダ
ンス管理ができないシーケンスでは伝送路長を短くする
等の処置を行うようにする。
【０００８】すなわち、本発明は、プリント配線を有す
るバックパネルに、複数のパッケージを電気コネクタを
介して電気的に接続し、前記パッケージ間の信号伝送を
前記電気コネクタと前記バックパネルのプリント配線に
より形成したパッケージ間信号伝送路を通して行うパッ
ケージ間信号伝送装置において、前記バックパネル上に
バッファＩＣを搭載し、前記パッケージ間信号伝送路に
前記バッファＩＣを介在させたことを特徴とする。
るバックパネルに、複数のパッケージを電気コネクタを
介して電気的に接続し、前記パッケージ間の信号伝送を
前記電気コネクタと前記バックパネルのプリント配線に
より形成したパッケージ間信号伝送路を通して行うパッ
ケージ間信号伝送装置において、前記バックパネル上に
バッファＩＣを搭載し、前記パッケージ間信号伝送路に
前記バッファＩＣを介在させたことを特徴とする。
【０００９】
【作用】上記構成の本発明によれば、パッケージからバ
ックパネルに配線が出た直後とバックパネルからパッケ
ージに配線が入る直前等にバッファＩＣをバックパネル
上に介在させ、必要であれば、バックパネルのプリント
配線もバッファＩＣを介在させれば、パッケージ間信号
伝送路をバッファＩＣにより短いシーケンスに区切り、
パッケージ間でやりとりされる信号を各シーケンスで各
バッファＩＣにより整合しながら伝送することができ
る。
ックパネルに配線が出た直後とバックパネルからパッケ
ージに配線が入る直前等にバッファＩＣをバックパネル
上に介在させ、必要であれば、バックパネルのプリント
配線もバッファＩＣを介在させれば、パッケージ間信号
伝送路をバッファＩＣにより短いシーケンスに区切り、
パッケージ間でやりとりされる信号を各シーケンスで各
バッファＩＣにより整合しながら伝送することができ
る。
【００１０】
【実施例】以下図面に従って実施例を説明する。図１は
本発明の第１の実施例を示す概略斜視図、図２は同実施
例の回路図であり、これは、パッケージからバックパネ
ルに配線が出た直後とバックパネルからパッケージに配
線が入る直前にバッファＩＣをバックパネル上に介在さ
せたものである。
本発明の第１の実施例を示す概略斜視図、図２は同実施
例の回路図であり、これは、パッケージからバックパネ
ルに配線が出た直後とバックパネルからパッケージに配
線が入る直前にバッファＩＣをバックパネル上に介在さ
せたものである。
【００１１】図において、１１1 〜１１n は電気コネク
タ１８1 〜１８n 付きパッケージ（以下パッケージ）、
１２1 〜１２n は該パッケージ１１1 〜１１n にそれぞ
れ搭載されているバッファＩＣである。１３は前記パッ
ケージ１１1 〜１１n を収容するバックパネル、１４1
〜１４n は該バックパネル１３上に搭載されておりパッ
ケージ１１1 〜１１n の実装位置の近傍にそれぞれパッ
ケージに対応して１個ずつ配置されているバッファＩ
Ｃ、１５1,１５2 は終端抵抗、１６はプリント配線であ
る。
タ１８1 〜１８n 付きパッケージ（以下パッケージ）、
１２1 〜１２n は該パッケージ１１1 〜１１n にそれぞ
れ搭載されているバッファＩＣである。１３は前記パッ
ケージ１１1 〜１１n を収容するバックパネル、１４1
〜１４n は該バックパネル１３上に搭載されておりパッ
ケージ１１1 〜１１n の実装位置の近傍にそれぞれパッ
ケージに対応して１個ずつ配置されているバッファＩ
Ｃ、１５1,１５2 は終端抵抗、１６はプリント配線であ
る。
【００１２】ここで、パッケージ１１1 の出力信号をパ
ッケージ１１2 〜１１n へ分配する場合、パッケージ１
１1 に搭載されているバッファＩＣ１２1 の出力端子は
電気コネクタ１８1 を介してバッファＩＣ１４1 の入力
端子と終端抵抗１５1 に短い配線長で接続され、バッフ
ァＩＣ１４1 の出力端子はバッファＩＣ１４2 〜１４ n
の各入力端子および終端抵抗１５2 と線路インピーダン
スの管理された一筆書きの配線によって接続され、バッ
ファＩＣ１４2 〜１４n の出力端子はそれぞれパッケー
ジ１１2 〜１１n に搭載されているバッファＩＣ１２2
〜１２n の入力端子に電気コネクタ１８2 〜１８n を介
して短い配線長で接続される。
ッケージ１１2 〜１１n へ分配する場合、パッケージ１
１1 に搭載されているバッファＩＣ１２1 の出力端子は
電気コネクタ１８1 を介してバッファＩＣ１４1 の入力
端子と終端抵抗１５1 に短い配線長で接続され、バッフ
ァＩＣ１４1 の出力端子はバッファＩＣ１４2 〜１４ n
の各入力端子および終端抵抗１５2 と線路インピーダン
スの管理された一筆書きの配線によって接続され、バッ
ファＩＣ１４2 〜１４n の出力端子はそれぞれパッケー
ジ１１2 〜１１n に搭載されているバッファＩＣ１２2
〜１２n の入力端子に電気コネクタ１８2 〜１８n を介
して短い配線長で接続される。
【００１３】以上の構成の本実施例の作用を以下に説明
する。まず、バッファＩＣ１２1 の出力はバッファＩＣ
１４1 に入力され、バッファＩＣ１４1 の出力はバッフ
ァＩＣ１４2 〜１４n に入力され、バッファＩＣ１４ 2
〜１４n の出力はそれぞれバッファＩＣ１２2 〜１２n
に入力される。こうすることにより、バッファＩＣ１４
1 の出力はインピーダンス整合の取れた伝送路により反
射の無い良好な高速信号がバッファＩＣ１４2 〜１４n
へ伝送でき、電気コネクタ１８1 〜１８n を介したバッ
ファＩＣ１２1 〜１２n とバッファＩＣ１４1 〜１４n
間のそれぞれの信号伝送は、線路インピーダンスが不整
合であっても伝送路長を短くしているため、ビットレー
トの高速化が図れる。また、パッケージ１１2 〜１１n
のいずれかを活線挿抜しても他のパッケージに影響を与
えずに伝送できる。
する。まず、バッファＩＣ１２1 の出力はバッファＩＣ
１４1 に入力され、バッファＩＣ１４1 の出力はバッフ
ァＩＣ１４2 〜１４n に入力され、バッファＩＣ１４ 2
〜１４n の出力はそれぞれバッファＩＣ１２2 〜１２n
に入力される。こうすることにより、バッファＩＣ１４
1 の出力はインピーダンス整合の取れた伝送路により反
射の無い良好な高速信号がバッファＩＣ１４2 〜１４n
へ伝送でき、電気コネクタ１８1 〜１８n を介したバッ
ファＩＣ１２1 〜１２n とバッファＩＣ１４1 〜１４n
間のそれぞれの信号伝送は、線路インピーダンスが不整
合であっても伝送路長を短くしているため、ビットレー
トの高速化が図れる。また、パッケージ１１2 〜１１n
のいずれかを活線挿抜しても他のパッケージに影響を与
えずに伝送できる。
【００１４】ここで、上記構成の第１の実施例はバッフ
ァＩＣの数が最小限に止めてあるので、装置の低コスト
化につながるが、バッファＩＣ１４1 にはドライブ能力
の限界があることから、パッケージの実装数が多い装置
には適さない。そこで、パッケージの実装数が多い場合
に対応できる構成を以下に示す。図３は本発明の第２の
実施例を示す概略斜視図、図４は同実施例の回路図であ
り、これはバックパネルのプリント配線にもバッファＩ
Ｃを介在させたものである。
ァＩＣの数が最小限に止めてあるので、装置の低コスト
化につながるが、バッファＩＣ１４1 にはドライブ能力
の限界があることから、パッケージの実装数が多い装置
には適さない。そこで、パッケージの実装数が多い場合
に対応できる構成を以下に示す。図３は本発明の第２の
実施例を示す概略斜視図、図４は同実施例の回路図であ
り、これはバックパネルのプリント配線にもバッファＩ
Ｃを介在させたものである。
【００１５】図において、１１1 〜１１n は電気コネク
タ１８1 〜１８n 付きパッケージ（以下パッケージ）、
１２1 〜１２n は該パッケージ１１1 〜１１n にそれぞ
れ搭載されているバッファＩＣである。１３は前記パッ
ケージ１１1 〜１１n を収容するバックパネル、１７1
〜１７n は該バックパネル１３上に搭載されておりパッ
ケージ１１1 〜１１n の実装位置の近傍にそれぞれパッ
ケージに対応して１個ずつ配置されている２つの出力を
持ったバッファＩＣ、１５1,１５2 は終端抵抗、１６は
プリント配線である。
タ１８1 〜１８n 付きパッケージ（以下パッケージ）、
１２1 〜１２n は該パッケージ１１1 〜１１n にそれぞ
れ搭載されているバッファＩＣである。１３は前記パッ
ケージ１１1 〜１１n を収容するバックパネル、１７1
〜１７n は該バックパネル１３上に搭載されておりパッ
ケージ１１1 〜１１n の実装位置の近傍にそれぞれパッ
ケージに対応して１個ずつ配置されている２つの出力を
持ったバッファＩＣ、１５1,１５2 は終端抵抗、１６は
プリント配線である。
【００１６】ここで、パッケージ１１1 の出力信号をパ
ッケージ１１2 〜１１n へ分配する場合、パッケージ１
１1 に搭載されているバッファＩＣ１２1 の出力端子は
電気コネクタ１８1 を介してバッファＩＣ１７1 の入力
端子と終端抵抗１５1 に短い配線長で接続され、バッフ
ァＩＣ１７1 の出力端子はバッファＩＣ１７2 の入力端
子および終端抵抗１５2 と線路インピーダンスの管理さ
れた一筆書き配線によって接続される。バッファＩＣ１
７2 の２つの出力端子のうち一方はバッファＩＣ１７3
の入力端子および終端抵抗１５3 と線路インピーダンス
の管理された一筆書き配線によって接続され、他方はパ
ッケージ１１2 に搭載されているバッファＩＣ１２2 の
入力端子に接続され、以下同様にバッファＩＣ１７n-1
の２つの出力端子のうち一方はバッファＩＣ１７n の入
力端子および終端抵抗１５n と線路インピーダンスの管
理された一筆書き配線によって接続され、他方はパッケ
ージ１１n-1 に搭載されているバッファＩＣ１２n-1 の
入力端子に電気コネクタ１８n-1 を介して短い配線長で
接続される。そしてバッファＩＣ１７n の出力はパッケ
ージ１１n に搭載されているバッファＩＣ１２n の入力
端子に電気コネクタ１８n を介して短い配線長で接続さ
れる。
ッケージ１１2 〜１１n へ分配する場合、パッケージ１
１1 に搭載されているバッファＩＣ１２1 の出力端子は
電気コネクタ１８1 を介してバッファＩＣ１７1 の入力
端子と終端抵抗１５1 に短い配線長で接続され、バッフ
ァＩＣ１７1 の出力端子はバッファＩＣ１７2 の入力端
子および終端抵抗１５2 と線路インピーダンスの管理さ
れた一筆書き配線によって接続される。バッファＩＣ１
７2 の２つの出力端子のうち一方はバッファＩＣ１７3
の入力端子および終端抵抗１５3 と線路インピーダンス
の管理された一筆書き配線によって接続され、他方はパ
ッケージ１１2 に搭載されているバッファＩＣ１２2 の
入力端子に接続され、以下同様にバッファＩＣ１７n-1
の２つの出力端子のうち一方はバッファＩＣ１７n の入
力端子および終端抵抗１５n と線路インピーダンスの管
理された一筆書き配線によって接続され、他方はパッケ
ージ１１n-1 に搭載されているバッファＩＣ１２n-1 の
入力端子に電気コネクタ１８n-1 を介して短い配線長で
接続される。そしてバッファＩＣ１７n の出力はパッケ
ージ１１n に搭載されているバッファＩＣ１２n の入力
端子に電気コネクタ１８n を介して短い配線長で接続さ
れる。
【００１７】以上の構成の本実施例の作用を以下に説明
する。まず、バッファＩＣ１２1 の出力はバッファＩＣ
１７1 に入力され、バッファＩＣ１７1 の出力はバッフ
ァＩＣ１７2 の入力となる。バッファＩＣ１７2 の出力
はバッファＩＣ１２2 の入力とバッファＩＣ１７3 の入
力となり、以下同様にバッファＩＣ１７n-1 の出力はバ
ッファＩＣ１２n-1 の入力とバッファＩＣ１７ n の入力
となる。そしてバッファＩＣ１７n の出力はバッファＩ
Ｃ１２n の入力となる。
する。まず、バッファＩＣ１２1 の出力はバッファＩＣ
１７1 に入力され、バッファＩＣ１７1 の出力はバッフ
ァＩＣ１７2 の入力となる。バッファＩＣ１７2 の出力
はバッファＩＣ１２2 の入力とバッファＩＣ１７3 の入
力となり、以下同様にバッファＩＣ１７n-1 の出力はバ
ッファＩＣ１２n-1 の入力とバッファＩＣ１７ n の入力
となる。そしてバッファＩＣ１７n の出力はバッファＩ
Ｃ１２n の入力となる。
【００１８】このような構成にすることにより、バッフ
ァＩＣ１７n とバッファＩＣ１７n+ 1 間の伝送はインピ
ーダンス整合のとれた伝送路により反射のない良好な高
速信号が伝送でき、電気コネクタ１８1 〜１８n を介し
たバッファＩＣ１２1 〜１２ n とバッファＩＣ１７1 〜
１７n 間のそれぞれの信号伝送は、線路インピーダンス
が不整合であっても伝送路長を短くしているため、ビッ
トレートの高速化が図れる。また、パッケージ１１2 〜
１１n のいずれかを活線挿抜しても他のパッケージに影
響を与えずに伝送できる。
ァＩＣ１７n とバッファＩＣ１７n+ 1 間の伝送はインピ
ーダンス整合のとれた伝送路により反射のない良好な高
速信号が伝送でき、電気コネクタ１８1 〜１８n を介し
たバッファＩＣ１２1 〜１２ n とバッファＩＣ１７1 〜
１７n 間のそれぞれの信号伝送は、線路インピーダンス
が不整合であっても伝送路長を短くしているため、ビッ
トレートの高速化が図れる。また、パッケージ１１2 〜
１１n のいずれかを活線挿抜しても他のパッケージに影
響を与えずに伝送できる。
【００１９】以上の如く、上記構成の第２の実施例によ
れば、第１の実施例の如く１つのバッファＩＣが複数の
バッファＩＣをドライブするのではなく、バッファＩＣ
は全て１対１でドライブするので、１つのバッファＩＣ
のドライブ能力に頼るということが無くなり、バッファ
ＩＣのドライブ能力によるパッケージ実装数の限界とい
うものはなくなる。
れば、第１の実施例の如く１つのバッファＩＣが複数の
バッファＩＣをドライブするのではなく、バッファＩＣ
は全て１対１でドライブするので、１つのバッファＩＣ
のドライブ能力に頼るということが無くなり、バッファ
ＩＣのドライブ能力によるパッケージ実装数の限界とい
うものはなくなる。
【００２０】
【発明の効果】以上詳細に説明した如く、本発明は、プ
リント配線を有するバックパネルに、複数のパッケージ
を電気コネクタを介して電気的に接続し、前記パッケー
ジ間の信号伝送を前記電気コネクタとバックパネルのプ
リント配線により形成したパッケージ間信号伝送路を通
して行うパッケージ間信号伝送装置において、前記バッ
クパネル上にバッファＩＣを搭載し、前記パッケージ間
信号伝送路に前記バッファＩＣを介在させたので、パッ
ケージ間信号伝送路を短いシーケンスに区切り、インピ
ーダンス管理が可能なシーケンスでは、インピーダンス
整合を計ることができ、インピーダンス管理ができない
シーケンスでは伝送路長を短くする等の処置ができる。
リント配線を有するバックパネルに、複数のパッケージ
を電気コネクタを介して電気的に接続し、前記パッケー
ジ間の信号伝送を前記電気コネクタとバックパネルのプ
リント配線により形成したパッケージ間信号伝送路を通
して行うパッケージ間信号伝送装置において、前記バッ
クパネル上にバッファＩＣを搭載し、前記パッケージ間
信号伝送路に前記バッファＩＣを介在させたので、パッ
ケージ間信号伝送路を短いシーケンスに区切り、インピ
ーダンス管理が可能なシーケンスでは、インピーダンス
整合を計ることができ、インピーダンス管理ができない
シーケンスでは伝送路長を短くする等の処置ができる。
【００２１】これにより、バックパネルによるパッケー
ジ間の高速伝送を可能とし、さらに同一信号を複数枚の
パッケージへ分配するような場合に、分配先のいずれか
のパッケージを活線挿抜しても他の分配先のパッケージ
に影響を与えずに伝送できる装置を提供するという効果
がある。
ジ間の高速伝送を可能とし、さらに同一信号を複数枚の
パッケージへ分配するような場合に、分配先のいずれか
のパッケージを活線挿抜しても他の分配先のパッケージ
に影響を与えずに伝送できる装置を提供するという効果
がある。
【図１】本発明の第１の実施例を示す概略斜視図であ
る。
る。
【図２】本発明の第１の実施例の回路図である。
【図３】本発明の第２の実施例を示す概略斜視図であ
る。
る。
【図４】本発明の第２の実施例の回路図である。
【図５】従来例を示す概略斜視図である。
１１1 〜１１n パッケージ １２1 〜１２n バッファＩＣ １３ バックパネル １４1 〜１４n バッファＩＣ １５1,１５2 終端抵抗 １６ プリント配線 １７1 〜１７n バッファＩＣ １８1 〜１８n 電気コネクタ
Claims (1)
- 【請求項１】 プリント配線を有するバックパネルに、
複数のパッケージを電気コネクタを介して電気的に接続
し、前記パッケージ間の信号伝送を前記電気コネクタと
前記バックパネルのプリント配線により形成したパッケ
ージ間信号伝送路を通して行うパッケージ間信号伝送装
置において、 前記バックパネル上にバッファＩＣを搭載し、前記パッ
ケージ間信号伝送路に前記バッファＩＣを介在させたこ
とを特徴とするパッケージ間信号伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4837793A JPH06267622A (ja) | 1993-03-09 | 1993-03-09 | パッケージ間信号伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4837793A JPH06267622A (ja) | 1993-03-09 | 1993-03-09 | パッケージ間信号伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06267622A true JPH06267622A (ja) | 1994-09-22 |
Family
ID=12801640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4837793A Pending JPH06267622A (ja) | 1993-03-09 | 1993-03-09 | パッケージ間信号伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06267622A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10362704B2 (en) | 2017-08-04 | 2019-07-23 | Fujitsu Limited | Information processing apparatus |
-
1993
- 1993-03-09 JP JP4837793A patent/JPH06267622A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10362704B2 (en) | 2017-08-04 | 2019-07-23 | Fujitsu Limited | Information processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4675551A (en) | Digital logic bus termination using the input clamping Schottky diodes of a logic circuit | |
| US3832489A (en) | Bidirectional bus repeater | |
| EP1816570A3 (en) | Integrated circuit I/O using a high performance bus interface | |
| US5488705A (en) | Apparatus for connecting computer devices | |
| JPS62114021A (ja) | バツクプレイン・バスを有するバツクプレイン | |
| US5570037A (en) | Switchable differential terminator | |
| EP0923277B1 (en) | Printed circuit board | |
| US4075608A (en) | Multiple-channel data switch | |
| US4042832A (en) | Logic board interlock indication apparatus | |
| JPS6367845A (ja) | 一定の電気特性を有するバス構造 | |
| KR100923825B1 (ko) | 고속 동작에 적합한 메모리 모듈 및 메모리 시스템 | |
| US5202940A (en) | Modular electro-optic bus coupler system | |
| EP0032992A1 (en) | Circuit for interfacing a half-duplex digital data line with a simplex transmitting and a simplex receiving line, and vice-versa | |
| JPH06267622A (ja) | パッケージ間信号伝送装置 | |
| JPH01205222A (ja) | コネクタ共用化装置 | |
| US6549031B1 (en) | Point to point alternating current (AC) impedance compensation for impedance mismatch | |
| KR900003183B1 (ko) | 플래트 케이블(flat cable)을 통한 성형접속장치 | |
| GB2074824A (en) | High speed ribbon cable bus | |
| US5293498A (en) | Arrangement of designation of drive element number using mother boards | |
| JPH06295214A (ja) | システム・バス装置 | |
| JPS6347106Y2 (ja) | ||
| JPH06242864A (ja) | 接続方式 | |
| CN220528085U (zh) | 一种交换机 | |
| JP3008198B2 (ja) | アダプタ | |
| JPH0744473A (ja) | 信号授受回路 |