JPS61166667A - マルチプロセツサ−システム - Google Patents
マルチプロセツサ−システムInfo
- Publication number
- JPS61166667A JPS61166667A JP60008179A JP817985A JPS61166667A JP S61166667 A JPS61166667 A JP S61166667A JP 60008179 A JP60008179 A JP 60008179A JP 817985 A JP817985 A JP 817985A JP S61166667 A JPS61166667 A JP S61166667A
- Authority
- JP
- Japan
- Prior art keywords
- common
- packages
- board
- cpu
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、共通のユニットの組み合わせによりシステム
規模に対応可能なマルチプロセッサーシステムに関する
ものである。
規模に対応可能なマルチプロセッサーシステムに関する
ものである。
マルチＣＰＵンステムは、ｃｐｕ ＜中央処理装置）の
負荷を分散し、応答性の良いシステムを作なパンケージ
（ボード）にＣＰＵを複数個搭載する方式や、情報伝送
技術により他のボードと結合するシステム等がある。
負荷を分散し、応答性の良いシステムを作なパンケージ
（ボード）にＣＰＵを複数個搭載する方式や、情報伝送
技術により他のボードと結合するシステム等がある。
前者においては信号線が多いので、これらを分散化する
と機能上の制約が生じることがある。
と機能上の制約が生じることがある。
第３図はその構成を示す図である。この例では、Ａ、Ｂ
なる２個のＣＰＵＩ、２を用い、２の方に双方向メモリ
ー３を搭載している。バス４はＣＰＵ−Ａの方のバスで
あり、当然、パッケージ５と６の内容は異なる。
なる２個のＣＰＵＩ、２を用い、２の方に双方向メモリ
ー３を搭載している。バス４はＣＰＵ−Ａの方のバスで
あり、当然、パッケージ５と６の内容は異なる。
第４図は双方向メモリー３を一枚のパッケージ６上に搭
載したものである。ここでは、パッケージ５と７の構成
は同じとなる。
載したものである。ここでは、パッケージ５と７の構成
は同じとなる。
しかしながら、上記第４図に示す構成では、ボード６は
双方のバス４．８を取り込むので、コネクターが大型化
し、更にメモリーのボート数が多くなると全く不可能と
なる問題点がある。
双方のバス４．８を取り込むので、コネクターが大型化
し、更にメモリーのボート数が多くなると全く不可能と
なる問題点がある。
本発明は、このような従来の問題点を解決して、て、マ
ルチＣＰＵシステムを構成することを目的とするもので
ある。
ルチＣＰＵシステムを構成することを目的とするもので
ある。
本発明は、パッケージを相互に接続するために多く用い
られている、フラットケーブルまたはコネクターを多数
搭載した相互接続のみを行うパッケージ即ちマザーボー
ドのうち、後者を、相互のデータ授受を目的として構成
するのに用い、このマザーボードにマルチボー）ＲＡＭ
を搭載し、システムを単純化することができるようにし
たものである。
られている、フラットケーブルまたはコネクターを多数
搭載した相互接続のみを行うパッケージ即ちマザーボー
ドのうち、後者を、相互のデータ授受を目的として構成
するのに用い、このマザーボードにマルチボー）ＲＡＭ
を搭載し、システムを単純化することができるようにし
たものである。
以下、本発明を図面に示す実施例に基づいて説明する。
第１図は本発明による構成である。図において各符号は
第３図及び第４図のものと対応している。５．７は同じ
構成のＣＰＵ−Ａ、ＣＰＵ−Ａ’を搭載したボードであ
り、共通のものが使用できる。ＲＡＭ３はマザーボード
１１上に搭載しており、本来コネクターの集合であり物
理的な制限は無く、バス１１をも含む三方向のＲＡＭを
構成できる。９．１０は各々の増設パッケージであり、
共通化したものである。
第３図及び第４図のものと対応している。５．７は同じ
構成のＣＰＵ−Ａ、ＣＰＵ−Ａ’を搭載したボードであ
り、共通のものが使用できる。ＲＡＭ３はマザーボード
１１上に搭載しており、本来コネクターの集合であり物
理的な制限は無く、バス１１をも含む三方向のＲＡＭを
構成できる。９．１０は各々の増設パッケージであり、
共通化したものである。
第２図は本発明の構造例を示す斜視図であり、コネクタ
１３により、第１図におけるａ、ｂ、ｃ。
１３により、第１図におけるａ、ｂ、ｃ。
ｄの部分を接続するようにしたものである。なお、この
例ではコネクタ１３による接続例を示しているが、フラ
ットケーブルのような接続手段を用いでもよい。
例ではコネクタ１３による接続例を示しているが、フラ
ットケーブルのような接続手段を用いでもよい。
本発明のように、共通のパッケージを複＃１．組み合わ
せ、マルチプロセンサーシステムを単純化して増殖でき
るマザーボードは、システムの大きさ、パッケージの枚
数により本来変化するものであり、実質的にはシステム
の大小におけるパッケージの種類に変化はなくなること
になる。
せ、マルチプロセンサーシステムを単純化して増殖でき
るマザーボードは、システムの大きさ、パッケージの枚
数により本来変化するものであり、実質的にはシステム
の大小におけるパッケージの種類に変化はなくなること
になる。
Ｃ発明の効果〕
上述したように本発明によれば、相互の情報の
：Ｉ授受を行うマルチポートＲＡＭを、相互の信
号を接続するコネクターを取りつけたマザーボード上に
搭載したものであるので、システム規模に対応した共通
のユニットを接続して単純化したマルチプロセッサーシ
ステムを構成できるという効果を奏するものである。
：Ｉ授受を行うマルチポートＲＡＭを、相互の信
号を接続するコネクターを取りつけたマザーボード上に
搭載したものであるので、システム規模に対応した共通
のユニットを接続して単純化したマルチプロセッサーシ
ステムを構成できるという効果を奏するものである。
第１図は本発明に係る信号授受の方法を示すシステム図
、第２図は本発明によるマザーボードとパッケージの接
続例を示す斜視図、第３図及び第４図は従来のマルチＣ
ＰＵシステムの構成を示す図である。 １．２：ＣＰＵ ３：ＲＡＭ ４．８，１１：バス ５〜１０：パッケージ １２：マザーボード １３：コネクタ 特許出願人 株式会社 安用電機製作所篤 １ 図 １２ 、、；２図
、第２図は本発明によるマザーボードとパッケージの接
続例を示す斜視図、第３図及び第４図は従来のマルチＣ
ＰＵシステムの構成を示す図である。 １．２：ＣＰＵ ３：ＲＡＭ ４．８，１１：バス ５〜１０：パッケージ １２：マザーボード １３：コネクタ 特許出願人 株式会社 安用電機製作所篤 １ 図 １２ 、、；２図
Claims (1)
- １、シングルボードのコンピュータを複数枚組み合わせ
て作成するマルチプロセッサーシステムにおいて、相互
の情報の授受を行うマルチポートＲＡＭを、相互の信号
を接続するコネクターを取りつけたマザーボード上に搭
載し、システム規模に対応した共通のユニットの組み合
わせにより構成したことを特徴とするマルチプロセッサ
ーシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60008179A JPS61166667A (ja) | 1985-01-18 | 1985-01-18 | マルチプロセツサ−システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60008179A JPS61166667A (ja) | 1985-01-18 | 1985-01-18 | マルチプロセツサ−システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61166667A true JPS61166667A (ja) | 1986-07-28 |
Family
ID=11686084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60008179A Pending JPS61166667A (ja) | 1985-01-18 | 1985-01-18 | マルチプロセツサ−システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61166667A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6381558A (ja) * | 1986-09-25 | 1988-04-12 | Toshiba Corp | マルチｃｐｕ制御方式 |
| US7212961B2 (en) | 2002-08-30 | 2007-05-01 | Lsi Logic Corporation | Interface for rapid prototyping system |
| US7299427B2 (en) * | 2002-08-30 | 2007-11-20 | Lsi Corporation | Radio prototyping system |
-
1985
- 1985-01-18 JP JP60008179A patent/JPS61166667A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6381558A (ja) * | 1986-09-25 | 1988-04-12 | Toshiba Corp | マルチｃｐｕ制御方式 |
| US7212961B2 (en) | 2002-08-30 | 2007-05-01 | Lsi Logic Corporation | Interface for rapid prototyping system |
| US7299427B2 (en) * | 2002-08-30 | 2007-11-20 | Lsi Corporation | Radio prototyping system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5006961A (en) | Segmented backplane for multiple microprocessing modules | |
| JPS6450149A (en) | Digital data processor for performing fault tolerant peripheral device bus communication | |
| CA1227864A (en) | Interrupt bus structure | |
| TW357467B (en) | A dual-in-line universal serial bus connector | |
| JPS61166667A (ja) | マルチプロセツサ−システム | |
| CN206877324U (zh) | 一种主板及服务器 | |
| JPS5714952A (en) | Doubled computer control system | |
| GB2219694A (en) | Segmented backplane for multiple microprocessing modules | |
| US20010032249A1 (en) | Computer system for an internal computer network | |
| JPS6010294Y2 (ja) | バスシステム用コネクタ | |
| JPH0632404B2 (ja) | 電子装置の実装構造 | |
| JPH0844460A (ja) | コンピュータ装置およびボード間接続用リンク | |
| JPH03100991A (ja) | 共有メモリ | |
| JPS62242262A (ja) | 計算機システム | |
| JPH0589035A (ja) | バス調停方式 | |
| JPH07104795B2 (ja) | エラ−検出方式 | |
| JPS63223856A (ja) | マルチプロセサ・システム | |
| JPH07295949A (ja) | ２本のシステムバスを具備するマルチｃｐｕ処理システム | |
| JPH02139988A (ja) | マルチプロセッサの実装構造 | |
| JPH02108150A (ja) | コンピュータの並列分散処理装置 | |
| JPS63197208A (ja) | バスの接続構造 | |
| JP2000163387A (ja) | 制御装置 | |
| JPH05108553A (ja) | バス結合装置 | |
| JPS58103053A (ja) | 共有記憶システム | |
| JPH0462084B2 (ja) |