JPH0844460A - コンピュータ装置およびボード間接続用リンク - Google Patents

コンピュータ装置およびボード間接続用リンク

Info

Publication number
JPH0844460A
JPH0844460A JP6227190A JP22719094A JPH0844460A JP H0844460 A JPH0844460 A JP H0844460A JP 6227190 A JP6227190 A JP 6227190A JP 22719094 A JP22719094 A JP 22719094A JP H0844460 A JPH0844460 A JP H0844460A
Authority
JP
Japan
Prior art keywords
computer
shim
plug
board
link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6227190A
Other languages
English (en)
Inventor
Yuusuke Nonomura
友佑 野々村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LIFE TEC KENKYUSHO KK
Original Assignee
LIFE TEC KENKYUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LIFE TEC KENKYUSHO KK filed Critical LIFE TEC KENKYUSHO KK
Priority to JP6227190A priority Critical patent/JPH0844460A/ja
Publication of JPH0844460A publication Critical patent/JPH0844460A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】 複数のコンピュータボードを容易に結合して
処理速度の高速化や容量の増大化を図る。 【構成】 第1、第2コンピュータボード11、21
は、メモリー増加用の第1、第2シムソケット13、2
3を備える。この第1、第2コンピュータボード11、
21を結合するシムリンク30は、第1、第2シムソケ
ット13、23にそれぞれ接続される第1、第2シムプ
ラグ31、32を備え、第1、第2シムプラグ31、3
2を信号コード33で結合する。このシムリンク30
で、第1、第2コンピュータボード11、21を結合す
ることにより、第1、第2コンピュータボード11、2
1を用いて演算を行うことができる。つまり、処理速度
を高速化できるとともに、容量が増大する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータの処理速
度の高速化、あるいは容量の増大化を図る装置、および
コンピュータの処理速度の高速化、あるいは容量の増加
化を図るために複数のコンピュータボードを接続する接
続具(ボード間接続用リンク)に関する。
【0002】
【発明の背景】コンピュータを用いた装置では、演算処
理速度の高速化や、並列処理化が進んでいる。このた
め、演算処理速度の高速化や、信号の並列処理化に伴っ
て、超高速演算が可能な中央演算処理装置(以下、CP
U)の開発や、CPUを複数搭載したコンピュータボー
ドの開発が行われている。
【0003】
【発明が解決しようとする課題】しかるに、新たに開発
されたCPUやコンピュータボードは、高価となるとと
もに、用途によっては過剰能力となってしまう。そこ
で、用途に応じて既存のコンピュータボードを結合して
使用することが考えられる。そこで、一部の技術者では
複数のコンピュータボードを複数のリード配線と半田付
等で結合しているが、結合するには結合するコンピュー
タボードの配線内容を理解する必要があるとともに、結
合に多大の時間と結合技術とが必要となり、一般のコン
ピュータ使用者では既存のCPUやコンピュータボード
を結合して使用するのは困難であった。
【0004】
【発明の目的】本発明の目的は、複数のコンピュータボ
ードを容易に結合したコンピュータ装置、および複数の
コンピュータボードを容易に接続することのできるボー
ド間接続用リンクの提供にある。
【0005】
【課題を解決するための手段】
〔第1発明〕請求項1のコンピュータ装置は、メモリー
を増加することのできる第1インラインメモリモジュー
ルソケットを備えた第1コンピュータボードと、メモリ
ーを増加することのできる第2インラインメモリモジュ
ールソケットを備えた第2コンピュータボードと、前記
第1インラインメモリモジュールソケットに接続される
第1プラグ、および前記第2インラインメモリモジュー
ルソケットに接続される第2プラグを備えるとともに、
前記第1プラグと前記第2プラグの間のデジタル信号の
送信または受信の少なくとも一方を行う信号コードを備
えるボード間接続用リンクとを備えた技術的手段を採用
した。
【0006】〔第2発明〕請求項3のボード間接続用リ
ンクは、第1コンピュータボードのメモリーを増加する
ことのできる第1インラインメモリモジュールソケット
に接続される第1プラグと、第2コンピュータボードの
メモリーを増加することのできる第2インラインメモリ
モジュールソケットに接続される第2プラグと、前記第
1プラグと前記第2プラグの間のデジタル信号の送信ま
たは受信の少なくとも一方を行う信号コードとからなる
技術的手段を採用した。
【0007】なお、請求項1または請求項3のボード間
接続用リンクは、高速演算を行うために共有メモリーを
搭載するという実施態様を採用しても良い(請求項2、
4)。
【0008】
【発明の作用】請求項1および請求項3のコンピュータ
装置およびボード間接続用リンクは、ともに第1コンピ
ュータボードの第1インラインメモリモジュールソケッ
トのポートと、第2コンピュータボードの第2インライ
ンメモリモジュールソケットのポートとが、ボード間接
続用リンク(第1インラインメモリモジュールソケッ
ト、第1プラグ、信号コード、第2プラグ、第2インラ
インメモリモジュールソケット)を介して接続される。
このため、第1コンピュータボードの能力と第2コンピ
ュータボードの能力とを容易に組み合わせて使用するこ
とができ、コンピュータの演算処理速度の高速化や、並
列演算処理等を行うことができる。
【0009】
【発明の効果】請求項1および請求項3のコンピュータ
装置およびボード間接続用リンクは、上記の作用で示し
たように、リンクによって第1コンピュータボードと第
2コンピュータボードとを組み合わせて使用することが
できる。つまり、コンピュータボードの具体的な知識
や、複数のリード配線によるボード間の接続技術がなく
とも、容易に複数のコンピュータボードを結合し、コン
ピュータの処理速度の高速化、あるいは容量の増大化を
図ることができる。つまり、使用するコンピュータの性
能を飛躍的に向上させることが容易にできる。
【0010】なお、請求項2および請求4を採用し、ボ
ード間接続用リンクに共有メモリーを用いることによ
り、データを第1、第2コンピュータボードで共有、処
理できるために、コンピュータの処理速度の高速化、あ
るいは容量の増大化を図ることができる。
【0011】
【実施例】次に、本発明のコンピュータ装置およびボー
ド間接続用リンクを、図に示す実施例に基づき説明す
る。 〔第1実施例の構成〕図1ないし図3は請求項1および
請求項2にかかる第1実施例を示すもので、図1はシム
リンクの接続状態を示す概略図、図2はシムリンクの平
面図、図3はシムリンクを用いたコンピュータ装置の概
略構成図である。
【0012】コンピュータ装置1は、図3に示すよう
に、各種演算を行う本体2と、この本体2に操作指示を
与える(例えば、キーボード、マウス、操作ペンなど)
1つまたは複数の外部操作機器3と、データ(例えばセ
ンサ出力や、コンピュータ装置1の他に設けられたコン
ピュータ機器の出力等)を本体2に与える1つまたは複
数の外部出力機器4と、本体2が制御する1つまたは複
数の外部駆動装置5(例えば3次元切削機や3次元組付
機などの3次元駆動ロボット、2次元駆動ロボット、プ
リンタ等)と、本体2の読み取ったデータや演算結果な
どを使用者に表示するディスプレイ装置6とから構成さ
れている。また、本体2は、データの記憶されたハード
ディスクを読み取るとともに、本体2の行なった演算結
果や読み取ったデータ等をハードディスクに記憶させる
ディスク装置7を備える。
【0013】本体2内には、本実施例においては、第1
コンピュータボード11と第2コンピュータボード21
の2つのコンピュータボードが搭載さている。第1コン
ピュータボード11と第2コンピュータボード21と
は、同一構成のボードであっても良いし、異なった構成
のボードであっても良い。第1コンピュータボード11
は、デジタル演算処理を行う1つまたは複数の第1CP
U12(第1中央演算処理装置)を搭載する。また、第
2コンピュータボード21も、デジタル演算処理を行う
1つまたは複数の第2CPU22(第2中央演算処理装
置)を搭載する。なお、第1コンピュータボード11お
よび第2コンピュータボード21は、第1、第2CPU
12、22以外に、図示しないRAMやROM、I/O
ポート、外部機器(外部操作機器3、外部出力機器4、
外部駆動装置5、ディスプレイ装置6、ディスク装置7
など)が接続されるコネクタを備え、各外部機器は第1
コンピュータボード11または第2コンピュータボード
21の何れか、あるいは両方に接続される。
【0014】また、第1コンピュータボード11は、第
1コンピュータボード11のメモリーを増加することの
できる第1シムソケット13(本発明の第1インライン
メモリモジュールの一例を示すもので、シングル・イン
ライン・メモリ・モジュール・ソケットの略、所謂SI
MMソケット)を1つまたは複数備える。同様に、第2
コンピュータボード21も、第2コンピュータボード2
1のメモリーを増加することのできる第2シムソケット
23(本発明の第2インラインメモリモジュールの一例
を示すもので、シングル・インライン・メモリ・モジュ
ール・ソケットの略、所謂SIMMソケット)を1つま
たは複数備える。
【0015】そして、第1コンピュータボード11の第
1シムソケット13と、第2コンピュータボード21の
第2シムソケット23とは、図1に示すボード間接続用
リンク30(以下、シムリンク)によって接続されてい
る。このシムリンク30は、図2にも示すもので、第1
コンピュータボード11の第1シムソケット13に接続
される第1シムプラグ31(本発明の第1プラグに相
当)と、第2コンピュータボード21の第2シムソケッ
ト23に接続される第2シムプラグ32(本発明の第2
プラグに相当)とを備える。そして、シムリンク30
は、第1シムプラグ31と第2シムプラグ32を介して
第1シムソケット13の入力ピンあるいは出力ピンと、
第2シムソケット23の入力ピンあるいは出力ピンとを
電気的に接続する複数の信号コード33を備える。この
信号コード33は、例えばフラットケーブルで、第1シ
ムプラグ31と第2シムプラグ32を介して、第1コン
ピュータボード11と第2コンピュータボード21との
間のデジタル信号の送信および受信を行う。
【0016】〔第1実施例の作動〕コンピュータ装置1
は、第1、第2コンピュータボード11、21がシムリ
ンク30を介して接続されたことにより、第1、第2コ
ンピュータボード11、21がシムリンク30を介して
データ信号の送信および受信を行うことができる。この
結果、演算プログラムを第1、第2コンピュータボード
11、21で分割して演算したり、第1コンピュータボ
ード11の演算プログラムの実行と第2コンピュータボ
ード21の演算プログラムの実行とを独立に行わせた
り、一部組み合わせて演算を実行することができる。
【0017】〔第1実施例の効果〕この実施例のコンピ
ュータ装置1は、第1コンピュータボード11と第2コ
ンピュータボード21とをシムリンク30を用いて接続
するのみで、第1コンピュータボード11の演算処理能
力と第2コンピュータボード21の演算処理能力とを容
易に組み合わせて使用することができ、コンピュータ装
置1の演算処理の高速化や、並列処理等を行うことがで
きる。つまり、シムリンク30を用いた簡単な作業(第
1シムソケット13に第1シムプラグ31を接続し、第
2シムソケット23に第2プラグを接続する作業)で、
使用するコンピュータ装置1の性能を飛躍的に向上させ
ることが容易にできる。
【0018】〔第2実施例〕図4および図5は請求項3
および請求項4にかかる第2実施例を示すもので、図4
はシムリンク30の接続状態を示す概略図、図5はシム
リンク30の平面図である。本実施例は、シムリンク3
0が、第1コンピュータボード11の演算データと、第
2コンピュータボード21の演算データとを共用するた
めの共有メモリー34を備えもので、この実施例では、
第1シムプラグ31あるいは第2シムプラグ32の一方
に、1つまたは複数の共有メモリー34を搭載するもの
である。
【0019】この実施例のように、シムリンク30に共
有メモリー34を設けることによって、第1コンピュー
タボード11と第2コンピュータボード21は、データ
を共有メモリー34で共用できるため、データ転送処理
時間等が不要になり、第1コンピュータボード11と第
2コンピュータボード21とを同時に作動させることが
できる。つまり、第1コンピュータボード11および第
2コンピュータボード21が同時に演算処理を行うこと
ができるため、コンピュータ装置1の処理速度の高速化
を図ることができる。なお、この実施例では、第1、第
2シムプラグ31、32の一方に共有メモリー34を搭
載した例を示したが、第1、第2シムプラグ31、32
の両方に共有メモリー34を搭載するように設けても良
い。この場合、一方のシムプラグの共有メモリーのデー
タを他方のシムプラグの共有メモリーへ転送するため
に、転送用コントローラを設けても良い。そして、転送
用コントローラを設ける場合は、シムプラグを3つ以上
用いたシムリンクに用いて好適である。
【0020】〔変形例〕上記の実施例では、説明を容易
にするために、2枚のマザーボードをシムリンクで接続
する例を示したが、3枚以上(3枚〜多数)のマザーボ
ードをシムリンクを用いて接続しても良い。この場合、
シムリンクによって結合される一方のマザーボードが第
1マザーボードに相当し、他方のマザーボードが第2マ
ザーボードに相当する。つまり、シムリンクによって結
合されるマザーボードは、全て本発明の第1、第2マザ
ーボードの何方かに相当する。そして、複数のマザーボ
ードをシムリンクを用いて接続する場合の回路網の結合
方式は、完全結合、線型結合、鎖結合、リング結合、格
子結合、トーラス結合、木結合、ハイパーキューブ結合
などの結合回路網を採用したり、共有結合、専用結合、
スイッチ結合、同期通信型結合、非同期通信型結合、直
列伝送方式の結合回路などの回路結合方式を採用した
り、上記を適宜組み合わせて採用可能なものである。
【0021】また、上記の実施例では、1つのシムリン
クで2枚のマザーボードを結合する例を示したが、1つ
のシムリンクで3枚以上のマザーボードを結合しても良
い。具体的な例を示すと、3枚のマーザーボードを結合
するシムリンク(一例として図6参照)を用いたり、4
枚のマーザーボードを結合するシムリンクを用いても良
い。なお、1つのシムリンクで3枚以上のマザーボード
を結合する場合に共有メモリーを搭載する場合は、共有
メモリーとしてデュアルポートRAMやマルチポートR
OMを用いると良い。
【0022】複数のマザーボードの配置例として、2枚
のマザーボードを平面上に並べた例を示したが、複数の
マザーボードを積層配置(一例として図7参照)した
り、複数のマザーボードを放射状(一例として図8参
照)に配置したり、放射状に配置された複数のマザーボ
ードを積層してタワー状に配置したり、このタワーを複
数用いてシムリンクで結合しても良い。また、シムリン
クの接続コードを光ファイバ通信に変換し、離れたマザ
ーボードとの結合に用いても良い。
【0023】シムリンクによって結合されるそれぞれの
コンピュータボードにCPUを搭載したが、一部のボー
ドのみにCPUを搭載し、他のボードのチップ(RAM
やROM等)を利用しても良い。また、デジタル演算処
理を行う演算装置の一例としてCPUを示したが、DS
Pなど他の演算装置を用いても良い。勿論、CPU、D
SPなど各種演算装置を組み合わせて用いても良い。
【0024】さらに、以上では、ボード間接続用リンク
の一例として、メモリ増設用のシム(SIMM)ソケッ
トを接続するシムリンクを例に示したが、メモリ増設用
に設けられたデュアル・インライン・メモリ・モジュー
ル(DIMM)ソケットなど、他のインライン・メモリ
・モジュール・ソケットを接続するように、ボード間接
続用リンクを設けても良い。もちろん、SIMMソケッ
トとDIMMソケットとを接続するなど、形式の異なる
インライン・メモリ・モジュール・ソケットを接続する
ように、ボード間接続用リンクを設けても良い。
【図面の簡単な説明】
【図1】シムリンクの接続状態を示す概略図である(第
1実施例)。
【図2】シムリンクの平面図である(第1実施例)。
【図3】シムリンクを用いたコンピュータ装置の概略構
成図である(第1実施例)。
【図4】シムリンクの接続状態を示す概略図である(第
2実施例)。
【図5】シムリンクの平面図である(第2実施例)。
【図6】シムリンクの概略斜視図である(変形例)。
【図7】マザーボードの配置状態を示す概略図である
(変形例)。
【図8】マザーボードの配置状態を示す概略図である
(変形例)。
【符号の説明】
1 コンピュータ装置 11 第1コンピュータボード 12 第1CPU(第1中央演算処理装置) 13 第1シムソケット(第1インラインメモリモジュ
ールソケット) 21 第2コンピュータボード 22 第2CPU(第2中央演算処理装置) 23 第2シムソケット(第2インラインメモリモジュ
ールソケット) 30 シムリンク(ボード間接続用リンク) 31 第1シムプラグ(第1プラグ) 32 第2シムプラグ(第2プラグ) 33 信号コード 34 共有メモリー

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】(a)メモリーを増加することのできる第
    1インラインメモリモジュールソケットを備えた第1コ
    ンピュータボードと、 (b)メモリーを増加することのできる第2インライン
    メモリモジュールソケットを備えた第2コンピュータボ
    ードと、 (c)前記第1インラインメモリモジュールソケットに
    接続される第1プラグ、および前記第2インラインメモ
    リモジュールソケットに接続される第2プラグを備える
    とともに、前記第1プラグと前記第2プラグの間のデジ
    タル信号の送信または受信の少なくとも一方を行う信号
    コードを備えるボード間接続用リンクとを備えるコンピ
    ュータ装置。
  2. 【請求項2】請求項1のコンピュータ装置は、前記ボー
    ド間接続用リンクが、前記第1プラグと前記第2プラグ
    の間のデジタル信号を一時的に記憶する共有メモリーを
    備える。
  3. 【請求項3】(d)第1コンピュータボードのメモリー
    を増加することのできる第1インラインメモリモジュー
    ルソケットに接続される第1プラグと、 (e)第2コンピュータボードのメモリーを増加するこ
    とのできる第2インラインメモリモジュールソケットに
    接続される第2プラグと、 (f)前記第1プラグと前記第2プラグの間のデジタル
    信号の送信または受信の少なくとも一方を行う信号コー
    ドとを備えるボード間接続用リンク。
  4. 【請求項4】請求項3のボード間接続用リンクは、前記
    第1プラグと前記第2プラグの間のデジタル信号を一時
    的に記憶する共有メモリーを備える。
JP6227190A 1994-07-28 1994-07-28 コンピュータ装置およびボード間接続用リンク Pending JPH0844460A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6227190A JPH0844460A (ja) 1994-07-28 1994-07-28 コンピュータ装置およびボード間接続用リンク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6227190A JPH0844460A (ja) 1994-07-28 1994-07-28 コンピュータ装置およびボード間接続用リンク

Publications (1)

Publication Number Publication Date
JPH0844460A true JPH0844460A (ja) 1996-02-16

Family

ID=16856907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6227190A Pending JPH0844460A (ja) 1994-07-28 1994-07-28 コンピュータ装置およびボード間接続用リンク

Country Status (1)

Country Link
JP (1) JPH0844460A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041027A (ja) * 2006-08-10 2008-02-21 Sony Computer Entertainment Inc プロセッサノードシステムおよびプロセッサノードクラスタシステム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6228201A (ja) * 1985-07-27 1987-02-06 ロ−ベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング プランジヤオイルポンプを有するチエ−ンソ−
JPH04174406A (ja) * 1990-08-03 1992-06-22 Nippon Telegr & Teleph Corp <Ntt> メモリ素子付きコネクタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6228201A (ja) * 1985-07-27 1987-02-06 ロ−ベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング プランジヤオイルポンプを有するチエ−ンソ−
JPH04174406A (ja) * 1990-08-03 1992-06-22 Nippon Telegr & Teleph Corp <Ntt> メモリ素子付きコネクタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041027A (ja) * 2006-08-10 2008-02-21 Sony Computer Entertainment Inc プロセッサノードシステムおよびプロセッサノードクラスタシステム

Similar Documents

Publication Publication Date Title
US10372650B2 (en) Cross-over and bypass configurations for high-speed data transmission
JP3128932U (ja) Cpuカード及びコンピュータ
US7765358B2 (en) Connecting multiple peripheral interfaces into one attachment point
US6362974B1 (en) Stacked processor construction and a method for producing same
US20040236891A1 (en) Processor book for building large scalable processor systems
US20130179621A1 (en) Extensible daisy-chain topology for compute devices
US20080247212A1 (en) Memory system having point-to-point (ptp) and point-to-two-point (pttp) links between devices
TW202005485A (zh) 擴充快捷外設互聯標準兼容性的電路
WO1985002473A1 (en) Interrupt bus structure
WO2018213232A1 (en) Reconfigurable server and server rack with same
US6704832B1 (en) Peripheral bus jumper block for a configurable peripheral bus interconnect system
US8131903B2 (en) Multi-channel memory connection system and method
TWI706324B (zh) 具互連埠彈性連接方式之運算裝置
US7633767B2 (en) Memory modules including SIMM and DIMM-type connection structures and related memory systems
US20060080484A1 (en) System having a module adapted to be included in the system in place of a processor
JPH0844460A (ja) コンピュータ装置およびボード間接続用リンク
CN100490605C (zh) 印刷电路板
KR100564570B1 (ko) 고속 데이터를 전송하는 경로와 저속 데이터를 전송하는경로를 구비하는 메모리 모듈 및 이를 구비하는 메모리시스템
CN112000189A (zh) 一种基于s2500处理器的服务器主板
JPS60207918A (ja) プログラマブルコントロ−ラ
US20240201758A1 (en) Expansion board and mainframe apparatus
US10185691B2 (en) Two-dimensional torus topology
JPS61166667A (ja) マルチプロセツサ−システム
JPS6347106Y2 (ja)
US7660334B1 (en) Single printed circuit board configuration for a data storage system