JPH03100991A - 共有メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、記憶管理技術さらには２つの入出力ポート
を有する随時読出し書込み可能な半導体記憶装置に適用
して特に有効な技術に関し、例えば、２以上のマイクロ
プロセッサで共有されるデュアルポートＲＡＭ　（ラン
ダム・アクセス・メモリ）に利用して有効な技術に関す
る。

［従来の技術］ パーソナルコンピュータのようなマイクロコンピュータ
システムでは、２個以上のマイクロコンピュータ（もし
くはマイクロプロセッサ）を用いて１つのシステムを構
成することがある。この場合、−船釣には一方がマスク
・マイクロコンピュータとして、、また他方がこれを補
助するスレーブ・マイクロコンピュータとして使われる
。このような２つのマイクロコンピュータを有するシス
テムでは、マスク側とスレーブ側のマイクロコンピュー
タ（以下、マイコンと称する）との間で通信が必要とな
る。そこで、この通信を高速で行なえるようにするため
、デュアルポートＲＡＭを用いたパラレル方式の通信方
式が提案されている。

すなわち、マスク側マイコンとスレーブ側マイコンとの
間にデュアルポートＲＡＭを介在させてパスで接続し、
一方のマイコンでデュアルポートＲＡＭに書き込んだデ
ータを他方のマイコンで読み取ることで２つのマイコン
間の通信を行なうというものである。

このように、デュアルポートＲＡＭは、マスタ側マイコ
ン及びスレーブ側マイコンいずれの側からでもデータの
読出し、書込みを行なうことができる。しかしながら、
マスク側とスレーブ側の両方のマイコンから同時にデュ
アルポートＲＡＭに書込みを行なうと、データ功競合が
生じて誤ったデータが書き込まれ、正しい通信内容の伝
達が行なえなくなるおそれがある。

そこで、デュアルポートＲＡＭに対する書込みの権利を
どちらのマイコンが持つかをそれぞれマイコンのソフト
ウェアで決めてやり、ソフトウェアによる調停でデュア
ルポートＲＡＭにおけるデータの競合を回避する方法あ
る。しかしながら。

ソフトウェアによるデュアルポートＲＡＭに対する書込
み権の調停方式では、調停のためのソフトウェアのオー
バヘッドが大きくなってシステムのスループットが低下
してしまう。

そこで、２つのポートからの同時アクセスによる処理の
競合を防止するアービタ（アクセス権裁定回路）を内蔵
したデュアルポートＲＡＭも開発されているＣ％日立製
作所　１９８８年２月発行、「日立マイクロコンピュー
タデータブック　８／１６ビツトマイクロコンピユ一タ
周辺ＬＳ　ＩＪ第７２０頁〜第７８１頁）。

［発明が解決しようとする課題］ 従来のデュアルポートメモリは、２つのマイコンもしく
はプロセッサからのアクセスが可能であるが、メモリセ
ルアレイが一つであるため両プロセッサがこれを同時に
アクセスすることはできない、このため一方のプロセッ
サがデュアルポートメモリをアクセスしているとき、他
方のプロセッサはメモリアクセスを待たされてしまう。

この発明の目的は、デュアルポートメモリを有するマル
チプロセッサシステムにおけるデータ転送のスループッ
トを向上することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、１つのメモリ装置内に２組のメモリセルアレ
イおよび２組のバスインタフェースを搭載しそれぞれの
メモリセルアレイを独立にアクセス可能とするとともに
１両メモリセルアレイの対応するメモリセル同士を接続
し外部からの制御信号により任意の一方のメモリセルア
レイの全ビット内容を他方のメモリセルアレイに転送可
能とするものである。

［作用］ 上記した手段によれば、各々バスインタフェースをもつ
２つのメモリセルアレイがあるため、２つのプロセッサ
が同時にメモリをアクセスすることができるとともに、
２つのメモリセルアレイのセル同士が接続されているた
め、一方のメモリセルアレイにデータを書き込むと直ち
に他方のメモリセルアレイへ転送でき、これによってデ
ータの同一性も保証できる。

［実施例］ 以下本発明の一実施例を図面を用いて説明する。

先ず本実施例の構成を第１図に示すブロック図に従い説
明する。

この実施例の共有メモリは、２つのメモリセルアレイ１
ａと１ｂを有する。メモリセルアレイ１ａと↓ｂは全く
同一の構成および容量を持ち、方に書き込まれたデータ
を他方のメモリセルアレイに転送できるように、各メモ
リセルアレイ内の対応するメモリセル同士が接続可能に
されている。

バスインタフェース２ａ、２ｂは、それぞれメモリセル
アレイｌａ、ｌｂをポート３ａ、３ｂと接続し、各メモ
リセルアレイを外部端子からアクセス可能とするもので
ある。

また、４は一方のメモリセルアレイに対するデ−タ書込
み後に、外部から入力される転送要求信号もしくは書込
み終了信号に基づいて、書込みデータを他方のメモリセ
ルアレイへ転送させるための内部制御信号を形成する転
送制御回路である。

この実施例のメモリセルアレイｌａ、ｌｂは電荷蓄積型
のセルで構成してもよいが、データ転送の点からスタテ
ィック型メモリセルで構成するのが望ましい。

第２図には、２つのメモリセルアレイ間でデータの転送
を可能にする回路の構成例が示されている。

第２図においてｌｌａはメモリセルアレイ１ａ内の一つ
のメモリセル、ｌｌｂはメモリセルアレイ１ａ内の一つ
のメモリセルである。この実施例では各メモリセルｌｌ
ａ、ｌｌｂが、各々マルチプレクサ１２ａ、１２ｂを介
して対応するデータ線１３ａ、１３ｂに接続可能にされ
ているとともに、メモリセルｌｌａとｌｌｂ間のデータ
転送もマルチプレクサ１２ａ、１２ｂを介して可能にさ
れている。

なお、１４ａ、１４ｂはメモリセルアレイｌａ。

１ｂ内の各ワード線、５ａ、５ｂはワード線を選択する
ためのＸデコーダである。

次に、一方のポート３ａからメモリセルアレイｌａに対
するデータの書込みがあった場合の動作を説明する。

先ず図示しない送信側のマイクロプロセッサがポート３
ａを介してアドレスとデータを供給し。

メモリセルアレイ１ａにデータを書き込む。このとき、
メモリセルアレイ１ａ内の選択メモリセルはマルチプレ
クサ１２ａによりデータ線１３ａ側に接続される。デー
タの書き込みが終了すると送信側のマイクロプロセッサ
は転送要求信号ＬＴＲをアサートする。すると、転送制
御回路４からの制御信号によってマルチプレクサ１２ａ
が切り換えられ、他方のメモリセルアレイ１ｂ内の対応
するセル同士が全て接続される。これによってメモリセ
ルアレイ１ａ内のデータは一括してメモリセルアレイ１
ｂに転送される。その後、図示しない受信側のマイクロ
プロセッサがポート３ｂを介してメモリセルアレイ１ｂ
をアクセスすると、転送されたデータを読み出すことが
できる。

一方、送信側のマイクロプロセッサは、受信側のプロセ
ッサの読み出しを待つことなく次の送信データをメモリ
セルアレイ１ａに書き込むことができる。

従って、この実施例のデュアルポートメモリを、例えば
エミュレータのトレースメモリとして使用すると、トレ
ースをしながら既にトレースしたデータを読み出して表
示させることができる。

なお、メモリセルアレイ１ａから１ｂへのデータ転送中
はメモリセルアレイ１ｂに対する読み出しが待たれるが
、その時間はわずかであり、データ書込み中ずっと待た
される従来のデュアルポートメモリに比べて大幅に待ち
時間が短縮される。

上記実施例のデュアルポートメモリの場合、−方のメモ
リセルアレイへの書き込み中、他方のメモリセルアレイ
の読み出しを行なうと、メモリセルアレイ間のデ・−夕
の不一致が生じるが、デュアルポートメモリを例えばエ
ミュレータのトレースメモリに使うような場合、トレー
スしたデータはもともと過去のデータであり、トレース
タイミングさえ判ればよいので、メモリセルアレイ間の
データの不一致は問題とならない。

なお、上記実施例では同一チップ上に２つのメモリセル
アレイとバスインタフェースを設けるようにした実施例
について説明したが、第３図に示すようにメモリセルア
レイを対照的なレイアウトで別々のチップＡ、Ｂ上に形
成し、各メモリセルごとにその入出力端子部にパッドＰ
を設けるとともに、２つのチップ間には基板の電位を変
えることで縦方向に導通／遮断可能なチャネル部もしく
は接合型ＦＥＴのようなスイッチ素子Ｓがメモリセルア
レイに対応してマトリックス状に形成されてなる接続用
チップＣを介在させ、このチップＣを挾んでチップＡ、
Ｂ、Ｃを接合させることでデュアルポートメモリを構成
することも可能である。

以上説明したように上記実施例は、１つのメモリ装置内
に２組のメモリセルアレイおよび２組のバスインタフェ
ースを搭載しそれぞれのメモリセルアレイを独立にアク
セス可能とするとともに。

両メモリセルアレイの対応するメモリセル同士を接続し
外部からの制御信号により任意の一方のメモリセルアレ
イの全ビット内容を他方のメモリセルアレイに転送可能
としたので、２つのプロセッサが同時にメモリをアクセ
スすることができるとともに、２つのメモリセルアレイ
のセル同士が接続されているため、一方のメモリセルア
レイにデータを書き込むと直ちに他方のメモリセルアレ
イへ転送され、データの同一性が保証されるという効果
がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが１本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。メモリセルアレイ１ａと
１ｂの各メモリセルを１対１で接続可能にしたが、例え
ばメモリセルアレイ１行分のデータを格納可能なレジス
タを設け、１行ずつデータを読み出してレジスタに保持
させ他方のメモリセルアレイに転送するようにしてもよ
い、また、第２図の実施例におけるマルチプレクサの代
わりに切換スイッチを設けるようにしてもよい。

以上の説明では主として本発明者によってなされた発明
を、その背景となった利用分野であるマルチプロセッサ
システムにおけるデータ転送に使用されるデュアルポー
トメモリの共有メモリに適用したものについて説明した
が、メモリ内部でデータ転送が必要なシングルポートの
メモリにも利用することができる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、デュアルポートメモリを有するマルチプロセ
ッサシステムにおけるデータ転送のスルーブツトを向上
させることができる。

【図面の簡単な説明】

第１図は本発明に係るデュアルポートメモリの一実施例
を示すブロック図、 第２図はメモリセルアレイ間のデータ転送手段の構成例
を示すブロック図。 第３図は本発明に係るデュアルポートメモリの他の構成
例を示す斜視図である。 ｌａ、ｌｂ・・・・メモリセルアレイ、３ａ、３ｂ・・
・・ポート、４・・・・転送制御回路、ｌｌａ、１１ｂ
・・・・メモリセル、１２ａ、１２ｂ・・・・データ転
送手段（マルチプレクサ）。 第　　１　　図 第　　２　図

Claims (1)

1. 【特許請求の範囲】 １、随時読出し書込み可能な２つのメモリセルアレイと
   、各メモリセルアレイに対応された２つの入出力ポート
   とを備え、上記２つのメモリセルアレイ間には一方の記
   憶データを他方のメモリセルアレイに転送するためのデ
   ータ転送手段が設けられてなることを特徴とする共有メ
   モリ。 ２、上記データ転送手段は、２つのメモリセルアレイ内
   の対応するメモリセル同士を接続・離反可能に構成され
   ていることを特徴とする請求項１記載の共有メモリ。 ３、外部からのデータ書込み終了信号もしくはデータ転
   送要求信号に基づいて上記データ転送手段に対する転送
   制御信号を形成し、供給する転送制御回路が設けられて
   いることを特徴とする請求項１もしくは２記載の共有メ
   モリ。