JPH0589035A - バス調停方式 - Google Patents
バス調停方式Info
- Publication number
- JPH0589035A JPH0589035A JP25202991A JP25202991A JPH0589035A JP H0589035 A JPH0589035 A JP H0589035A JP 25202991 A JP25202991 A JP 25202991A JP 25202991 A JP25202991 A JP 25202991A JP H0589035 A JPH0589035 A JP H0589035A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- unit
- back panel
- arbitration unit
- bus arbitration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 複数のプロセッサユニットや I/Oユニット等
のバスマスタユニットと、それ等ユニットの各信号を送
受信するバスの使用を選択するバス調停ユニットと、上
記２ユニットをコネクタで相互接続するバックパネルと
から成るマルチバスマスタ型コンピュータシステムのバ
ス調停方式に関し、各バスマスタユニットとバス調停ユ
ニットを実装接続するバックパネル側のスロットがピン
配置の都合で専用化されず共通化されること、又バス調
停ユニット20を冗長化する場合に専用のバックパネルを
必要とせず、システムの拡張を容易にするバス調停方式
を目的とする。 【構成】 バックパネル30に、各バスマスタユニット11
〜1nからのバスリクエストBREQを受けてバス調停ユニッ
ト20へ送出するバスリクエストバス(1) と、該バス調停
ユニット20からバス使用許可BPRを受けて各バスマスタ
ユニット11〜1nへ送出するバス使用許可バス(2)とを具
え、バックパネル30が各バスマスタユニットとバス調停
ユニットとを接続する各コネクタのスロットのピン位置
を同一とするように構成する。
のバスマスタユニットと、それ等ユニットの各信号を送
受信するバスの使用を選択するバス調停ユニットと、上
記２ユニットをコネクタで相互接続するバックパネルと
から成るマルチバスマスタ型コンピュータシステムのバ
ス調停方式に関し、各バスマスタユニットとバス調停ユ
ニットを実装接続するバックパネル側のスロットがピン
配置の都合で専用化されず共通化されること、又バス調
停ユニット20を冗長化する場合に専用のバックパネルを
必要とせず、システムの拡張を容易にするバス調停方式
を目的とする。 【構成】 バックパネル30に、各バスマスタユニット11
〜1nからのバスリクエストBREQを受けてバス調停ユニッ
ト20へ送出するバスリクエストバス(1) と、該バス調停
ユニット20からバス使用許可BPRを受けて各バスマスタ
ユニット11〜1nへ送出するバス使用許可バス(2)とを具
え、バックパネル30が各バスマスタユニットとバス調停
ユニットとを接続する各コネクタのスロットのピン位置
を同一とするように構成する。
Description
【０００１】
【産業上の利用分野】本発明は制御系コンピュータシス
テムに係り、特に複数のプロセッサユニットや I/Oユニ
ット等のバスマスタユニットと,それ等ユニットのバス
獲得のリクエスト/ 使用許可の信号を送受信するバスを
選択するバス調停ユニットと、上記２ユニットを相互接
続するコネクタ使用のバックパネルを有するマルチバス
マスタ型コンピュータシステムのバス調停方式に関す
る。
テムに係り、特に複数のプロセッサユニットや I/Oユニ
ット等のバスマスタユニットと,それ等ユニットのバス
獲得のリクエスト/ 使用許可の信号を送受信するバスを
選択するバス調停ユニットと、上記２ユニットを相互接
続するコネクタ使用のバックパネルを有するマルチバス
マスタ型コンピュータシステムのバス調停方式に関す
る。
【０００２】制御系コンピュータシステムでは、処理の
高速化, 高信頼化に伴って、複数のプロセッサを使用す
るマルチCPU システムが広がりつつある。これは、複数
CPUによる並列処理,複数CPU による冗長化が可能な為と
考えられる。通常、制御系コンピュータシステムでは、
プロセッサユニット, バス調停ユニット, I/O ユニット
及びこれらを接続するバックパネルから構成され、要求
される機能に従い、バス調停ユニットにてプロセッサユ
ニットと各種 I/Oユニットとの接続が選択され、バック
パネルにて相互接続される。この為、上記各ユニットと
バックパネルとの接続は共通化される必要がある。
高速化, 高信頼化に伴って、複数のプロセッサを使用す
るマルチCPU システムが広がりつつある。これは、複数
CPUによる並列処理,複数CPU による冗長化が可能な為と
考えられる。通常、制御系コンピュータシステムでは、
プロセッサユニット, バス調停ユニット, I/O ユニット
及びこれらを接続するバックパネルから構成され、要求
される機能に従い、バス調停ユニットにてプロセッサユ
ニットと各種 I/Oユニットとの接続が選択され、バック
パネルにて相互接続される。この為、上記各ユニットと
バックパネルとの接続は共通化される必要がある。
【０００３】
【従来の技術】従来の複数のバスマスタの各ユニット11
〜1N( プロセッサユニット及び DMA動作をするI/O ユニ
ット) とバス調停ユニット20との接続方法を図３の (a)
ブロック図に示し、各ユニットをコネクタ接続するバッ
クパネル30の構造を同図の (b)外観図に示す。そして図
４のバックパネルの回路接続は、図３を基にしてバック
パネル30にて各バスマスタユニット11〜1Nとバス調停ユ
ニット20とをコネクタ接続する場合の、夫々のコネクタ
の受け側の各スロットの間の相互接続を示す。図４のバ
ックパネルの接続図に示す如く、バス調停ユニット20用
のスロットは、そのピン配置の都合により、専用のスロ
ットとなっている。
〜1N( プロセッサユニット及び DMA動作をするI/O ユニ
ット) とバス調停ユニット20との接続方法を図３の (a)
ブロック図に示し、各ユニットをコネクタ接続するバッ
クパネル30の構造を同図の (b)外観図に示す。そして図
４のバックパネルの回路接続は、図３を基にしてバック
パネル30にて各バスマスタユニット11〜1Nとバス調停ユ
ニット20とをコネクタ接続する場合の、夫々のコネクタ
の受け側の各スロットの間の相互接続を示す。図４のバ
ックパネルの接続図に示す如く、バス調停ユニット20用
のスロットは、そのピン配置の都合により、専用のスロ
ットとなっている。
【０００４】
【発明が解決しようとする課題】上述の図４に示した従
来の各バスマスタユニット11〜1Nとバス調停ユニット20
のバックパネル30による接続方法には、次の問題点があ
った。 バス調停ユニット20は、その実装用スロットが、その
ピンの配置が固定化されて、一般化されない。 バス調停ユニット20を二重化など冗長化する場合、バ
ックパネル30の他に別の専用のバックパネルを必要とす
る。 上記実装上の制約が、システム構築の拡張性を低下さ
せている。
来の各バスマスタユニット11〜1Nとバス調停ユニット20
のバックパネル30による接続方法には、次の問題点があ
った。 バス調停ユニット20は、その実装用スロットが、その
ピンの配置が固定化されて、一般化されない。 バス調停ユニット20を二重化など冗長化する場合、バ
ックパネル30の他に別の専用のバックパネルを必要とす
る。 上記実装上の制約が、システム構築の拡張性を低下さ
せている。
【０００５】本発明の目的は、バス調停ユニット20の実
装用のスロットのピンの配置が、固定化されず一般化さ
れて、また、バス調停ユニット20を冗長化する場合に専
用のバックパネルを必要とせず、実装上の制約が無くて
システム構築の拡張を容易にするようなバス調停方式を
実現することにある。
装用のスロットのピンの配置が、固定化されず一般化さ
れて、また、バス調停ユニット20を冗長化する場合に専
用のバックパネルを必要とせず、実装上の制約が無くて
システム構築の拡張を容易にするようなバス調停方式を
実現することにある。
【０００６】
【課題を解決するための手段】この本発明の目的は、図
４のバックパネルの各スロット間の接続図において、バ
スマスタユニット11〜1Nの各スロットの白丸の信号ピン
は通常は未使用の状態となっているが、其の理由は、Pt
板の大きさ, バックパネルとの接続用のコネクタ等は、
部品の種類の低減の為, 標準化され共通化される傾向に
あり、バスマスタユニット11〜1Nの各スロットと, バス
調停ユニット20のバックパネル30との接続用のコネクタ
とは同一物が使われることに着目して、各バスマスタユ
ニット11〜1Nとバス調停ユニット20との接続を、図１の
原理図の様に、バックパネル30に、各バスマスタユニッ
ト11〜1NからのバスリクエストBREQを受けてバス調停ユ
ニット20へ送出するバスリクエストバス1 と、バス調停
ユニット20からバス使用許可BPRを受けて各バスマスタ
ユニット11〜1Nへ送出するバス使用許可バス2 とを具
え、バックパネル30が各バスマスタユニットとバス調停
ユニットとを接続する各コネクタのスロットのピン位置
を同一とした本発明の構成によって達成される。
４のバックパネルの各スロット間の接続図において、バ
スマスタユニット11〜1Nの各スロットの白丸の信号ピン
は通常は未使用の状態となっているが、其の理由は、Pt
板の大きさ, バックパネルとの接続用のコネクタ等は、
部品の種類の低減の為, 標準化され共通化される傾向に
あり、バスマスタユニット11〜1Nの各スロットと, バス
調停ユニット20のバックパネル30との接続用のコネクタ
とは同一物が使われることに着目して、各バスマスタユ
ニット11〜1Nとバス調停ユニット20との接続を、図１の
原理図の様に、バックパネル30に、各バスマスタユニッ
ト11〜1NからのバスリクエストBREQを受けてバス調停ユ
ニット20へ送出するバスリクエストバス1 と、バス調停
ユニット20からバス使用許可BPRを受けて各バスマスタ
ユニット11〜1Nへ送出するバス使用許可バス2 とを具
え、バックパネル30が各バスマスタユニットとバス調停
ユニットとを接続する各コネクタのスロットのピン位置
を同一とした本発明の構成によって達成される。
【０００７】
【作用】本発明では、図１の原理図において、バックパ
ネル30に設けたバスリクエストバス1 が、各バスマスタ
ユニット11〜1Nからバスリクエスト信号BREQを受けて,
バス調停ユニット20へ送出する。また、バス使用許可バ
ス2 が、バス調停ユニット20からバス使用許可信号BPR
を受けて,各バスマスタユニット11〜1Nへ送出する。ま
た、各バスマスタユニット11〜1Nのバスリクエスト信号
BREQの送出とバス使用許可信号BPR の受信のピン接続と
バス調停ユニット20を実装するスロットのピン配置とが
同一となっているので、各スロットのピン接続とピン配
置が固定化されず一般化される。また、バス調停ユニッ
ト20を二重化など冗長化する場合に別の専用のバックパ
ネルを必要とせず、その実装上の制約が無いことがシス
テム構築の拡張を容易にする。
ネル30に設けたバスリクエストバス1 が、各バスマスタ
ユニット11〜1Nからバスリクエスト信号BREQを受けて,
バス調停ユニット20へ送出する。また、バス使用許可バ
ス2 が、バス調停ユニット20からバス使用許可信号BPR
を受けて,各バスマスタユニット11〜1Nへ送出する。ま
た、各バスマスタユニット11〜1Nのバスリクエスト信号
BREQの送出とバス使用許可信号BPR の受信のピン接続と
バス調停ユニット20を実装するスロットのピン配置とが
同一となっているので、各スロットのピン接続とピン配
置が固定化されず一般化される。また、バス調停ユニッ
ト20を二重化など冗長化する場合に別の専用のバックパ
ネルを必要とせず、その実装上の制約が無いことがシス
テム構築の拡張を容易にする。
【０００８】
【実施例】図２は本発明の実施例のバス調停方式の構成
を示すバックパネルと各ユニットとの信号線の接続図で
あって、(a) はバックパネル30における各スロット間の
接続を示し、(b) は各バスマスタユニット11〜1Nのコネ
クタ信号を示し、(c) はバス調停ユニット20のコネクタ
信号を示す。
を示すバックパネルと各ユニットとの信号線の接続図で
あって、(a) はバックパネル30における各スロット間の
接続を示し、(b) は各バスマスタユニット11〜1Nのコネ
クタ信号を示し、(c) はバス調停ユニット20のコネクタ
信号を示す。
【０００９】図２の(a) において、バスリクエストバス
1 は、(b) の各バスマスタユニット11〜1Nの各コネクタ
の同じピン位置BRQからのバスリクエスト信号BRQ1,BRQ
2,BRQ3,BRQN を受けて,(c)のバス調停ユニット20のコネ
クタ端子BRQ1,BRQ2,BRQ3,BRQNへ送出する。また、(a)
のバス使用許可バス2 は、(c) のバス調停ユニット20の
コネクタ端子BPR1,BPR2,BPR3,BPRN からのバス使用許可
信号BPR1,BPR2,BPR3,BPRNを受け,(a)の各バスマスタユ
ニット11〜1Nの同じ位置のピンBPR1,BPR2,BPR3, BPRNへ
送出する。そしてバスマスタユニット11〜1Nの各コネク
タとバス調停ユニット20のコネクタの夫々のピン配置,
ピン接続を、図２の(b),(c) の様に一般化する事によ
り、バスマスタユニット11〜1Nとバス調停ユニット20の
相互接続に必要なバスリクエストBRQ1,BRQ2,BRQ3,BRQN
とバス使用許可BPR1,BPR2,BPR3,BPRN の各信号の送受信
が、各ユニットの実装に無関係の完全なフリーとなり、
システム構築の自由度が向上する事となる。
1 は、(b) の各バスマスタユニット11〜1Nの各コネクタ
の同じピン位置BRQからのバスリクエスト信号BRQ1,BRQ
2,BRQ3,BRQN を受けて,(c)のバス調停ユニット20のコネ
クタ端子BRQ1,BRQ2,BRQ3,BRQNへ送出する。また、(a)
のバス使用許可バス2 は、(c) のバス調停ユニット20の
コネクタ端子BPR1,BPR2,BPR3,BPRN からのバス使用許可
信号BPR1,BPR2,BPR3,BPRNを受け,(a)の各バスマスタユ
ニット11〜1Nの同じ位置のピンBPR1,BPR2,BPR3, BPRNへ
送出する。そしてバスマスタユニット11〜1Nの各コネク
タとバス調停ユニット20のコネクタの夫々のピン配置,
ピン接続を、図２の(b),(c) の様に一般化する事によ
り、バスマスタユニット11〜1Nとバス調停ユニット20の
相互接続に必要なバスリクエストBRQ1,BRQ2,BRQ3,BRQN
とバス使用許可BPR1,BPR2,BPR3,BPRN の各信号の送受信
が、各ユニットの実装に無関係の完全なフリーとなり、
システム構築の自由度が向上する事となる。
【００１０】
【発明の効果】以上説明した如く、本発明によれば、各
バスマスタユニットとバス調停ユニットの相互接続に必
要なバスリクエストとバス使用許可の信号の送受信が、
各ユニットの実装に無関係の完全なフリーとなるので、
システム構築の自由度が大幅に向上する効果が得られ
る。
バスマスタユニットとバス調停ユニットの相互接続に必
要なバスリクエストとバス使用許可の信号の送受信が、
各ユニットの実装に無関係の完全なフリーとなるので、
システム構築の自由度が大幅に向上する効果が得られ
る。
【図１】 本発明のバス調停方式の基本構成を示す原理
図
図
【図２】 本発明の実施例のバス調停方式の構成を示す
バックパネル及びユニットの信号線の接続図
バックパネル及びユニットの信号線の接続図
【図３】 従来の各バスマスタユニットとバス調停ユニ
ットとの接続と、バックパネルと各ユニットの構造を示
す図
ットとの接続と、バックパネルと各ユニットの構造を示
す図
【図４】 従来のバックパネルにおける各バスマスタユ
ニットとバス調停ユニットの各スロットの間の接続図
ニットとバス調停ユニットの各スロットの間の接続図
１はバスリクエストバス、２はバス使用許可バス、11〜
1Nは各バスマスタユニット、20はバス調停ユニット、30
はバックパネルである。
1Nは各バスマスタユニット、20はバス調停ユニット、30
はバックパネルである。
Claims (1)
- 【請求項１】 複数のプロセッサユニットや DMA動作を
する I/Oユニット等の各バスマスタユニット(11 〜1N)
と該ユニットのバス獲得のリクエスト/ 使用許可の信号
を送受信するバスを選択するバス調停ユニット(20)と前
記各バスマスタユニットとバス調停ユニットとを接続す
るバックパネル(30)とから成るマルチバスマスタ型コン
ピュータシステムのバス調停方式において、該バックパ
ネル(30)に、各バスマスタユニット (11〜1N) からのバ
スリクエスト(BREQ)を受けて該バス調停ユニット(20)へ
送出するバスリクエストバス(1) と該バス調停ユニット
(20)からバス使用許可(BPR)を受けて該各バスマスタユ
ニット(11〜1N)へ送出するバス使用許可バス(2)とを具
え、バックパネルが各バスマスタユニットとバス調停ユ
ニットとを接続する各コネクタのスロットがそのピン位
置を同一としたことを特徴とするバス調停方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25202991A JPH0589035A (ja) | 1991-09-30 | 1991-09-30 | バス調停方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25202991A JPH0589035A (ja) | 1991-09-30 | 1991-09-30 | バス調停方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0589035A true JPH0589035A (ja) | 1993-04-09 |
Family
ID=17231597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25202991A Withdrawn JPH0589035A (ja) | 1991-09-30 | 1991-09-30 | バス調停方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0589035A (ja) |
-
1991
- 1991-09-30 JP JP25202991A patent/JPH0589035A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4630193A (en) | Time multiplexed processor bus | |
| USRE44342E1 (en) | Bus architecture employing varying width uni-directional command bus | |
| US6557069B1 (en) | Processor-memory bus architecture for supporting multiple processors | |
| CA1294057C (en) | Arbitration technique for a split transaction bus in a multiprocessor computer system | |
| CA2036688C (en) | Multiple cluster signal processor | |
| US5218690A (en) | Vme-multibus ii interface adapter for protocol conversion and for monitoring and discriminating accesses on the multibus ii system bus | |
| EP0780774B1 (en) | Logical address bus architecture for multiple processor systems | |
| US7581049B2 (en) | Bus controller | |
| GB1595471A (en) | Computer system | |
| EP0344677B1 (en) | Microprocessor system | |
| JPH0589035A (ja) | バス調停方式 | |
| US5056007A (en) | Cross-coupling of service processor driven system control facilities in a multiple service processor data processing system | |
| JP3411520B2 (ja) | 情報処理装置 | |
| JPH0562384B2 (ja) | ||
| KR0170497B1 (ko) | 어레이 프로세서간의 자원 공유를 위한 구조 | |
| JP3415474B2 (ja) | バスブリッジ調停方式 | |
| EP0537898B1 (en) | Computer system including video subsystem | |
| JPH07104795B2 (ja) | エラ−検出方式 | |
| JP3098550B2 (ja) | バス制御方式 | |
| Parkman | VICbus: the VME inter-crate bus | |
| JP2001022710A (ja) | 複数のバス制御装置を有するシステム | |
| JPH0427584B2 (ja) | ||
| Ganapathi et al. | Interconnection Hardware for Distributed-Systems Communications Architecture | |
| JPH05108553A (ja) | バス結合装置 | |
| JPH0241780B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |