JPH0241780B2 - - Google Patents

Info

Publication number
JPH0241780B2
JPH0241780B2 JP60287012A JP28701285A JPH0241780B2 JP H0241780 B2 JPH0241780 B2 JP H0241780B2 JP 60287012 A JP60287012 A JP 60287012A JP 28701285 A JP28701285 A JP 28701285A JP H0241780 B2 JPH0241780 B2 JP H0241780B2
Authority
JP
Japan
Prior art keywords
bus
lba
local bus
local
adapter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60287012A
Other languages
English (en)
Other versions
JPS62145351A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP60287012A priority Critical patent/JPS62145351A/ja
Publication of JPS62145351A publication Critical patent/JPS62145351A/ja
Publication of JPH0241780B2 publication Critical patent/JPH0241780B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔概要〕 集中アービトレーシヨン機能を有するローカル
バスアダプタ(LBA)を備えた単一システムの
ローカルバスに、更に別のローカルバスアダプタ
(LBA)を介して同じ構成の単一システムを接続
することにより、例えば、二重化システムを構成
するシステム二重化方式において、上記2つのロ
ーカルバスアダプタ(LBA)の何れか一方にバ
スアービトレーシヨン機能を持たせる選択手段
と、該バスアービトレーシヨン機能を付与された
バスアービトレーシヨン回路からのみ、バス使用
要求装置に対するバスグラント信号を返送する手
段を設けることにより、同じ構成の単一システム
から二重化システムを構築することができるよう
にしたものである。
〔産業上の利用分野〕
本発明は、集中アービトレーシヨン機能を備え
た単一システムを用いて、例えば、二重化システ
ムを構築するシステム二重化方式に関する。
最近の計算機技術の進歩に伴つてオンラインシ
ステムが普及してくるにつれ、該計算機システム
の高信頼化が益々要求されるようになつてきてい
るが、計算機システムの高信頼化技術には、二重
化、多重化構成が必須の条件である。
この場合、如何にして、効果的に二重化システ
ム、或いは多重化システムを構築するかが問題と
なる。
そこで、単一システムをその侭の構成で、例え
ば、各単一システムが備えているローカルバスを
単に相互に接続するだけで、二重化、或いは多重
化システムが構築できれば理想的なシステム多重
化方式と言える。
このようなことから、集中アービトレーシヨン
機能を備えた単一システムを、例えば、バス接続
するだけで、二重化、或いは多重化システムを構
築できるシステム多重化方式が待たれるようにな
つてきた。
〔従来の技術と発明が解決しようとする問題点〕
第4図は従来の単一システムの構成例を示した
図であり、第5図は従来の二重化システムの構成
例を示した図である。
第4図の単一システムにおいては、システムバ
スに、少なくとも中央処理装置(CPU)1と、
主記憶装置(MS)2とが接続されており、ロー
カルバスアダプタ(LBA)3を介して、ローカ
ルバスに接続されている複数個のアダプタ
(ADP)にアクセスできる構成をとるようにし
て、該単一システムに柔軟性を持たせるようにし
ている。
このときの該ローカルバスでのバスアービトレ
ーシヨンは、ローカルバスアダプタ(LBA)3
のバスアービトレーシヨン回路(BARB)31
において集中的に行うようにし、各アダプタ
(ADP)4での機能削減が図られている。
このような、単一システムを2つ使用して、例
えば、二重化システムを構築する場合の構成例を
示したものが、第5図である。
本図に示した二重化システムは、ローカルバス
の配下のアダプタ(ADP)4を両系のシステム
からアクセス可能とすることにより、単一システ
ムの二重化を図つたものである。
該アダプタ(ADP)4に記憶装置を配備する
ことにより、共有メモリシステムを構築すること
ができる。
然しながら、従来の二重化システムにおいて
は、該共有する各アダプタ(ADP)4において、
両系(#A系システム、#B系システム)のシス
テムからのアクセスパスを2個用意する必要があ
り、該アダプタ(ADP)4の機能を複雑にして
しまうと云う問題があつた。
又、該ローカルバスを1バス方式とする方法も
あるが、従来方式においては、該ローカルバスの
配下の各アダプタ(ADP)4にセルフアービト
レーシヨンを行わせる機能を付加していた為、各
アダプタ(ADP)4の機能を複雑にしていたと
云う問題があつた。
本発明は上記従来の欠点に鑑み、集中アービト
レーシヨン機構を採用した単一システムの構成を
その侭用いて、簡単に、例えば、二重化システム
を構築する方法を提供することを目的とするもの
である。
〔問題点を解決するための手段〕
第1図は本発明の二重化システムの原理ブロツ
ク図である。
本発明においては、前述の第4図で説明した、
ローカルバスアダプタ(以下、LBAと云う)3
に集中アービトレーシヨン機構を採用しているロ
ーカルバスを備えた単一のシステムの、該ローカ
ルバスに更に同じ機能のLBA3を介して、別の
単一システムを接続することにより二重化システ
ムを構成する。
この結果、1つのローカルバスに2つのLBA
3を配置することになり、アービトレーシヨン回
路(BARB)31が、該ローカルバスに2つ存
在する為、本発明においては、何方か一方のアー
ビトレーシヨン回路(BARB)31のみを選択
する機能{例えば、バスアービトレーシヨン有効
フラグ(BAEF)310}を当該LBA3内のバ
スアービトレーシヨン回路(BARB)31に設
け、システム監視装置(SUP)5からの指示に
よつて、何れか一方(例えば、#A側)のみを有
効とし、該ローカルバスに接続されている各装置
からのバス使用要求に対しては、該バスアービト
レーシヨン有効指示を受けた#A側のLBA3か
らバスグラント(バス使用許諾)信号を返送する
ように機能させる。
本二重化システムにおいて、#A系からのロー
カルバス配下のアダプタ(ADP)4に対するア
クセスは、単一システムの時と同様に行われ、
#B系からのローカルバス配下のアダプタ
(ADP)4に対するアクセスは、該#B系の
LBA3からローカルバス使用要求(BUS REQ
LBA #B)を発生し、該#A系のLBA3のバ
スアービトレーシヨン回路(BARB)31から
の許可信号(BUS GRANT LBA #B)を待
ち、該許可信号(BUS GRANT LBA #B)
を#B系のLBA3が受信した後は、該#B系の
LBA3が当該ローカルバスを専有し、#B系の
単一システムの時と同じように、該ローカルバス
配下のアダプタ(ADP)4をアクセスする事が
できる。
〔作用〕
即ち、本発明によれば、集中アービトレーシヨ
ン機能を有するローカルバスアダプタ(LBA)
を備えた単一システムのローカルバスに、更に別
のローカルバスアダプタ(LBA)を介して同じ
構成の単一システムを接続することにより、例え
ば、二重化システムを構成するシステム二重化方
式において、上記2つのローカルバスアダプタ
(LBA)の何れか一方にバスアービトレーシヨン
機能を持たせる選択手段と、該バスアービトレー
シヨン機能を付与されたバスアービトレーシヨン
回路からのみ、バス使用要求装置に対するバスグ
ラント信号を返送する手段を設けることにより、
同じ構成の単一システムから二重化システムを構
築することができるようにしたもので、単一シス
テムを複数個、ローカルバスアダプタ(LBA)
を介して相互に接続するだけで、簡単に二重化、
多重化システムを構築できる効果がある。
〔実施例〕
以下本発明の実施例を図面によつて詳述する。
第2図は本発明のバスアービトレーシヨン方式を
説明する図であり、第3図は本発明の一実施例を
示した図で、バスアービトレーシヨン回路
(BABR)の具体例を示しており、第2図、第3
図のバスアービトレーシヨン有効フラグ
(BABF)310、バスグラント信号(BUS
GRANT #i)送出回路311が本発明を実
施するのに必要な回路である。尚、全図を通して
同じ符号は同じ対象物を示している。
以下、第1図を参照しながら、第2図、第3図
によつて、本発明の中核となるバスアービトレー
シヨン方式を説明する。
先ず、システム監視装置(SUP)5から各
LBA3のバスアービトレーシヨン回路(BABR)
31にバスアービトレーシヨン有効指示信号が送
出され、例えば、#A系のLBA3のバスアービ
トレーシヨン有効フラグ(BAEF)310のみを
‘オン’とし、他系(例えば、#B系)のLBA
3のバスアービトレーシヨン有効フラグ
(BAEF)310に対しては‘オフ’とする。
この状態において、当該ローカルバスに接続さ
れている各アダプタ(ADP #0、#1)4、
(LBA #A、#B)3等からバス使用要求信号
(BUS REQ #0〜#1、BUS REQ LBA
#A〜#B等)が送出されてくると、#A系の
LBA3のバスアービトレーシヨン回路(BABR)
31内のバスグラント信号送出回路311におい
て、上記複数個のバス使用要求について、例え
ば、優先制御を行い、最優先の装置に対して、バ
ス使用許可(バスグラント)信号(例えば、
BUS GRANT #0)を送出するように機能す
る。{第3図a参照} 該BUS GRANT #0信号を受信したアダプ
タ(ADP #0)4においては、当該ローカル
バスの使用権を得たことを示すバスビジー
(BUS BUSY)信号を送出し、上記#A系の
LBA3のバスグラント信号送出回路311を閉
鎖し、他の装置に対して新たなバスグラント信号
を送出しないように機能する。{第3図a,b参
照} 自系からのフラグ使用要求(BUS REQ LBA
#A)信号については、当該ローカルバスに接続
されている何れの装置からも、バス使用要求(バ
ス REQ)がないと云う条件の基に、バスグラ
ント(BUS GRANT #A)を内部に返送する
ように動作する。
従つて、上記の動作と同時に、#B系のLBA
3のバスアービトレーシヨン回路(BABR)3
1に送出されたバス使用要求信号は全て無効化さ
れるので、当該二重化システムとしてのバスアー
ビトレーシヨン機能に混乱が起きることはない。
このような二重化システムを構築する時、各
#A/#B内のメモリに対して、予め排他的なメ
モリ空間を割り当てておくと、上記ローカルバス
に接続されている各アダプタ(ADP)4から、
各システム(#A/#B)のメモリに対して、ダ
イレクトメモリアクセス(DMA)を実行する
時、各アダプタ(ADP)4は二重化システムを
意識することなく、指示されたメモリアドレス
で、該各系に対するメモリアクセスができること
になる。
このように、本発明は、ローカルバスにおい
て、集中アービトレーシヨン方式を採用している
単一システムで、例えば、二重化システムを構築
するのに、該ローカルバスを相互に接続して二重
化システムを構築した時に接続される2つのバス
アービトレーシヨン回路の一方を無効化する手段
を設けることにより、該単一システムをその侭の
構成で二重化システムを構築できるようにした所
に特徴がある。
尚、本実施例においては、二重化システムを構
築する例で説明したが、同じ考え方の元に、二重
化に止まらず、多重化システムを構築できること
は云う迄もないことである。
〔発明の効果〕
以上、詳細に説明したように、本発明のシステ
ム二重化方式は、集中アービトレーシヨン機能を
有するローカルバスアダプタ(LBA)を備えた
単一システムのローカルバスに、更に別のローカ
ルバスアダプタ(LBA)を介して同じ構成の単
一システムを接続することにより、例えば、二重
化システムを構成するシステム二重化方式におい
て、上記2つのローカルバスアダプタ(LBA)
の何れか一方にバスアービトレーシヨン機能を持
たせる選択手段と、該バスアービトレーシヨン機
能を付与されたバスアービトレーシヨン回路から
のみ、バス使用要求装置に対するバスグラント信
号を返送する手段を設けることにより、同じ構成
の単一システムから二重化システムを構築するこ
とができるようにしたものであるので、単一シス
テムを複数個、ローカルバスアダプタ(LBA)
を介して相互に接続するだけで、簡単に二重化、
多重化システムを構築できる効果がある。
【図面の簡単な説明】
第1図は本発明の二重化システムの原理ブロツ
ク図、第2図は本発明のバスアービトレーシヨン
方式を説明する図、第3図は本発明の一実施例を
示した図、第4図は従来の単一システムの構成例
を示した図、第5図は従来の二重化システムの構
成例を示した図、である。 図面において、1は中央処理装置(CPU)、2
は主記憶装置(MS)、3はローカルバスアダプ
タ(LBA)、31はバスアービトレーシヨン回路
(BABR)、310はバスアービトレーシヨン有
効フラグ(BAEF)、311はバスグラント送出
回路、4はアダプタ(ADP)、5はシステム監視
装置、BUS REQ #0、#1、BUS REQ
LBA#A、#Bはバス使用要求信号、BUS
GRANT #0、#1、BUS GRANT LBA
#A、#Bはバスグラント信号、をそれぞれ示
す。

Claims (1)

  1. 【特許請求の範囲】 1 少なくとも、中央処理装置(CPU)1と、
    主記憶装置(MS)2と、ローカルバスアダプタ
    (LBA)3とがシステムバスに接続され、該シス
    テムバスに上記ローカルバスアダプタ(LBA)
    3を介して接続されるローカルバスと、該ローカ
    ルバスに接続される複数個のアダプタ(ADP)
    4とから構成され、該ローカルバスアダプタ
    (LBA)3に集中アービトレーシヨン機能を具備
    している単一の情報処理システムにおいて、 上記単一の情報処理システムのそれぞれのロー
    カルバスを相互に接続して、該情報処理システム
    を多重化する方式であつて、 それぞれのローカルバスアダプタ(LBA)3
    のバスアービトレーシヨン回路(BARB)31
    の何れか一つにのみ、バスアービトレーシヨン機
    能を持たせる手段5,310と、 上記の手段5,310によつて該ローカルバス
    のバスアービトレーシヨン機能を付与されたロー
    カルバスアダプタ(LBA)3からのみ、上記ロ
    ーカルバス使用要求装置に対するバスグラント信
    号(BUS GRANT #i)を返送する手段31
    1とを設けることにより、該ローカルバスを介し
    て、複数個の単一システムを接続して多重化シス
    テムを構成できるようにしたことを特徴とするシ
    ステム多重化方式。
JP60287012A 1985-12-20 1985-12-20 システム多重化方式 Granted JPS62145351A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60287012A JPS62145351A (ja) 1985-12-20 1985-12-20 システム多重化方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60287012A JPS62145351A (ja) 1985-12-20 1985-12-20 システム多重化方式

Publications (2)

Publication Number Publication Date
JPS62145351A JPS62145351A (ja) 1987-06-29
JPH0241780B2 true JPH0241780B2 (ja) 1990-09-19

Family

ID=17711884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60287012A Granted JPS62145351A (ja) 1985-12-20 1985-12-20 システム多重化方式

Country Status (1)

Country Link
JP (1) JPS62145351A (ja)

Also Published As

Publication number Publication date
JPS62145351A (ja) 1987-06-29

Similar Documents

Publication Publication Date Title
US6986005B2 (en) Low latency lock for multiprocessor computer system
JPS5837585B2 (ja) ケイサンキソウチ
RU2154857C2 (ru) Компьютерная система, устройство и способ инициализации шинного средства
JPH11513150A (ja) Pci間ブリッジを統合する入出力プロセッサ用アーキテクチャ
US5649209A (en) Bus coupling information processing system for multiple access to system bus
US5708784A (en) Dual bus computer architecture utilizing distributed arbitrators and method of using same
US20020126660A1 (en) Effective bus utilization using multiple buses and multiple bus controllers
JPH03105546A (ja) 多重化共有メモリ制御方法、多重化共有メモリシステムおよび共有メモリ拡張方法
JPH0241780B2 (ja)
JP2551342B2 (ja) デュアル マイクロプロセッサ装置
JPS59218532A (ja) バス接続方式
JPS6155704B2 (ja)
AU5290093A (en) Signal handling system with a shared data memory
JP2990692B2 (ja) バス獲得制御方式
JP2576934B2 (ja) メモリ−マップド割込み方式
JP3866873B2 (ja) 情報処理装置
JPH03176754A (ja) マルチプロセッサシステム
JPH0427584B2 (ja)
KR950012498B1 (ko) 내부 버스 중재기
JPS6124742B2 (ja)
JPH03240151A (ja) データ転送制御方式
JPH0553999A (ja) Cpu間割込み制御装置
JPS63228251A (ja) バス制御方式
JPH04157557A (ja) メモリ保護方法
JPS62546B2 (ja)