JP4459408B2 - ホットスワップバス - Google Patents
ホットスワップバス Download PDFInfo
- Publication number
- JP4459408B2 JP4459408B2 JP2000233569A JP2000233569A JP4459408B2 JP 4459408 B2 JP4459408 B2 JP 4459408B2 JP 2000233569 A JP2000233569 A JP 2000233569A JP 2000233569 A JP2000233569 A JP 2000233569A JP 4459408 B2 JP4459408 B2 JP 4459408B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processor card
- bus
- card
- hot swap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
本発明はプロセッサカードに関する。より特定的には、本発明は、電源を入れたままPCIホットスワップバスに着脱することができるホットスワップ可能なプロセッサカードを開示する。
【0002】
【従来の技術】
電気通信及びネットワークサーバを含む多くの分野では、計算装置の停止時間は容認できない。しかしながら、故障が生じ、停止時間が絶対最小時間に維持されることを確実にするために或る設計技法が使用される。例えば、マザーボードの設計概念が受動的なバックプレーンアーキテクチャに取って代わられる。受動的なバックプレーンは、他の回路板が差込まれるスロットを具備する絶対最小量の回路を含む回路板である。受動的なバックプレーンは、理想的には、その上に回路が載せられていないため、この受動的なバックプレーンの故障間平均時間(MTBF)は、マザーボードの故障間平均時間よりもかなり長い。適切に設計されたプロセッサカードは、バックプレーン上にある対応するプロセッサスロットに差込まれる。同様にして、アドオンカードはバックプレーン上にある対応するアドオンカードスロットに差込まれる。このようにして、プロセッサ及びその関連するバス回路は、バックプレーン上のトレースを介してアドオンカードに接続される。
【0003】
アドオンカード又はプロセッサカードのいずれかが故障したとき、カードは、単に受動的なバックプレーンからプラグを引き抜かれ、代わりのカードが挿入される。全体的なプロセスは、比較的速く、且つ、容易であるが、マザーボードアーキテクチャが使用されマザーボード自体が故障した場合にはらそうはならない。受動的なアーキテクチャを使用する上で、マザーボード自体が故障することと同等に致命的なことは、バックプレーン自体が故障することである。しかしながら、受動的なバックプレーンが能動的なオンボード回路を搭載しないため、バックプレーン自体が故障する可能性は極めて低い。
【0004】
上記スワッピング技法はかなり速く行なわれるが、プロセッサ又はアドオンカードでもよい全てのカードをコールドスワップすることが必要である。つまり、計算装置の電源を落とした後に、カードを取り外し、そのカードを交換し得る。不運にも、このような装置の電源切断と、電源再投入は、恐らく、比較的重要でないカードだけが交換されるべきときでも装置全体をオフラインにすることを要求する。更に、計算装置の電源を投入することは、装置がオンラインに戻る前に比較的長いブート処理をしばしば伴う。その結果、ホットスワッピング技法が開発された。このような技法は、計算装置の電源を落とすことなくバスからアドオンカードをスワップできるようにする。プロセッサカード、及び、正確に機能するアドオンカードのような他の要素は、動作し続け、従って、機能性が劣るとしてもサービスを提供し続け得る。欠陥のあるカードが交換され、オンラインに戻されると、計算装置は完全に機能する。
【0005】
PCIバスからアドオンカードをホットスワップする現在の規格は、いわゆるコンパクトPCIホットスワップ仕様書によって定義される。この規格は、コンソーシアム、即ち、PCI工業用コンピュータ製造はグループ(PICMG)によって開発され、PICMG2.1R1.0において公開された。
【0006】
図1を参照せよ。図1は、RAIDハードディスク・アレイを制御するサーバとして使用されるPCIホットスワップバス10の機能ブロック図である。PCIホットスワップバス10は、プロセッサカード20が差込まれるプロセッサスロット11と、様々なアドオンカードが差込まれる複数のアドオンカードスロット12とを有する。差込むアドオンカードのうちの幾つかは、モデムのような外部装置と通信を確立するための入出力I/Oカード14でもよい。他のアドオンカードは、ネットワーク上で通信を確立するためのネットワークカード16、又は、SCSI装置と通信するためのSCSIカード18でもよい。当然のことながら、その他のタイプのカードが、バス10に差込まれてもよい。各カードは、コネクタ13を介して対応するスロットに接続される。プロセッサカード20を除いたPCIホットスワップバス10上の全てのカードは、専用電源切換回路15と、信号切換回路17と、カードの特定の機能を果たすためのPCI回路19とを有する。電源切換回路15は、各カードへの電源を個別に制御するために使用される。電源切換回路15は、手動で制御されてもよく、又は、プロセッサカード20のようなバス10上の別の装置によって制御されてもよい。信号切換回路17は、バス10の信号線にカードを電気接続し、又、信号線からカードを切断するために使用される。信号切換回路17は、過度電流がバス10上の他のカードを妨害することを防止し、又、アドオンカードがアドオンカードスロット12に挿入され、又は、スロットから抜かれるとき適切なハードウェアインタフェーシングプロトコル機能を実施するので、電源を入れたままカードを着脱するとき非常に重要である。
【0007】
しかしながら、従来技術のホットスワップバス10におけるプロセッサカード20は特別である。このプロセッサカード20は、電源切換回路も信号切換回路も有しない。その代わりに、プロセッサカード20は、プロセッサ25と、PCI回路とを有する。PCI回路27は、プロセッサ25をPCIホットスワップバス10とインターフェースし、又、プロセッサカード20のファンアウトの能力を改善することでバス10上のより多くのアドオンカードとインターフェースすることを可能にする。本例では、プロセッサカード20は、ハードディスクドライブ42のアレイのためのRAID制御回路40を制御するために使用される。RAID制御回路40は、情報を取出し記憶するためにハードディスクドライブ42を制御する。
【0008】
最後に、電源制御回路30は、PCIホットスワップバス10に電力を供給し、対応するスロット11及び12の各カードは、この電源制御回路30から電力を得る。
【0009】
全てのアドオンカード14、16、及び、18が夫々のアドオンカードスロット12からホットスワップされ得るとしても、プロセッサカード20は、又、例外である。プロセッサカード20は、他のカードが有する信号切換回路及び電源切換回路を有しないため、プロセッサスロット11からホットスワップされ得ない。プロセッサカード20は、PCIホットスワップ仕様に適合するために必要なハードウェアに欠けている。更に、他のカードが正確に機能するために要求するバス10上の多数の信号線をプロセッサカード20が通常制御するため、プロセッサカード20をホットスワップすることは、一般的に不可能と考えられる。
【0010】
【発明が解決しようとする課題】
しかしながら、従来技術のプロセッサカード20をホットスワップできないことは、如何なる停止時間にも耐えることができないシステムにおいて不経済な停止時間を招く重大な欠点である。
【0011】
従って、本発明は、重要なシステムにおいて停止時間を防止するようにPCIホットスワップバスから電源を入れたまま着脱することができるホットスワップ可能なプロセッサカードの提供を目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するため、本発明によるホットスワッププロセッサカードは、プロセッサスロットに差込むためのコネクタと、コネクタに電気接続され、プロセッサカードがホットスワップされ得るように、プロセッサカード上の信号線をホットスワップバスの信号線に接続する信号切換回路と、信号切換回路に電気接続されたプロセッサと、プロセッサカードへの電源を制御する電源切換回路とを有し、プロセッサは、コネクタをプロセッサスロットに差込むことでホットスワップバスに電源を入れたまま取り付けられ、又、コネクタをプロセッサスロットから抜くことでホットスワップバスから電源を入れたまま取り外されることを特徴とする。
【0013】
【発明の実施の形態】
図2を参照せよ。図2は、本発明によるPCIホットスワップバス100の機能ブロック図である。PCIホットスワップバス100は、PICMG2.1R1.0において略述された仕様に適合する。この論文は、PCI Special Interest Group、又は、PICMGから入手できる。PCIホットスワップバス100は、バックプレーン102上に設置され得る。バックプレーン102は、複数のアドオンカードスロット104と、2つのプロセッサスロット105とを有し、これらは互いにPCIホットスワップバス100を介して電気接続される。(モデムのような)外部装置と通信するためのI/Oカード106、(ハードディスクのような)SCSI装置と通信するためのSCSIカード108、又は、他の装置とネットワーク通信を確立するためのネットワークカード110のような様々なタイプの電源を入れたまま交換可能なホットスワップアドオンカードが、アドオンカードスロット104に差込まれる。更に、2つのプロセッサカード120がプロセッサスロット105に差込まれる。各アドオンカード106、108、110、及び、プロセッサカード120は、コネクタ130を使用して夫々のスロット104及び105に差込まれ、このコネクタ130は、PCIホットスワップバス100上のPCI信号線がカード上の夫々の適切な信号線に接続されるようカード上にインストールされる。
【0014】
バックプレーン102上の全てのアドオンカードは、電源切換回路112と、信号切換回路114と、カードの機能的な要求を果たすためのPCI回路116とを有する。信号切換回路114は、コネクタ130に電気接続される。各プロセッサカード120は、電源切換回路122と、信号切換回路128と、PCI回路126とを有する。信号切換回路128は、コネクタ130に電気接続される。これに加えて、各プロセッサカード120は、プロセッサ118を有する。プロセッサカード120上のPCI回路126は、他のカード106、108、及び、110上のPCI回路の機能以外の機能も有する。
【0015】
電源制御回路150は、スロット104及び105、従って、スロット104及び105のカードに電力を供給するためにバックプレーン102に差込まれる。各カード上の電源切換回路112及び122は、電力がカードに選択的に送られることを可能にする。カードをオン又はオフにするために、この電源切換回路112及び122は、夫々手動で制御され得、又、カードをオフにするためにPCIホットスワップバス100上の他のカードによって遠隔制御されてもよい。特定的には、プロセッサカード120は、カードをオフにするために他のカードの電源切換回路112及び122を制御し得る。各カード上の電源切換回路112及び122は、夫々に対応するコネクタ130を通じて電力を受け、信号切換回路114及び128、PCI回路116及び126、又、カードがプロセッサカード120である場合にはプロセッサ118のようなカード上の全ての他のコンポーネントに電力を送る。
【0016】
各カード上の信号切換回路114及び128は、カードをPCIホットスワップ仕様に適合させる。信号切換回路114及び128は、PCIホットスワップバス100上の他の装置の動作を中断すること無く、カードを夫々のスロット104及び105に差込んでも良く、又は、夫々のスロットから取り外されてもよいことを確実にする。追加的に、信号切換回路114及び128は、カードがPCIホットスワップバス100から取り外される、又は、追加されることをPCIホットスワップバス100上の他の装置に対して通知するPCIホットスワップバス100プロトコルを実施する。各プロセッサカード120上のPCI回路126は、プロセッサ118をPCIバス100とインタフェースするために機能する。
【0017】
本発明の使用例として、各プロセッサカード120はRAID制御回路200を制御するためにRAID制御回路200に接続される。RAID制御回路200は、ハードディスクドライブ202のアレイを制御する。RAID制御回路200にコマンドを送ることで、プロセッサ120はハードディスクドライブ202に情報を読み書きできる。従って、プロセッサカード120は、サーバのバックプレーンに差込まれる。
【0018】
更に、各プロセッサカード120は、通信線140を介して他のプロセッサカード120に接続される。通信線140は、PCIホットスワップバス100とは独立し、従って、プロセッサカード120は互いと通信するためにPCIホットスワップバス100を使用する必要がない。この通信線140は、好ましくは標準ポートを使用する全ての種類のものでもよい。通信線140は、例えば、ローカル・エリア・ネットワーク(LAN)接続、(RS−232のような)シリアル接続、ユニバーサル・シリアル・バス(USB)接続、又は、ファイバ・チャネル接続を使用することを含む。プロセッサ118は、通信線140を通じて互いに常時通信し合う。通信線140は、ケーブル(図示せず)を介して、プロセッサスロット105対プロセッサスロット105の方法、又は、プロセッサカード120対プロセッサカード120の方法のいずれかの方法で実装されてもよい。
【0019】
電力が、バックプレーン102に送られ、スロット104及び105の全てのカードがオンラインになるとき、本発明によるPCIホットスワップバス100では、一つのプロセッサカード120のみが実際にその信号切換回路128を介してバス100に接続される。第2のプロセッサカード120は、PCIホットスワップバス100から信号切換回路が電気的に切断されるように、信号切換回路128を設定する。その結果、第1のプロセッサカード120がメインプロセッサとなり、サーバのRAID制御回路200を制御する。第2のプロセッサカード120は休止したままである。しかしながら、第1のプロセッサカード120は、通信線140を介して第2のプロセッサカード120と通信したままであり、周期的に第2のプロセッサカード120に対してその状態がよいこと、つまり、第1のプロセッサカード120の認識された状態がよいことを通知する。更に、第1のプロセッサカード120の状態がよいことは、第2のプロセッサカード120によって活性的にモニタされ得る。
【0020】
第1のプロセッサカード120は、その動作において故障を検知した場合、第2のプロセッサカード120に直ぐに通知する。第2のプロセッサカード120は、その信号切換回路128に対してバス100に接続するよう指示すると同時に、第1のプロセッサカード120は、その信号切換回路128に対してバス100と切断するよう指示する。従って、第2のプロセッサカード120は、第1のプロセッサカード120の動作を取って代わる。オペレータは、欠陥のある第1のプロセッサカード120を新しいプロセッサカード120とスワップアウトし得る。この間、第2のプロセッサカード120はRAID制御回路200を制御することができるため、動作は、中断されること無く、又、データを全く失うこと無く第2のプロセッサカード120によってサーバ上で続けられる。
【0021】
選択的に、第2のプロセッサカード120は、第1のプロセッサカード120が故障したと決定した場合に、第1のプロセッサカード120をバス100から切断するために、第1のプロセッサカード120の信号切換回路128を制御してもよい。上述したように、第1のプロセッサカード120をバス100から切断すると同時に、第2のプロセッサカード120は、サーバの動作を取って代われるため第2のプロセッサカード120の信号切換回路128をバス100に接続する。第2のプロセッサカード120は、第1のプロセッサカード120の電源切換回路122に第1のプロセッサカード120を完全にオフにすることだけを行わせる。これは、第1のプロセッサカード120が第2のプロセッサカード120と通信できない程支障をきたす致命的な故障を有するとき、オペレ−タからの指示の下で起こり得る。実際、第1のプロセッサカード120から第2のプロセッサカード120への通信線140上の沈黙期間が延長された場合、第2のプロセッサカード120には致命的な故障であると解釈され得る。当然のことながら、第1のプロセッサカード120も全く同じ方法で第2のプロセッサカード120をモニタし制御し得る。
【0022】
【発明の効果】
信号切換回路128及び電源切換回路128を具備した2つのプロセッサカード120を使用し、この2つのプロセッサカード120間で通信を維持することで、本発明によるPCIホットスワップバス100は、この2つのプロセッサカードのうち一方を効果的にホットスワップし得る。これは、計算装置の全ての停止時間を効果的に回避し、従って、停止時間が耐えられないシステムのために費用を節約し、費用のかかるデータの損失を防止する構成部品の冗長度を提供する。
【0023】
従来技術とは異なって、本発明によるプロセッサカードは、PCIホットスワップ仕様に適合するために信号切換回路及び電源切換回路を使用する。バス上の同様のプロセッサカードと通信するために専用の通信線を使用することで、いずれか一つのプロセッサカードはバスを制御し得、もう一方はバスから切断され得る。切断されたプロセッサカードは、バスからスワップアウトされ、新しいプロセッサカードと交換され得る。
【図面の簡単な説明】
【図1】従来技術のPCIホットスワップバスの機能ブロック図である。
【図2】本発明によるPCIホットスワップバスの機能ブロック図である。
【符号の説明】
10、100 PCIホットスワップバス
11、105 プロセッサカードスロット
12、104 アドオンカードスロット
13、130 コネクタ
14、106 I/Oカード
15、112、122 電源切換回路
16、110 ネットワークカード
17、114、128 信号切換回路
18、108 SCSIカード
19、27、116、126 PCI回路
20、120 プロセッサカード
25、118 プロセッサ
30、150 電源制御回路
40、200 RAID制御回路
42、202 ハードディスクドライブ
140 通信線
Claims (8)
- 第1のプロセッサカード及び第2のプロセッサカードを有し、上記第1のプロセッサカードはホットスワップバス上の第1のプロセッサスロットに差込まれ、上記第2のプロセッサカードは上記ホットスワップバス上の第2のプロセッサスロットに差込まれ、上記第1のプロセッサカード及び第2のプロセッサカードの夫々は、
上記第1のプロセッサスロット又は上記第2のプロセッサスロットに差込むためのコネクタと、
上記コネクタに電気接続され、上記プロセッサカードがホットスワップされ得るように、上記プロセッサカード上の信号線と上記ホットスワップバスの信号線との接続状態を切り換える信号切換回路と、
上記信号切換回路に電気接続されたプロセッサと、
上記プロセッサカードへの電源を制御する電源切換回路とを有し、
上記第1のプロセッサカード及び上記第2のプロセッサカードは、上記ホットスワップバスの信号線とは別に用意された通信線を介して互いに通信可能であり、
上記信号切換回路は、上記第1又は第2のプロセッサカードのうち一方のみを上記ホットスワップバスの信号線に接続し、
上記プロセッサは、上記コネクタを上記プロセッサスロットに差込むことで上記ホットスワップバスに電源を入れたまま取り付けられる一方、上記コネクタを上記プロセッサスロットから抜くことで上記ホットスワップバスから電源を入れたまま取り外され、
上記ホットスワップバスの信号線に接続されている第1のプロセッサカードは、上記通信線を介して上記第2のプロセッサカードに対して周期的に通信状態を通知し、故障の通知を受けた上記第2のプロセッサカードの信号切換回路は、上記第2のプロセッサカードを上記ホットスワップバスの信号線に接続し、上記第1のプロセッサカードの信号切換回路は、上記第1のプロセッサカードを上記ホットスワップバスの信号線から切断する、ホットスワップバス。 - 上記バスはPCIアーキテクチャを使用する請求項1記載のホットスワップバス。
- 各プロセッサカードは、PCIバス上のより多くの装置とインタフェースすることを可能にするPCI回路を更に有する請求項2記載のホットスワップバス。
- 上記各プロセッサカードは電気装置のバックプレーンに差込まれる請求項1記載のホットスワップバス。
- 上記通信線は、ローカル・エリア・ネットワーク(LAN)ケーブル、シリアルケーブル、ユニバーサル・シリアル・バス(USB)ケーブル、又は、ファイバ・チャネルケーブルである請求項1記載のホットスワップバス。
- 上記第2のプロセッサカードは、上記第1のプロセッサカードを上記バスから電気切断するために上記第1のプロセッサカードの上記信号切換回路を制御し得る請求項1記載のホットスワップバス。
- 上記第1のプロセッサカードの上記信号切換回路が上記第1のプロセッサカードを上記バスから電気切断した後、上記第1のプロセッサカードは、上記バスから電源を入れたまま取り外される請求項6記載のホットスワップバス。
- 上記第2のプロセッサカードは、上記第1のプロセッサカードをオフにし、又、オンにするために上記第1のプロセッサカードの上記電源切換回路を制御し得る請求項1記載のホットスワップバス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000233569A JP4459408B2 (ja) | 2000-08-01 | 2000-08-01 | ホットスワップバス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000233569A JP4459408B2 (ja) | 2000-08-01 | 2000-08-01 | ホットスワップバス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002055745A JP2002055745A (ja) | 2002-02-20 |
JP4459408B2 true JP4459408B2 (ja) | 2010-04-28 |
Family
ID=18726074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000233569A Expired - Lifetime JP4459408B2 (ja) | 2000-08-01 | 2000-08-01 | ホットスワップバス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4459408B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4847674B2 (ja) * | 2002-10-03 | 2011-12-28 | 株式会社アイ・オー・データ機器 | ハードディスク管理装置 |
US7054966B2 (en) | 2004-06-14 | 2006-05-30 | General Electric Company | Data processing system |
US7884495B2 (en) | 2006-05-16 | 2011-02-08 | Honeywell International Inc. | Method and apparatus for hot swap of line replaceable modules for AC and DC electric power systems |
KR101143684B1 (ko) * | 2007-04-20 | 2012-05-09 | 인터내셔널 비지네스 머신즈 코포레이션 | 어댑터 카드 장애극복 장치, 시스템 및 방법 |
CN110874293A (zh) * | 2018-08-29 | 2020-03-10 | 北京忆恒创源科技有限公司 | 热插拔测试装置 |
-
2000
- 2000-08-01 JP JP2000233569A patent/JP4459408B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002055745A (ja) | 2002-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6591324B1 (en) | Hot swap processor card and bus | |
US6408343B1 (en) | Apparatus and method for failover detection | |
US5564024A (en) | Apparatus for connecting and disconnecting peripheral devices to a powered bus | |
US5495584A (en) | SCSI bus concatenator/splitter | |
EP0373773B1 (en) | Disengaging electrical circuit boards from power-supply units | |
USRE39855E1 (en) | Power management strategy to support hot swapping of system blades during run time | |
US7486526B1 (en) | Techniques for redundant computing from within a 1U form factor with improved serviceability and high availability characteristics | |
US20080005439A1 (en) | Information processing system and method of connection between equipments | |
US6438639B1 (en) | Computer system bus network providing concurrent communication and connection transition of peripheral devices | |
US6378084B1 (en) | Enclosure processor with failover capability | |
US6715019B1 (en) | Bus reset management by a primary controller card of multiple controller cards | |
US6738857B2 (en) | Combined single-ended/differential data bus connector | |
JP4459408B2 (ja) | ホットスワップバス | |
JPH1185321A (ja) | コネクタ装置、情報処理装置およびネットワーク装置 | |
US6126451A (en) | SCSI connector | |
EP1176514B1 (en) | Hot swap processor card and bus | |
US6801973B2 (en) | Hot swap circuit module | |
US20070204088A1 (en) | Modularized circuit board bus connection control method and system | |
JPH05233110A (ja) | 活線挿抜方式 | |
CN113051209A (zh) | 一种电子设备、电子设备的通信方法 | |
WO2009149637A1 (zh) | 支持热插拔的方法、系统和单板 | |
JPH07253834A (ja) | モジュール挿抜制御装置 | |
TWI238938B (en) | A hot swappable master processor card inserted in the processor slot of the hot swap bus | |
CN109426308B (zh) | 服务器系统 | |
JP3180795B2 (ja) | Scsiケーブル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100210 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4459408 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |