JP2003318576A - 基板実装認識システム - Google Patents

Abstract

(57)【要約】 【課題】 インタフェース基板の縦寸法が長い場合等を
含め、確実な実装の確認が行える基板実装認識システム
を実現する。 【解決手段】 インタフェース基板２をラックに搭載す
る場合、インタフェース基板２の複数の接続ピンのう
ち、上下もしくはそれ以上の実装確認用のピン７，８が
確実に挿入され、ＣＰＵ部５から配線６および実装確認
用のピン７，８をつなぐ実装確認用の導通経路が構成さ
れた後でないと、ＣＰＵ部５は、実装と認識しない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、確実な実装確認を
行った上で基板の運用に入るための基板実装認識システ
ムに関するものである。

【０００２】

【従来の技術】図９は、従来の基板実装認識システム８
０００の構成を説明するための通信装置のブロック図で
ある。

【０００３】図９を参照して、監視制御基板１は、ラッ
クのバックボード３に実装されているインタフェース基
板２の実装状態を監視する。監視制御基板１上には、監
視制御のためのＣＰＵ部５が設けられる。ＣＰＵ部５と
インタフェース基板２とを接続する配線６との間には、
抵抗体２０が設けられる。監視制御基板１による監視結
果は、通信装置のオペレーションセンターのＯＰＳ（オ
ペレーションシステム）４に送信される。

【０００４】図９においては、ラックに実装されている
インタフェース基板のうち、１枚のインタフェース基板
２のみを示しているが、実際には、より多くのインタフ
ェース基板が実装されている。また、各インタフェース
基板は、対応する機器との間でデータ授受、伝送のため
の処理を行う。

【０００５】すなわち、ラックにインタフェース基板２
が多種、多数実装され、伝送・交換を行うような通信装
置においては、各インタフェース基板２の伝送路誤りや
各インタフェース基板２の動作状態を監視する為に監視
制御基板１が常時もしくは定期的に監視している。

【０００６】次に、従来の基板実装認識システム８００
０の動作について説明する。インタフェース基板２をラ
ックに搭載する場合、確実に実装するために挿抜工具等
でインタフェース基板２をバックボード３に確実に勘合
するように挿入した後、あらかじめ基板内にてＧＮＤに
固定していた実装通知用ピンとＣＰＵ部５とを接続する
配線６の電位がモニタされる。すなわち、この配線６の
電位の情報を監視系基板１中のＣＰＵ部５が検知するこ
とにより、そのインタフェース基板２が実装されたと認
識を行う。

【０００７】つまり、インタフェース基板２が実装され
ている場合、配線６の電位は“Ｌ”レベルとなり、イン
タフェース基板２が実装されていない場合、配線６の電
位は“Ｈ”レベルとなるように、抵抗体２０の抵抗値が
調整されているものとする。

【０００８】

【発明が解決しようとする課題】しかしながら、従来の
基板実装認識システム８０００は、以上のように１ピン
の実装通知用ピンにより、監視制御基板１が、インタフ
ェース基板２の有り無しを認識していたため、インタフ
ェース基板２をラックに搭載する場合、レールに基板を
スムーズに搭載するためには“あそび”が必要となる。
このため、インタフェース基板２の縦寸法が長い場合に
はどうしても複数のピンの接触に順序が発生する。した
がって、実装の具合では実装通知用ピンが中途半端にさ
さることがあり、確実に通知が行えない等の問題点があ
った。

【０００９】本発明は、上記のような問題点を解決する
ためになされたものであって、その目的は、特殊なコネ
クタを開発したり、複雑な回路を実装する必要無く、簡
単な構成で実装を認識させ、完全に実装が確認された後
にインタフェース基板の運用を実施することが可能な基
板実装認識システムを提供することである。

【００１０】

【課題を解決するための手段】この発明に係る基板実装
認識システムは、従来方式のように実装認識端子の位置
によっては半差し状態のピンが存在しても実装と認識し
てしまうことを防ぐために上下もしくはそれ以上の実装
認識用の端子を設け、それらの端子が確実に挿入され、
確認用ループが構成された後でないと実装と認識させな
い構成となっている。

【００１１】すなわち、請求項１記載の基板実装認識シ
ステムは、筐体と、筐体に並列して収容される複数の基
板とを備え、各基板は、筐体と電気的に結合するための
複数の端子を含み、複数の端子は、基板の複数の端子が
設けられる側の中央部よりも一方よりに設けられる第１
の実装確認用端子と、基板の複数の端子が設けられる側
の中央部よりも他方よりに設けられる第２の実装確認用
端子とを有し、筐体に収容され、かつ、各基板の実装状
態を監視ための監視基板をさらに備え、監視基板は、第
１の実装確認用端子および第２の実装確認用端子の双方
が筐体に接続することにより、所定の電位の信号を監視
基板に伝達する配線と、配線の電位レベルをモニタする
ことにより、各基板が筐体に実装されたことを示す実装
情報を検知して保持する演算部とを含み、各基板は、実
装情報に基づいて、基板上の回路の制御を行うことによ
り、基板が実装されたことを確認した後に基板の運用を
実施する制御部をさらに含む。

【００１２】請求項２記載の基板実装認識システムは、
請求項１記載の基板実装認識システムの構成に加えて、
制御部は、実装情報に基づいて、基板上の回路のリセッ
ト解除の実施もしくはオンボード電源の起動の少なくと
も一方を実施する。

【００１３】請求項３記載の基板実装認識システムは、
請求項１記載の基板実装認識システムの構成に加えて、
第１および第２の実装確認用端子の長さが、複数の端子
のうちの他の端子よりも短い。

【００１４】請求項４記載の基板実装認識システムは、
請求項１記載の基板実装認識システムの構成に加えて、
演算部は、基板が筐体に実装中は、常時、配線の電位レ
ベルをモニタする。

【００１５】請求項５記載の基板実装認識システムは、
請求項１記載の基板実装認識システムの構成に加えて、
演算部は、所定のタイミングの期間において、配線の電
位レベルをモニタして実装情報を検知して保持する。

【００１６】請求項６記載の基板実装認識システムは、
請求項１記載の基板実装認識システムの構成に加えて、
監視基板は、所定の電位の信号を配線に供給するための
信号生成手段を有し、信号生成手段からの信号は、少な
くとも、第１および第２の実装確認用端子を経由して、
演算部に与えられる。

【００１７】請求項７記載の基板実装認識システムは、
請求項１記載の基板実装認識システムの構成に加えて、
複数の端子は、基板の複数の端子が設けられる側の中央
部に設けられる第３の実装確認用端子をさらに有し、配
線は、第１の実装確認用端子、第２の実装確認用端子お
よび第３の実装確認用端子が筐体に接続することによ
り、所定の電位の信号を監視基板に伝達する。

【００１８】

【発明の実施の形態】以下、この発明の実施の形態を図
面を参照して詳しく説明する。なお、図中同一または相
当部分には同一符号を付してその説明は繰り返さない。

【００１９】［第１の実施形態］図１は、この発明の実
施の形態１の基板実装認識システム１０００の構成を説
明するための通信装置のブロック図である。

【００２０】図１を参照して、基板実装認識システム１
０００は、監視制御基板１と、インタフェース基板２
と、ラック内のバックボード３と、ＯＰＳ（オペレーシ
ョンシステム）であるオペレーションセンター４と、監
視制御基板上のＣＰＵ部５と、監視制御基板への通知用
信号伝達配線６と、インタフェース基板２に複数存在す
るピンのうち上部に設けられる実装認識ピン７と、イン
タフェース基板２に複数存在するピンのうち下部に設け
られる実装認識ピン８と、インタフェース基板２上の制
御部９とを備える。

【００２１】なお、インタフェース基板２には、図１に
示したよりもより多くのピンが設けられてもよい。この
場合、実装認識ピン７は、複数並んだピンのうち、中央
よりも上部よりに設けられ、実装認識ピン８は、複数並
んだピンのうち、中央よりも下部よりに設けられる構成
とする。好ましくは、実装認識ピン７は、複数並んだピ
ンのうち、最上部に設けられ、実装認識ピン８は、複数
並んだピンのうち、最下部に設けられる。

【００２２】図１においても、上述のようにラックにイ
ンタフェース基板２が多種、多数実装され、伝送・交換
を行うような通信装置においては、各インタフェース基
板２の伝送路誤りや各インタフェース基板２の動作状態
を監視する為に監視制御基板１が常時もしくは定期的に
モニタしている。

【００２３】次に、基板実装認識システム１０００の動
作について説明する。基板実装認識システム１０００に
関る実装認識方式では、監視制御基板１とインタフェー
ス基板２の上下に設けられた実装認識ピン７および８と
の間に、実装完了後には配線パターン６が形成される構
成となっているものとする。この配線６の電位レベル
は、実装前は、監視制御基板１上においては、電源電位
と配線６との間に設けられた抵抗体２０によってプルア
ップをしておく。また、インタフェース基板２の下部の
実装認識ピン８はインタフェース基板２上にてＧＮＤに
接地させておく。さらに、インタフェース基板２内で、
実装認識ピン７と制御部９との間に設けられる配線の電
位は、この配線と電源電位との間に設けられた抵抗体２
１によってプルアップをしておく。

【００２４】ここで、インタフェース基板２が抜けてい
る状態では、監視制御基板１では抵抗体２０により配線
６の電位がプルアップされて、”Ｈ”レベルとなり、イ
ンタフェース基板２が無いものと認識される。

【００２５】一方、正常にインタフェース基板２が実装
されている場合は、下部の実装認識ピン８に接続されて
いる接地電位ＧＮＤのために、抵抗体２０および２１の
存在に関わりなく、配線６の電位は”Ｌ”となり、イン
タフェース基板２が有るものと認識される。

【００２６】また基板が斜めに挿入されて、上部の実装
認識用ピン７もしくは下部の実装認識用ピン８が浮いて
いる状態の場合は、ＣＰＵ部５または制御部９に通知さ
れる実装確認信号のレベルが”Ｈ”となるため、インタ
フェース基板２が無いものと認識される。

【００２７】また、より好ましくは、この実装認識用の
ピン７および８は、他のピンよりも短いピンを用いてよ
り確実に実装された場合に通知を行う。

【００２８】実装認識が確実にできた後に、監視制御基
板１、インタフェース基板２はそれぞれ実装情報を保有
できるため、この情報を元に監視制御基板１は上位のオ
ペレーションセンター４のＯＰＳ等へ実装変化通知を送
付する。

【００２９】したがって、インタフェース基板の縦寸法
が長い場合等を含め、確実な実装確認を行うことが可能
となる。

【００３０】また、インタフェース基板２の制御部９
は、実装確認信号のレベル（実装情報）とＣＰＵ部５か
らの制御とに基づいて、基板に実装された回路のリセッ
ト解除実施もしくはオンボード電源の起動又はその両方
を組合わせて実施することができる。これにより、確実
に基板が実装された後に基板の運用を実施することを可
能とする。

【００３１】また、確実に基板が実装された後にオンボ
ード電源の起動を実施するということは、接地電位ＧＮ
Ｄと電源電位Ｖｃｃが確実に接続された後に電源を投入
するということが約束される。これにより、活線での挿
抜を頻繁に行う通信装置において問題となることが多い
インタフェース基板の活線挿抜時の問題が解消される。

【００３２】［第２の実施形態］上述の実施の形態１で
は、常時その基板の実装状態を監視している必要のある
通信装置に関して説明した。

【００３３】しかしながら、システムによっては常時実
装監視をする必要の無いシステムもある。以下に説明す
る実施の形態２の基板実装認識システム２０００は、こ
のような場合に好適な構成を有する。

【００３４】図２は、基板実装認識システム２０００の
構成を説明するためのブロック図である。

【００３５】図２を参照して、基板実装認識システム２
０００においては、監視制御基板１内のＣＰＵ部５から
ＰＬＤ（Programmable Logic Device）１０とバッファ
１１を介して、必要時のみ所定の制御することによっ
て、その制御時のみ実装認識を行うことを可能とする。

【００３６】また、実施の形態２の基板実装認識システ
ム２０００では、以下に説明するように、バックボード
３上の実装認識ピンが他のピンと接触するようなことが
万一発生してしまった場合でも、インタフェース基板２
が存在すると誤認識される可能性を排除することができ
る。

【００３７】すなわち、この実施の形態２の基板実装認
識システム２０００の制御方式では一定のパターン信号
等をＰＬＤ１０から流すことも可能であり、そのパター
ンが検出できなければ基板は抜けもしくは実装認識がで
きない状態であると判定することを可能とする。

【００３８】図３は、ＰＬＤ１０から出力される一定の
パターン信号の例を示すタイミングチャートである。

【００３９】図３に示すとおり、ＰＬＤ１０は、１秒周
期で変化するクロック信号１ＳＣＬＫに基づいて、各基
板毎に、所定のタイミングで活性状態となるパルス信号
（以下、「判定パターン信号」と呼ぶ）を生成する。た
とえば、１番目のインターフェース基板に対しては、ク
ロック信号１ＳＣＬＫの立下りタイミングを検出して、
それに応じて、所定の時間間隔Δｔだけ活性状態となる
パルス信号が、出力される。

【００４０】さらに、２番目以降のインターフェース基
板に対しても、クロック信号１ＳＣＬＫの立下りタイミ
ングに応じて、この立下りからそれぞれ所定の遅延時間
後に、所定の時間間隔Δｔだけ活性状態となるパルス信
号がそれぞれ出力される。このとき、各基板に対応して
生成される「判定パターン信号」は、それぞれの判定パ
ターン（活性状態のパルス位置）を相互に識別可能なほ
どに、活性状態となるタイミングが異なっているものと
する。

【００４１】図４は、図３に示した判定パターン信号に
基づいて、ＣＰＵ部５が、第１のインターフェース基板
について判定を行う動作を説明するためのタイミングチ
ャートである。

【００４２】ＰＬＤ１０から出力された判定パターン信
号が、時刻ｔ０においてＣＰＵ部５に戻ってきたものと
する。ここで、上述のとおり、判定パターン信号の活性
パルスの間隔は、たとえば、１秒と十分長い時間がとっ
てある。一方で、判定パターン信号は、ＰＬＤ１０から
出力された後、せいぜい、バッファ回路を数個通過する
程度の遅延時間（たとえば、数ｎ秒）で、ＣＰＵ部５に
戻ってくる。したがって、図４においては、時刻ｔ０に
おける活性パルスは、ＣＰＵ部５がＰＬＤ１０部にパル
ス信号の出力を指示してから十分短い時間で、ＣＰＵ部
５に戻ってくることになる。

【００４３】したがって、ＣＰＵ部５では、この時刻ｔ
０から、クロック信号１ＳＣＬＫの周期、たとえば、１
秒の後にも、活性状態のパルス信号が戻ってくることを
確認することで、第１のインターフェース基板が実装さ
れていることを確認することができる。

【００４４】同様にして、２番目以降のインターフェー
ス基板について、各基板固有のタイミングで、活性状態
のパルス信号がＣＰＵ部５に戻ってくることを認識する
ことで、各基板が実装されていることを個別に判定する
ことが可能となる。

【００４５】したがって、実施の形態２においても確実
に基板が実装された後にオンボード電源の起動を行うこ
とが可能なため、活線挿抜時の問題が解消されるという
効果を奏することができる。

【００４６】［第３の実施形態］図５は、本発明の実施
の形態３の基板実装認識システム３０００の構成を説明
するための通信装置のブロック図である。

【００４７】図５において、実施の形態３の基板実装認
識システム３０００は、実施の形態１の基板実装認識シ
ステム１０００の構成と異なり、監視制御基板１からイ
ンタフェース基板２への制御信号を伝達する信号配線１
２が設けられている。

【００４８】監視制御基板１からインタフェース基板２
へ向かう配線６は、実装認識用ピン７および８を介し
て、バックボード３において接地ＧＮＤと結合する。

【００４９】上述の第１および第２の実施の形態と同様
に、ＣＰＵ部５は、実装認識用ピン７および８からの情
報を監視制御基板１、インタフェース基板２で同時に取
得し、その情報を元に監視制御基板１は上位のＯＰＳ等
へ実装変化通知を送付する。

【００５０】このとき、インタフェース基板２が多種、
多数実装される通信装置においてはその基板毎に制御方
法や設定情報が違うことはもちろんのこと、基板を挿入
しても、基板によってはすぐには運用を開始しないよう
な場合もある。

【００５１】このように基板の実装はされるが運用を開
始しないような機能を必要とする場合、実装情報のみ監
視制御基板１にて一旦保有し、当該基板の運用開始命令
をＯｐＳから監視制御基板１が受け取った後に、インタ
フェース基板２へ信号配線１２を介して制御信号を出力
する。さらに、その制御信号を使用して、制御部９は、
実装された回路のリセット解除実施、もしくはオンボー
ド電源の起動又はその両方を組合わせて実施する。この
ような制御により、確実に基板が実装された後に監視制
御基板からの制御にて基板の運用を開始することを可能
とする。

【００５２】また、前述の実施の形態１にて説明したよ
うに、実施の形態３の基板実装認識システム３０００に
おいても、確実に基板が実装された後にオンボード電源
の起動を行うため、活線挿抜時の問題が解消されるとい
う効果がある。

【００５３】［第４の実施の形態］上述の実施の形態３
では、常時その基板の実装状態を監視している必要のあ
る通信装置に関して説明している。しかしながら、実施
の形態２と同様に、常時実装監視をする必要の無いシス
テムも存在し得る。

【００５４】図６は、実施の形態４の基板実装認識シス
テム４０００の構成を説明するためのブロック図であ
る。

【００５５】図６を参照して、監視制御基板１のＣＰＵ
部５は、必要時のみ実装確認の制御を行う。更に、ＣＰ
Ｕ部５により制御されるＰＬＤ１０から出力される信号
が、バッファ１１、実装認識用のピン８、実装認識用の
ピン７および配線６を介してＣＰＵ部５に戻ってくると
いう確認用の信号伝達ループが形成される。

【００５６】この信号伝達のループ上の信号をモニタす
ることにより、確実に基板が実装された情報を監視制御
基板１にて一旦受取り、基板運用開始等の必要時にイン
タフェース基板２へ制御信号１２を出力するという制御
が可能となる。このとき、その制御信号を使用して実装
された回路のリセット解除実施、もしくはオンボード電
源の起動又はその両方を組合わせて実施することによ
り、確実に基板が実装された後に監視制御基板からの必
要時の制御により基板の運用を実施することができる。

【００５７】また、前述の実施の形態１にて説明したよ
うに、実施の形態４の基板実装認識システム４０００に
おいても、確実に基板が実装された後にオンボード電源
の起動を行うため、活線挿抜時の問題が解消されるとい
う効果が奏される。

【００５８】［第５の実施の形態］図７は、実施の形態
５の基板実装認識システム５０００の構成を説明するた
めの通信装置のブロック図である。

【００５９】図７を参照して、実施の形態５の基板実装
認識システム５０００の構成は、実施の形態１の基板実
装認識システム１０００の構成とは異なり、実装認識ピ
ン１３が、複数のピンの中央部にも設けられている。

【００６０】上述した実施の形態１〜４では、インタフ
ェース基板２の上部及び下部の装着不充分を原因とする
実装確認ピンの抜けは確認することができた。しかしな
がら、縦方向に長いインタフェース基板を実装する場合
はバックボード３の縦方向も長いことになり、バックボ
ード３中央部がたわむ可能性がある。このような場合、
インタフェース基板２の上部、下部は接合しているもの
の中央部のみ浮いている状態が発生し得る。実施の形態
５の基板実装認識システム５０００では、実装認識ピン
１３により、このような場合の実装不良も検出すること
ができる。

【００６１】次に、実施の形態５の基板実装認識システ
ム５０００の動作について説明する。

【００６２】実施の形態５に係る基板実装認識システム
５０００の実装認識方式では、監視制御基板１とインタ
フェース基板２の上下及び中央部に設けられた実装認識
ピン７，１３および８を介して、実装確認のための配線
のループが形成される。

【００６３】ここで、ＣＰＵ部５から実装認識ピン７に
至る配線６の電位は、監視制御基板１上において、電源
電位と配線６との間に設けられる抵抗体２０によってプ
ルアップをする構成となっている。また、インタフェー
ス基板２の下部の実装認識ピン８は、バックボード３上
にて接地電位ＧＮＤに結合させておく。

【００６４】したがって、インタフェース基板２が抜け
ている状態では、監視制御基板１でプルアップのための
抵抗体２０により配線６の電位が”Ｈ”レベルとなるた
め、ＣＰＵ部５は、インタフェース基板２が無いものと
認識する。

【００６５】また、正常にインタフェース基板２が実装
されている場合は、下部の実装認識ピン８が接地電位Ｇ
ＮＤに接続されているために、配線６の電位が”Ｌ”と
なり、ＣＰＵ部５は、インタフェース基板２が有るもの
と認識する。

【００６６】また、インタフェース基板２が斜めに挿入
されて、上部もしくは下部の実装認識用ピン７または８
が浮いている状態の場合は、”Ｌ”レベルではなく”
Ｈ”レベルの実装確認信号がＣＰＵ部５に通知されるた
め、インタフェース基板２は無いものと認識される。

【００６７】さらに、バックボード３の中央部がたわん
で、上部、下部は接合しているものの中央部のみ浮いて
いる状態でも、”Ｈ”レベルの実装確認信号がＣＰＵ部
５に通知されるため、インタフェース基板２が無いもの
と認識される。

【００６８】ここで、実施の形態１〜４と同様に、この
実装認識用のピン７，８および１３は、他のピンよりも
短いピンを用いてより確実に実装された場合に通知を行
う構成とすることも可能である。

【００６９】前述の実施の形態１にて説明したように、
実施の形態５においても確実に基板が実装された後にオ
ンボード電源の起動を行うことが可能なため、活線挿抜
時の問題が解消されるという効果が奏される。

【００７０】［第６の実施の形態］上述の実施の形態５
では、常時その基板の実装状態を監視している必要のあ
る通信装置に関して説明している。しかしながら、実施
の形態２、４と同様に常時実装監視をする必要の無いシ
ステムも存在する。

【００７１】そこで、図８は、このような場合に対応す
る実施の形態６の基板実装認識システム６０００の構成
を説明するためのブロック図である。

【００７２】図８を参照して、監視制御基板１のＣＰＵ
部５は、必要時のみ実装確認の制御を行う。さらに、実
施の形態５と同様に、監視制御基板１とインタフェース
基板２の上下及び中央部に設けられた実装認識ピン７，
１３および８を介して、実装確認のための配線のループ
が形成される。

【００７３】ここでも、ＣＰＵ部５から実装認識ピン７
に至る配線６の電位は、監視制御基板１上において、電
源電位と配線６との間に設けられる抵抗体２０によって
プルアップをする構成となっている。また、インタフェ
ース基板２の下部の実装認識ピン８は、バックボード３
上にて接地電位ＧＮＤに結合させておく。

【００７４】このような構成により、確実にインタフェ
ース基板２が実装された情報を監視制御基板１のＣＰＵ
部５にて一旦受取り、基板運用開始等の必要時にインタ
フェース基板２へＣＰＵ部５から信号配線１２に制御信
号を出力する。

【００７５】その制御信号を使用して、制御部９は、実
装された回路のリセット解除実施、もしくはオンボード
電源の起動又はその両方を組合わせて実施することによ
り、確実にインタフェース基板２が実装された後に、監
視制御基板１からの必要時の制御により基板の運用を実
施する。

【００７６】なお、前述の実施の形態１にて説明したよ
うに、実施形態６の基板実装認識システム６０００にお
いても、確実に基板が実装された後にオンボード電源の
起動を行うことが可能なため、活線挿抜時の問題が解消
されるという効果も奏される。

【００７７】以上説明したとおり、実施の形態１〜６の
基板実装認識システムは、確実に基板が実装された後
に、たとえば、オンボード電源の起動を行えるため、活
線挿抜時の問題が解消される。また、たとえば、オンボ
ード電源を搭載せず各基板への電源供給用基板からイン
タフェース基板２へ電力供給している装置においても、
実装通知信号により基板への電源供給の開始を行うこと
によって、オンボード電源の起動と同様の効果がある。

【００７８】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。

【００７９】

【発明の効果】以上説明したとおり、請求項１〜７記載
の基板実装認識システムは、常時もしくは必要時に、基
板が実装されていることを監視する必要のある通信装置
において、基板の縦寸法が長い場合にも特殊なコネクタ
を開発したり複雑な回路を実装する必要無く、簡単な構
成で実装を認識させることができる。このため、基板が
完全に実装されたことが確認された後に基板の運用を実
施することができる。

【００８０】また、請求項７記載の基板実装認識システ
ムは、中央部で基板が抜けている状態ではもちろんのこ
と、基板が斜めに挿入されて上部もしくは下部の実装確
認用端子が浮いている状態の場合は、所定の電位の信号
が演算部に通知されない。このため、基板の実装が不充
分であることを認識でき、簡単な構成にて基板の縦寸法
が長い場合にも確実に実装認識し通知を行うことができ
る。

【図面の簡単な説明】

【図１】 実施の形態１の基板実装認識システム１００
０の構成を説明するための通信装置のブロック図であ
る。

【図２】 基板実装認識システム２０００の構成を説明
するためのブロック図である。

【図３】 ＰＬＤ１０から出力される一定のパターン信
号の例を示すタイミングチャートである。

【図４】 ＣＰＵ部５が、第１のインターフェース基板
について判定を行う動作を説明するためのタイミングチ
ャートである。

【図５】 実施の形態３の基板実装認識システム３００
０の構成を説明するための通信装置のブロック図であ
る。

【図６】 実施の形態４の基板実装認識システム４００
０の構成を説明するためのブロック図である。

【図７】 実施形態５の基板実装認識システム５０００
の構成を説明するための通信装置のブロック図である。

【図８】 実施の形態６の基板実装認識システム６００
０の構成を説明するためのブロック図である。

【図９】 従来の基板実装認識システム８０００の構成
を説明するための通信装置のブロック図である。

【符号の説明】

１ 監視制御基板、２ インタフェース基板、３ バッ
クボード、４ ＯｐＳ（オペレーションセンター）、５
ＣＰＵ部、６ 配線、７，８，１３ 実装認識用ピ
ン、９ 制御部、１０ ＰＬＤ、１１ 制御信号出力用
バッファ、１２信号配線、１０００，２０００，３００
０，４０００，５０００，６０００ 基板実装認識シス
テム。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 筐体と、 前記筐体に並列して収容される複数の基板とを備え、 各前記基板は、前記筐体と電気的に結合するための複数
   の端子を含み、 前記複数の端子は、 前記基板の前記複数の端子が設けられる側の中央部より
   も一方よりに設けられる第１の実装確認用端子と、 前記基板の前記複数の端子が設けられる側の中央部より
   も他方よりに設けられる第２の実装確認用端子とを有
   し、 前記筐体に収容され、かつ、各前記基板の実装状態を監
   視ための監視基板をさらに備え、 前記監視基板は、前記第１の実装確認用端子および前記
   第２の実装確認用端子の双方が前記筐体に接続すること
   により、所定の電位の信号を前記監視基板に伝達する配
   線と、 前記配線の電位レベルをモニタすることにより、各前記
   基板が前記筐体に実装されたことを示す実装情報を検知
   して保持する演算部とを含み、 各前記基板は、前記実装情報に基づいて、前記基板上の
   回路の制御を行うことにより、前記基板が実装されたこ
   とを確認した後に前記基板の運用を実施する制御部をさ
   らに含む、基板実装認識システム。
2. 【請求項２】 前記制御部は、前記実装情報に基づい
   て、前記基板上の回路のリセット解除の実施もしくはオ
   ンボード電源の起動の少なくとも一方を実施する、請求
   項１記載の基板実装認識システム。
3. 【請求項３】 前記第１および第２の実装確認用端子の
   長さが、前記複数の端子のうちの他の端子よりも短い、
   請求項１記載の基板実装認識システム。
4. 【請求項４】 前記演算部は、前記基板が前記筐体に実
   装中は、常時、前記配線の電位レベルをモニタする、請
   求項１記載の基板実装認識システム。
5. 【請求項５】 前記演算部は、所定のタイミングの期間
   において、前記配線の電位レベルをモニタして前記実装
   情報を検知して保持する、請求項１記載の基板実装認識
   システム。
6. 【請求項６】 前記監視基板は、前記所定の電位の信号
   を前記配線に供給するための信号生成手段を有し、 前記信号生成手段からの信号は、少なくとも、前記第１
   および第２の実装確認用端子を経由して、前記演算部に
   与えられる、請求項１記載の基板実装認識システム。
7. 【請求項７】 前記複数の端子は、 前記基板の前記複数の端子が設けられる側の中央部に設
   けられる第３の実装確認用端子をさらに有し、 前記配線は、前記第１の実装確認用端子、前記第２の実
   装確認用端子および前記第３の実装確認用端子が前記筐
   体に接続することにより、所定の電位の信号を前記監視
   基板に伝達する、請求項１記載の基板実装認識システ
   ム。