JPH11296261A - コネクタの接続確認装置 - Google Patents

コネクタの接続確認装置

Info

Publication number
JPH11296261A
JPH11296261A JP10104241A JP10424198A JPH11296261A JP H11296261 A JPH11296261 A JP H11296261A JP 10104241 A JP10104241 A JP 10104241A JP 10424198 A JP10424198 A JP 10424198A JP H11296261 A JPH11296261 A JP H11296261A
Authority
JP
Japan
Prior art keywords
signal
circuit board
printed circuit
detection
motherboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10104241A
Other languages
English (en)
Inventor
Shigeo Oishi
重男 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP10104241A priority Critical patent/JPH11296261A/ja
Publication of JPH11296261A publication Critical patent/JPH11296261A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

(57)【要約】 【課題】 近年のOA装置においては、SIMM、DI
MM、CPUなどのカードエッジタイプのプリント回路
板などが増加すると伴に、プリント回路板とそのマザー
ボードを接続するコネクタではファインピッチ化が進ん
でいる。このため、このようなOA装置では、プリンタ
回路板の挿入時、異物や粉塵などによる接触不良、挿入
不備による接触不良により、装置が正常に動作しないと
いう障害が発生し、原因究明に時間がかかるという問題
点があった。 【解決手段】 プリント回路板とマザーボード/バック
パネルとを接続する信号線の接続をプリント回路板とマ
ザーボード/バックパネルに設けられたスイッチで切り
替え、切り替えられた信号線の接続を確認することによ
り、プリント回路板をマザーボード/バックパネルに挿
入する時の接触不良を検出する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、コネクタの接続
確認装置に関するものであり、特に、プリント回路板を
装着するためにコネクタを装備したマザーボード/バッ
クパネルとプリント回路板とを接続したときに、それら
の接続状態を確認できるようにする。
【0002】
【従来の技術】近年のOA装置において、SIMM(Si
ngle In-Line Memory Module)、DIMM(Dual In-Li
ne Memory Modules)、CPUなどのカードエッジタイ
プのプリント回路板などが増加すると伴に、プリント回
路板とそのマザーボード/バックパネルを接続するコネ
クタのファインピッチ化が進んでいる。
【0003】
【発明が解決しようとする課題】しかしながら、このよ
うなOA装置では、プリンタ回路板の挿入時、異物や粉
塵などによる接触不良、挿入不備による接触不良によ
り、装置が正常に動作しないという障害が発生し、原因
究明に時間がかかるという問題点があった。
【0004】
【課題を解決するための手段】この発明は上記のような
問題点を考慮してなされたもので、プリント回路板とマ
ザーボード/バックパネルとを接続する信号線の接続を
プリント回路板とマザーボード/バックパネルに設けら
れたスイッチで切り替え、切り替えられた信号線の接続
を確認することにより、プリント回路板をマザーボード
/バックパネルに挿入する時の接触不良を容易に検出す
ることが可能になる。
【0005】
【発明の実施の形態】プリント回路板に、プリント回路
板とマザーボード/バックパネルとを接続する信号線の
接続を切り替えるスイッチ部を設け、マザーボード/バ
ックパネルに、検出用のレベル信号/パルス信号を発生
する検出信号発生部と、レベル信号/パルス信号の検出
およびレベル信号/パルス信号の比較を行う信号検出部
と、検出信号発生部の出力信号線および信号検出部の入
力信号線とプリント回路板とマザーボード/バックパネ
ルとを接続する信号線の接続を切り替えるスイッチ部
と、プリント回路板およびマザーボード/バックパネル
に設けられたスイッチ部、マザーボード/バックパネル
に設けられた検出信号発生部、信号検出部などを制御す
る検出制御部とで構成することにより、プリント回路板
とマザーボード/バックパネルとを接続する信号線の接
続が確認でき、プリント回路板をマザーボード/バック
パネルに挿入する時の接触不良を容易に検出することが
可能になる。
【0006】
【実施例】図1に、本発明の構成ブロック図を示す。図
中、1はプリント回路板、2はマザーボード/バックパ
ネルである。プリント回路板1には、プリント回路板1
とマザーボード/バックパネル2とを接続する信号線の
接続を切り替えるスイッチ部3が設けられている。
【0007】また、マザーボード/バックパネル2に
は、マザーボード/バックパネル2とプリント回路板1
とを接続する信号線の接続を切り替えるスイッチ部7
と、接触不良を検出する信号を出力する検出信号発生部
4と、スイッチ部7で切り替えられた信号線の信号を入
力し、入力信号のレベルおよび検出信号発生部4から出
力される信号と入力信号の波形などを比較し、入力信号
が正常であることを確認する信号検出部5と、スイッチ
部3、スイッチ部7、検出信号発生部4および信号検出
部5などを制御する検出制御部6が設けられている。
【0008】図2に、本発明の一実施例のコネクタの接
続確認装置を示す。図中、21はプリント回路板、22
はマザーボードである。
【0009】プリント回路板21とマザーボード22に
は、プリント回路板21とマザーボード22を接続する
信号線の接続を切り替えるスイッチ部211、224が
設けられている。
【0010】また、マザーボード22には、プリント回
路板21とマザーボード22との接続を確認するための
検出用のレベル信号またはパルス信号を発生する検出信
号発生部221と、スイッチ部224の信号線を入力
し、プリント回路板21とマザーボード22との接続が
正常であることを確認する信号検出部222と、スイッ
チ部211、224のスイッチの切り替え、検出信号発
生部221の検出信号の設定や発生タイミング、信号検
出部222の検出信号の入力タイミングなどを制御する
検出制御部223が設けられている。
【0011】この例では、通常動作モードの時には、ス
イッチ部211、224のスイッチAをオン、スイッチ
Bをオフに設定し、接続確認モードの時には、スイッチ
部211、224のスイッチAをオフ、スイッチBをオ
ンに設定する。
【0012】これにより、検出信号発生部221の出力
はスイッチ部224により信号線aと接続され、スイッ
チ部211により信号線aは他の信号線b〜eに接続さ
れ、そしてスイッチ部224により信号線b〜eは信号
検出部222に接続される。つまり、検出信号発生部2
21の出力信号は信号線a経由で信号線b〜eに分配さ
れ、信号検出部222に入力される。この入力信号を確
認することによりプリント回路板21とマザーボード2
2との接続を確認することができる。
【0013】図3に、検出制御部の一実施例の処理フロ
ーチャートを示す。以下、このフローにしたがって動作
を説明する。
【0014】ステップS301:プリント回路板および
マザーボードのスイッチ部211、224のスイッチA
をオフ、スイッチBをオンに設定する。
【0015】これにより、検出信号発生部から出力され
る信号がプリント回路板のスイッチ部で折り返され、マ
ザーボードの信号検出部に入力される。
【0016】ステップS302:検出信号発生部よりレ
ベル信号またはパルス信号などの検出信号を出力する。
【0017】ステップS303:信号検出部に入力され
る信号を検出信号と比較して、プリント回路板とマザー
ボード間の接続が正常に接続されることを確認する。
【0018】ステップS304:ステップS303の処
理結果が正常かを判定する。正常ならばステップS30
5に進み、正常でないならばステップS306に進む。
【0019】ステップS305:プリント回路板および
マザーボードのスイッチ部211、224のスイッチA
をオン、スイッチBをオフに設定する。そして、処理を
終了する。
【0020】ステップS306:プリント回路板とマザ
ーボード間の接続に異常があることを次の記載されてい
ない初期設定処理に通知する接続異常フラグをオンす
る。そして、処理を終了する。
【0021】なお、初期設定処理において、この接続異
常フラグの設定を確認し、例えばOA装置の表示部に異
常状態を表示し、オペレータに警告を発することができ
る。
【0022】
【発明の効果】この発明は、上記に説明したような形態
で実施され、以下の効果がある。
【0023】プリント回路板およびマザーボード/バッ
クパネルなどに接続確認装置を設けることにより、プリ
ント回路板の挿入時に発生する接触不良を検出すること
が可能になる。また、検出用の信号にパルス信号を用
い、信号検出部でパルス信号を比較することにより、接
触部の劣化による接触抵抗の増加など、波形伝送に影響
する不具合を検出することが可能となる。
【図面の簡単な説明】
【図1】 本発明の構成ブロック図である。
【図2】 本発明の一実施例のコネクタの接続確認装置
である。
【図3】 検出制御部の一実施例の処理フローチャート
である。
【符号の説明】
1 プリント回路板 2 マザーボード/バックパネル 3 スイッチ部 4 検出信号発生部 5 信号検出部 6 検出制御部 7 スイッチ部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 プリント回路板(1)に、プリント回路
    板(1)とマザーボード/バックパネル(2)とを接続
    する信号線の接続を切り替えるスイッチ部(3)を設
    け、 マザーボード/バックパネル(2)に、検出用のレベル
    信号/パルス信号を発生する検出信号発生部(4)と、 レベル信号/パルス信号の検出およびレベル信号/パル
    ス信号の比較を行う信号検出部(5)と、 検出信号発生部(4)の出力信号線および信号検出部の
    入力信号線とプリント回路板(1)とマザーボード/バ
    ックパネル(2)とを接続する信号線の接続を切り替え
    るスイッチ部(7)と、 プリント回路板(1)およびマザーボード/バックパネ
    ル(2)に設けられたスイッチ部(3、7)、マザーボ
    ード/バックパネル(2)に設けられた検出信号発生部
    (4)、信号検出部(5)などを制御する検出制御部
    (6)とで構成することを特徴とするコネクタの接続確
    認装置。
JP10104241A 1998-04-15 1998-04-15 コネクタの接続確認装置 Pending JPH11296261A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10104241A JPH11296261A (ja) 1998-04-15 1998-04-15 コネクタの接続確認装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10104241A JPH11296261A (ja) 1998-04-15 1998-04-15 コネクタの接続確認装置

Publications (1)

Publication Number Publication Date
JPH11296261A true JPH11296261A (ja) 1999-10-29

Family

ID=14375471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10104241A Pending JPH11296261A (ja) 1998-04-15 1998-04-15 コネクタの接続確認装置

Country Status (1)

Country Link
JP (1) JPH11296261A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009171029A (ja) * 2008-01-11 2009-07-30 Nec Computertechno Ltd インターフェース・コネクタ接続状態判断装置及びその方法
JP2012122748A (ja) * 2010-12-06 2012-06-28 Nec Corp 情報処理装置及びその作動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009171029A (ja) * 2008-01-11 2009-07-30 Nec Computertechno Ltd インターフェース・コネクタ接続状態判断装置及びその方法
JP2012122748A (ja) * 2010-12-06 2012-06-28 Nec Corp 情報処理装置及びその作動方法

Similar Documents

Publication Publication Date Title
JPH11296261A (ja) コネクタの接続確認装置
JP2004206462A (ja) 入出力制御装置の拡張モジュール増設方法及び入出力制御装置
JP2010008178A (ja) コネクタ接続制御装置、コネクタ接続制御方法およびコネクタ接続制御プログラム
JP4615413B2 (ja) 活線挿抜可能な電子機器システム
JP2007299851A (ja) 回路基板
JP3348688B2 (ja) 不要警報抑圧回路
JPH08256191A (ja) データ処理装置
JP5061860B2 (ja) 実装回路及び半導体試験装置
JP5573638B2 (ja) 情報処理装置及びその作動方法
JP2802760B2 (ja) コネクタ抜け検出回路
JP2007047073A (ja) 試験装置
JP3110125B2 (ja) 活線挿抜制御方式
JP2003318576A (ja) 基板実装認識システム
JP2004045325A (ja) バーンインボードとバーンイン試験方法
JPH10177080A (ja) 回路基板構造
JP2006268823A (ja) 画像形成装置
KR950004201B1 (ko) 고장방지 시스템의 시스템 안전장치 및 그 방법
JPH10334995A (ja) コネクタ装置
JPH0926896A (ja) 電子機器及び電子機器の診断方法
JPH11338594A (ja) 接触不良検出回路
JPH10144088A (ja) 電気的に書き換え可能なromの書き込み方法
JP3090313B2 (ja) 電源盤出力制御方法
JP2006020465A (ja) 電源故障検出装置および電子回路
KR0120222Y1 (ko) 전자렌지의 콘넥터 결선 체크회로
JPH08202474A (ja) コネクタ接続検出回路