JP2007299851A - 回路基板 - Google Patents

Abstract

【課題】ビス締め忘れ箇所を瞬時に識別することができ、小型化を図ったビス締め検出回路を搭載した回路基板を提供しようとする。
【解決手段】ビス孔１１ａ〜１１ｅと、ビス孔の周辺に設けられているパターンランド１２ａ〜１２ｅと、ビスとの接触によりパターンランド１２ａ〜１２ｅと接続する金属端子部又はリフロー半田部１３ａ〜１３ｅと、どのビスが締められていないかを判断する表示モジュール部材１５と、から構成されている。各パターンランドは、グランドパターンライン（電位０Ｖ）に接続されている。一方、各金属端子部又はリフロー半田部は、各端子を介して各ＬＥＤモジュールの内部回路に接続されている。ビスが正常に締められていない状態では、ＬＥＤが点灯し、正常に締められていれば、ＬＥＤが消灯する。
【選択図】図１

Description

本発明は、電子機器内のシャーシ等に固定する際にビス等による絞め忘れ発生の検出を行う回路基板に関する。

液晶テレビ等の電子機器に組み込まれている回路基板は、電子機器の生産ラインの機器組み立て工程において、ビス止め部材等（以下、「ビス」と記す）により電子機器のシャーシ又は成型物に固定されるが、そのシャーシ等に固定される際に、ビスの締め忘れが発生する場合があり、ビス締め忘れのまま完成品として、出荷される恐れがある。

このため、従来、生産ラインの作業者がビス締め箇所を作業点検指示書に基づいて、目視によってビス締め忘れがあるかないかを確認している。

しかし、ビス締め箇所が非常に多いと、確認忘れが発生する恐れがある。

そこで、例えば、特許文献１には、ビス締め忘れを自動的に検出し、作業者に対して、報知する技術が開示されている。

以下に、上記特許文献１に開示されているビス締め忘れ検出回路の構成及びその動作について、概略説明する。

図５（ａ）は、プリント配線基板５０上に形成されているビス締め忘れ検出パターンの概観図であり、（ｂ）は、ビス締め忘れ検出回路の基本ブロック図である。

図５（ｂ）に示すビス締め忘れ検出回路５１は、プリント配線基板５０上に形成され、ビス締め忘れ検出パターン５２と、ビスを貫通させるビス孔５３と、ビス孔５３に対して、反対側に形成されているビス締め忘れ検出パターン５２に接続されているマイクロコンピュータの入力ポート端子５５と、この入力ポート端子を有し、ビス締め忘れの検出判定を行うマイクロコンピュータ５６と、一方の端を上記入力ポート端子５５側のビス締め忘れ検出パターン５２に接続され、他方の端を電源ラインに接続されたプルアップ抵抗５７とを備えて構成されている。

この場合、ビス締め忘れ検出パターン５２は、両端にビス孔５３の周囲を囲む接点部５２ａ及び５２ｂを有して構成されており、接点部５２ｂ側の他端は、プリント基板の０Ｖラインに接続されている。

以下に、上記のように構成されているビス締め忘れ検出回路５１の動作について、簡単に説明する。

プリント基板５０を組み立てる機器組み立て工程において、ビス孔５３を通じて、ビス５４をプリント基板５０の裏側に存在する筐体（図示していない）にビス止めする。

その後、ビス締め忘れ検査工程において、検査のため、プリント基板５０に電源が投入されると、図６（ａ）に示すように、ビス孔５３を通じてビス５４がビス止めされた状態では、ビス締め忘れ検出パターン５２においてビス孔５３で断線されていた部位がビス５４の導体部を通じて、プルアップ抵抗側のビス締め忘れ検出パターン５２と導通するようになるため、プルアップ抵抗側のビス締め忘れ検出パターン５２の電位が電源電圧（以下、「＋Ｖｃｃ」と略称する）から０Ｖに変化する。

一方、図６（ｂ）に示すように、ビス５４がビス止めされていない場合には、ビス締め忘れ検出パターン５２が断線状態のままとなるので、プルアップ抵抗側のビス締め忘れ検出パターン５２の電位は、＋Ｖｃｃのままである。

マイクロコンピュータ５６は、上記電位を入力ポート（デジタル入力ポート）端子から入力し、その電位が「Ｈ」であるか「Ｌ」であるかの判定処理を行う。

この判定処理により、電位が「Ｈ」と判定された場合、ビス締め忘れがあったと判定されて、例えば、ＬＥＤ等を点灯して、作業者にビス締め忘れがあることを報知することができる。

なお、ビス孔が複数個あった場合の実施例を図７に示す。

図７（ａ）は、１つの入力ポートで複数個のシリーズ状に並んだビス箇所のビス締め忘れ検出を行う回路を示す図であり、（ｂ）は、複数の入力ポートを設け、それぞれのポートで複数個のビス箇所のビス締め忘れ検出を行う回路構成を示す図である。

また、図７（ｂ）のビス締め忘れ検出回路を搭載した回路基板の実施例を図８に示す。

図８（ａ）は、複数の入力ポートによる複数個のビス箇所のビス締め忘れ検出回路を搭載した配線パターンを示す図であり、（ｂ）は、マイコンを搭載した回路基板と搭載しない回路基板の接続パターンを示す図である。

以上説明したように、ビス締め忘れを確実に検出し、ビス締め忘れのまま出荷されるのを未然に防止することができる。
特開平８−２３３２８６号公報

しかしながら、図７（ａ），（ｂ）に示すように、複数個のビス締め箇所があった場合、どの箇所のビス締め忘れがあったのかを報知する上で、図７（ａ）に示す場合の回路構成では、その箇所を特定することができず、作業者が瞬時にその箇所を識別することが困難である。また、すべてのビスがグランドに接続される場合にはこの構成をとることができない。次に、図７（ｂ）に示す構成では、ビス締め忘れの箇所が簡単に識別できたとしても、図８（ａ），（ｂ）に示すように、マイコンを搭載した基板に該当するビス数に相当する信号線を設ける必要があり、配線パターンの効率的な配置ができないという問題がある。

また、ビス締め箇所の数量分だけの情報を表示することに変わりなく、表示部を含む周辺回路全体の回路構成が小型化にならないとう問題点がある。

そこで、本発明は、上記問題点に鑑みて、提案されたもので、ビス締め忘れ箇所を瞬時に識別することができ、小型化を図ったビス締め検出回路を搭載した回路基板を提供しようとするものである。

上記課題を解決するために、本発明に係る回路基板は、以下の特徴を備えている。

本発明に係る回路基板は、１つ以上のビス孔と、該ビス孔の周囲に設けられグランド電位の配線パターンに接続されたパターンランドと、該パターンランドに近接する金属端子と、検知する電圧によって表示状態を変える表示部材と、を備える回路基板であって、前記金属端子と前記表示部材とは電気的に接続され、前記金属端子は、ビス止め部材が前記ビス孔に貫通した際、該ビス止め部材を介して前記パターンランドと電気的に接続し、前記表示部材は、前記ビス止め部材が前記ビス孔を貫通したか否かに応じて、前記表示状態を報知することを特徴とする。

また、本発明に係る回路基板は、前記ビス孔に応じた各前記表示部材の代わりに、該ビス孔の個数に応じた前記表示部材を１つのモジュールに纏めた表示モジュール部材を備え、前記表示モジュール部材は、前記ビス止め部材が前記ビス孔を貫通したか否かを報知するとともに、前記回路基板から着脱可能な機構を有するようにしたことを特徴とする。

また、本発明に係る回路基板において、１つ以上のビス孔と、該ビス孔の周囲に設けられグランド電位の配線パターンに接続されたパターンランドと、該パターンランドに近接する金属端子と、アナログ電圧を検出する電圧検出部と、制御部と、を備える回路基板であって、前記金属端子は抵抗を介して前記電圧検出部の一の入力端子に電気的に接続され、前記電圧検出部の一の入力端子はプルアップ抵抗を介して所定の電圧が印加され、前記金属端子は、ビス止め部材が前記ビス孔に貫通した際、該ビス止め部材を介して前記パターンランドと電気的に接続し、前記制御部は、前記電圧検出部により検出された電圧値により、どの前記ビス止め部材が前記ビス孔に貫通したかを検出することを特徴とする。

また、本発明に係る回路基板は、他の回路基板について前記ビス止め部材が前記ビス孔を貫通したか検出する際、前記他の回路基板の枚数に応じた分だけの分岐配線パターンと前記電圧検出部の一の入力端子とを電気的に接続することを特徴とする。

また、本発明に係る回路基板において、前記電圧検出部はＡＤ変換器であることを特徴とする。

また、本発明に係る回路基板において、前記金属端子はリフロー半田による端子であることを特徴とする。

本発明に係る回路基板によれば、ビス締め忘れ検出手段および表示部材がそれぞれのビス孔数分、独立に設けてあるため、どのビスが絞め忘れているかを瞬時に判断することができる。

また、本発明に係る回路基板によれば、表示部材を１つ纏め、回路基板から着脱可能なような構造とすることにより、点検工程の開始時に、この表示モジュールを回路基板に装填し、点検完了後に分離できるため、部品点数を大幅に減少させることができる。

また、本発明に係る回路基板によれば、電圧検出端子を一の端子のみで構成することができ、配線パターンの効率的配置が可能である。また、どのビスが絞め忘れているかを瞬時に判断することもできる。

また、本発明に係る回路基板によれば、制御部（マイコン）が搭載されている主基板によって、マイコンが搭載されていない基板を点検する場合、各基板に対して、主基板には１本の配線パターンを設ければよく、また、基板間の検知線も１本で済むため、配線の簡略化、小型化、コストダウンにも寄与する。

以下、本発明の実施形態について添付図面を参照して説明する。

図１以降の図面について、図中、同一の符号を付した部分は同一物を表わすものとする。

＜第１の実施形態の説明＞
図１は、本発明の第１の実施形態に係る回路基板の各構成要素の概略配置を示す図である。
図２は、本発明の第１の実施形態に係る回路基板のビス締め検出回路の表示モジュールの回路図である。

図１に示す回路基板１０は、ビス孔が５つある場合の回路基板であり、主として、ビス孔１１ａ〜１１ｅと、ビス孔の周辺に設けられているパターンランド１２ａ〜１２ｅと、ビスとの接触によりパターンランド１２ａ〜１２ｅと接続する金属端子部又はリフロー半田部１３ａ〜１３ｅと、どのビスが締められていないかを判断する表示モジュール部材１５と、から構成されている。

また、ビス孔の位置を明確にするために、ビス孔の番号を表示している印刷文字１４ａ〜１４ｅが回路基板に付されている。

ここで、ビスを締めた場合に、ビスとの接触によりパターンランド１２ａ〜１２ｅと金属端子部又はリフロー半田部１３ａ〜１３ｅとが電気的に接続する機構は、従来例図６（ａ），（ｂ）に示すものと基本的に同じであり、説明は省くものとする。

図２に示す表示モジュール部材１５は、１５ａ〜１５ｅに示す各独立の表示部材（以下、「ＬＥＤモジュール」と称す）から構成されており、ＬＥＤモジュール１５ａ〜１５ｅには、ＬＥＤを駆動するトランジスタ等と、金属端子部又はリフロー半田部１３ａ〜１３ｅからの信号を受ける端子１６ａ〜１６ｅとが設けられている。

ここで、ＬＥＤモジュール１５内の１つのＬＥＤモジュール１５ａの動作について簡単に説明しておく。

パターンランド１２ａは、回路基板１０に設けられているグランドパターンライン（電位０Ｖ）に接続されている。一方、図２に示すように、金属端子部又はリフロー半田部１３ａは、ビス締め忘れ検出パターン１７及び端子１６ａを介してＬＥＤモジュール１５ａの内部回路に接続されている。

上記のような構成において、ビス締め工程終了後の点検工程時にＬＥＤモジュール１５ａに電源（＋Ｖｃｃ）が入ると、ビスがビス孔１１ａに正常に締められていない状態では、パターンランド１２ａと金属端子部又はリフロー半田部１３ａとは、電気的に接続されていないため、端子１６ａはオープン状態となる。このため、ＬＥＤモジュール１５ａのＬＥＤ駆動トランジスタはアクティブ状態となり、ＬＥＤは発光し、点灯する。

一方、ビスがビス孔１１ａに正常に締められている場合には、端子１６ａは、ビスによりパターンランド１２ａと金属端子部又はリフロー半田部１３ａが電気的に接続されるため、グランドとショート状態となり、ＬＥＤ駆動トランジスタは、ノンアクティブ状態となり、ＬＥＤは点灯しない。

このように、ビスが正常に締められていない状態では、ＬＥＤが点灯し、正常に締められていれば、ＬＥＤが消灯する。従って、ＬＥＤが点灯している各ＬＥＤモジュール１５ａ〜１５ｅに付されているＬＥＤモジュール番号に相当するビスが正常に締められていないことが瞬時に判断することができる。

なお、各ＬＥＤモジュール１５ａ〜１５ｅをそれぞれビス孔１１ａ〜１１ｅの傍に個別に配置しても良いが、表示モジュール部材１５としてモジュール化した方が、上述したように、瞬時に、どのビスが正常に締められていないかを判断することが可能であり、また、点検工程終了後、この表示モジュール部材１５を着脱可能な機構にすることによって、回路基板１０上の部品点数の減少および消費電力を下げることが可能となる。

＜第２の実施形態の説明＞
図３は、制御部（以下、「マイコン」という）を使用したビス締め忘れ検出回路の構成を示す図である。
図３は、従来技術で説明した図７（ａ），（ｂ）と同様に、マイコンを使用したビス締め判定回路の構成例であり、ビス孔が回路基板に４つある場合を示している。

図３に示すように、本実施形態のビス締め忘れ検出回路３０は、どのビスが締められていないかの判定処理等を行うマイコン１９と、ビス締め忘れ検出パターンライン２１上で接続されているマイコン１９のＡＤ変換入力ポート端子２０と、プルアップ抵抗２２と、抵抗２３〜２６と、各金属端子又はリフロー半田部１３ａ〜１３ｅに接続する端子又はランド２７ａ〜２７ｄと、どのビスが締められていないかを表示する表示部１８と、を備えて構成されている。

次に、上記のように構成したビス締め検出回路３０の動作について説明する。

ビス締め工程終了後の点検工程時に、回路基板３０に電源が投入されると、例えば、端子２７ａと接続するビスが正常に締められてなく、他のビスが正常に締められているとすると、端子２７ａがオープン状態となるため、電源電圧Ｖｃｃを抵抗２４、２５、２６の並列抵抗値Ｒｔと、プルアップ抵抗２２の抵抗値Ｒとにより分圧された電圧、Ｒｔ／（Ｒｔ＋Ｒ）×Ｖｃｃが入力ポート端子２０に発生する。

マイコン１９は、この分電圧を入力して、端子２７ａに対応するビスが正常に締められていないと判定し、表示部１８に表示する。

この場合、抵抗２３、２４、２５及び２６の抵抗値を、例えば、単純に全て異なる値に設定すれば、どの組み合わせのビスが正常に締められていない場合であっても、異なった分電圧が発生するため、これらのビスを特定することが可能である。
また、機器が映像表示機器であった場合には、映像表示部に表示することができる。たとえば、ＣＲＴ、液晶ＴＶ，ＰＤＰにおいては、その表示部にＯＳＤ（オンスクリーンディスプレイ）等により、ビスの締め付けの有無を表示することもできる。

また、本実施形態では、従来例である図８（ａ）に示すように、「Ｈ／Ｌ」の論理値を入力するのではなく、多値のアナログ値を入力する構成となっているため、ＡＤ変換入力ポート（２０）１つで済むことができ、回路構成や配線パターン構成が極めて簡単となる。
本実施例では、マイコン１９内のＡＤ変換入力ポート端子として説明したが、単独のＡＤ変換器でも、もちろん良い。
さらに、ＡＤ変換器以外の電圧検出方法として、入力電圧が所定の電圧以上であるとき出力をＨＩＧＨレベル、所定の電圧以下の時ＬＯＷレベルとするコンパレータを使うこともできる。ビスが正常に締めた時の検出電圧値と、１本でも締め忘れた時の検出電圧値の中間電圧値をコンパレータのスレッショールド電圧値とすることによってビスが正常に締めた時にＬＯＷレベル、１本でも締め忘れた時ＨＩＧＨレベルとすることによりビス締め忘れを検出できる。

図４は、本実施形態に係る回路基板の配線パターンを示す図である。（ａ）は、一つの入力ポートによる複数個のビス箇所のビス締め忘れ検出回路を搭載した配線パターンを示す図であり、（ｂ）は、マイコンを搭載した回路基板と搭載しない回路基板の接続パターンを示す図である。

図４（ｂ）は、マイコン搭載した回路基板４１と、マイコンを搭載していない回路基板４２とを接続した例を示しており、基板間の配線数は１本で済む。

また、表示部１８も第１の実施形態と同様に、モジュール化し、基板に着脱可能な構成とすれば、部品数を少なくすることも可能である。なお、マイコン１９が通信ポートを有している場合には、表示データをこの通信ポートを介して送信し、外部装置で表示するようにすれば、さらに、部品点数を減少させることができる。

尚、本発明に係る回路基板は、上記した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。

本発明の第１の実施形態に係る回路基板の各構成要素の概略配置を示す図である。 本発明の第１の実施形態に係る回路基板のビス締め検出回路の表示モジュールの回路図である。 マイコンを使用したビス締め忘れ検出回路の構成を示す図である。 本実施形態に係る回路基板の配線パターンを示す図であり、（ａ）は、一つの入力ポートによる複数個のビス箇所のビス締め忘れ検出回路を搭載した配線パターンを示す図であり、（ｂ）は、マイコンを搭載した回路基板と搭載しない回路基板の接続パターンを示す図である。 （ａ）は、プリント配線基板５０上に形成されているビス締め忘れ検出パターンの概観図であり、（ｂ）は、ビス締め忘れ検出回路の基本ブロック図である。 （ａ）は、ビス孔５３を通じてビス５４がビス止めされた状態を示す回路図であり、（ｂ）は、ビス孔５３を通じてビス５４がビス止めされていない状態を示す回路図である。 （ａ）は、１つの入力ポートで複数個のシリーズ状に並んだビス箇所のビス締め忘れ検出を行う回路を示す図であり、（ｂ）は、複数の入力ポートを設け、それぞれのポートで複数個のビス箇所のビス締め忘れ検出を行う回路構成を示す図である。 （ａ）は、複数の入力ポートによる複数個のビス箇所のビス締め忘れ検出回路を搭載した配線パターンを示す図であり、（ｂ）は、マイコンを搭載した回路基板と搭載しない回路基板の接続パターンを示す図である。

符号の説明

１０ 回路基板
１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅ ビス孔
１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ パターンランド
１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ 金属端子部又はリフロー半田部
１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ 印刷文字
１５ 表示モジュール
１５ａ、１５ｂ、１５ｃ、１５ｄ、１５ｅ ＬＥＤモジュール
１６ａ、１６ｂ、１６ｃ、１６ｄ、１６ｅ 端子
１７ ビス締め忘れ検出パターン
１８ 表示部
１９ マイコン
２０ ＡＤ変換入力ポート端子
２１ ビス締め忘れ検出パターンライン
２２ プルアップ抵抗
２３、２４、２５、２６ 抵抗
２７ａ、２７ｂ、２７ｃ、２７ｄ 端子
３０ ビス締め忘れ検出回路
４０、４１、４２ 回路基板

Claims (6)

1. １つ以上のビス孔と、該ビス孔の周囲に設けられグランド電位の配線パターンに接続されたパターンランドと、該パターンランドに近接する金属端子と、検知する電圧によって表示状態を変える表示部材と、を備える回路基板であって、
   前記金属端子と前記表示部材とは電気的に接続され、
   前記金属端子は、ビス止め部材が前記ビス孔に貫通した際、該ビス止め部材を介して前記パターンランドと電気的に接続し、
   前記表示部材は、前記ビス止め部材が前記ビス孔を貫通したか否かに応じて、前記表示状態を報知することを特徴とする回路基板。
2. 前記ビス孔に応じた各前記表示部材の代わりに、該ビス孔の個数に応じた前記表示部材を１つのモジュールに纏めた表示モジュール部材を備え、
   前記表示モジュール部材は、前記ビス止め部材が前記ビス孔を貫通したか否かを報知するとともに、前記回路基板から着脱可能な機構を有するようにしたことを特徴とする請求項１に記載の回路基板。
3. １つ以上のビス孔と、該ビス孔の周囲に設けられグランド電位の配線パターンに接続されたパターンランドと、該パターンランドに近接する金属端子と、アナログ電圧を検出する電圧検出部と、制御部と、を備える回路基板であって、
   前記金属端子は抵抗を介して前記電圧検出部の一の入力端子に電気的に接続され、
   前記電圧検出部の一の入力端子はプルアップ抵抗を介して所定の電圧が印加され、
   前記金属端子は、ビス止め部材が前記ビス孔に貫通した際、該ビス止め部材を介して前記パターンランドと電気的に接続し、
   前記制御部は、前記電圧検出部により検出された電圧値により、どの前記ビス止め部材が前記ビス孔に貫通したかを検出することを特徴とする回路基板。
4. 他の回路基板について前記ビス止め部材が前記ビス孔を貫通したか検出する際、前記他の回路基板の枚数に応じた分だけの分岐配線パターンと前記電圧検出部の一の入力端子とを電気的に接続することを特徴とする請求項３に記載の回路基板。
5. 前記電圧検出部はＡＤ変換器であることを特徴とする請求項４に記載の回路基板。
6. 前記金属端子は、リフロー半田による端子であることを特徴とする請求項１乃至５のいずれかに記載の回路基板。

Images