JP5158042B2

JP5158042B2 - マルチ基板ユニット及びリセット方法

Info

Publication number: JP5158042B2
Application number: JP2009200593A
Authority: JP
Inventors: 善尚池田; 浩之松尾
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2009-08-31
Filing date: 2009-08-31
Publication date: 2013-03-06
Anticipated expiration: 2029-08-31
Also published as: JP2011053811A

Description

本発明は、複数の回路基板で構成されたマルチ基板ユニット及びリセット方法に関する。

一般的に伝送機器、交換機、中継器、ルーター等のネットワーク装置に用いられる電気回路ユニット（以下「ユニット」と呼ぶ）は、各ユニットをネットワーク装置の所定の装着位置（スロット）に差し込んで実装することでユニットに電源が供給され、ユニットに搭載されているリセット回路からユニット内の各電気部品にリセット信号が供給されて立ち上がるような仕組みになっている。

これは、ネットワーク装置のＢＷＢ（ＢａｃｋＷｉｒｅｄＢｏａｒｄ）から電源が供給され、ユニットの回路基板のコネクタ端子と、ＢＷＢのコネクタ端子が接触することで回路基板に電源が供給される。

また、回路基板はネットワーク装置への実装／未実装を検知するためのリムーバル信号を持っており、リムーバル信号の解除即ち実装を契機にリセット信号を生成するのが一般的である。リムーバル信号とは、回路基板のコネクタ端子とＢＷＢのコネクタ端子が接触したことを認識する信号であり、通常、リムーバル信号用のコネクタ端子のピン（ＲＭＶピン）は全てのコネクタ端子のピンの中で最も短い。このため、ユニットをネットワーク装置に実装した際は、ＲＭＶピンは最後にＢＷＢコネクタ端子のピンと接触してリムーバル信号が解除する。つまり、このピンが接触できた時は、他のピンは全て通電状態になっている。逆に、ユニットをネットワーク装置から抜き取る時は、最初にＢＷＢのコネクタ端子のピンから離れる。

したがって、このリムーバル信号を監監することで、ユニットがネットワーク装置に実装されたかどうかを認識することができ、リムーバル信号が解除した時は全ての信号は通電可能状態であるため、リムーバル信号の解除を契機にリセット信号を生成し、回路基板に搭載した電気部品をリセットすることができる。

図１は従来の１枚構成の基板ユニットの一例の回路構成図を示す。ユニット１をネットワーク装置に実装した際には、ＲＭＶピンよりも長い−４８Ｖの一次側電源の電源端子２がＢＷＢ側のコネクタ端子に接触して電源が供給される。ユニット側のオンボード電源（ＯＢＰ）３は、−４８Ｖ電源から所要（例えば＋３．３Ｖや＋２．５Ｖ等）の電源電圧Ｖｄｄを生成する。リムーバル信号用のコネクタ端子であるＲＭＶ端子４は電圧Ｖｄｄにプルアップされており、短いＲＭＶ端子４が後からＢＷＢのコネクタ端子と接触することでグランドレベルになる。このように、リムーバル信号が電圧Ｖｄｄからグランドレベルに変化することがリセット信号の生成契機となる。

リセットＩＣ５は、リセット信号を生成するための汎用チップであり、監視信号であるリムーバル信号の変化を契機に所定時間後（例えば２００ｍｓｅｃ程度）にリセットを解除するリセットパルスを生成する。

ところで、多機能かつ高密度のユニットは、回路基板を２枚構成にしているものがある。この理由は、限られた回路基板上に全ての部品が搭載できなかったために２枚構成にする、また、ＢＷＢからの配線を２スロット分使用する等、ネットワーク装置によって理由はさまざまである。

このような回路基板が２枚、或いは、それ以上の複数枚で構成されるユニット（以降、「マルチ基板ユニット」と呼ぶ）で、回路基板毎にそれぞれ電源とリムーバル信号が供給される場合は、それぞれにリセット信号の生成回路が必要である。

図２は、マルチ基板ユニットの斜視図を示す。メイン基板１１とサブ基板１２の２枚の回路基板をフロントパネル１３で固定し、１つのユニット１４を実現している。図３は、図２のマルチ基板構成のユニットのフロントパネルを取り除いた斜視図を示す。メイン基板１１とサブ基板１２はお互いに信号を受け渡しするため、接続ケーブル１５で接続している。

図４はネットワーク装置にユニットを実装する様子を示す。１枚基板構成のユニット１６はそのままネットワーク装置のシェルフ１７に設けられたカードスロット１８ａに装着され、シェルフ背面のＢＷＢのコネクタに装着される。２枚基板構成のユニット１４はユニット１６の２倍の幅があるため、ネットワーク装置の２枚分のカードスロット１８ｂ，１８ｃに装着され、それぞれ個々の回路基板１１，１２へシェルフ背面のＢＷＢのコネクタから電源とリムーバル信号が供給される。

図５は、従来のマルチ基板ユニットの回路構成図を示す。メイン基板１１とサブ基板１２それぞれに電源端子２とＲＭＶ端子４があり、また、メイン基板１１とサブ基板１２それぞれにリセット生成回路５が設けられている。メイン基板１１の電気部品１１Ａとサブ基板１２の電気部品１２Ｂは、相互に信号を受け渡すため、接続ケーブル１５で接続されている。

なお、活線挿入用コネクタの給電線の接触子を長ピンと短ピンとに分け、配線板にパワーオンリセット回路を設けることは従来から知られている（例えば特許文献１参照）。

また、ＣＰＵが搭載されている第１プリント板のパワーオンクリア情報をＲＡＭ等の搭載された第２プリント板に伝えると共に、これを第２プリント板で折り返して折り返し情報として第１プリント板に戻し、この折り返し情報と第２プリント板のパワーオンクリア情報と自分のパワーオンクリア情報が全部揃ったときにＣＰＵで初期化動作を開始する技術が提案されている（例えば特許文献２参照）。

特開平３−１７１２１４号公報特開平６−５１８６９号公報

図５に示すような２枚基板構成、又は、それ以上のマルチ基板構成のマルチ基板ユニットで、回路基板毎に電源端子とＲＭＶ端子があり、それぞれにリセット生成回路を搭載する場合、ユニットをネットワーク装置に実装した時に、それぞれのＲＭＶ端子がＢＷＢコネクタに接触するタイミングは、完全に同時ではなく僅かにタイミングのずれが生じる。マルチ基板ユニットの装着をゆっくり行ったり、斜めにして装着したりすると、このタイミングのずれは顕著になる場合がある。

このＲＭＶ端子の接触タイミングのずれによって、リムーバル信号の解除タイミングにずれが生じ、メイン基板１１とサブ基板１２それぞれのリセット回路５で生成されるリセット信号の解除タイミングもずれることになる。

図６はマルチ基板ユニットにおける信号タイミングチャートを示す。図６において、マルチ基板ユニット１４がネットワーク装置に実装されると、メイン基板１１とサブ基板１２の電源端子２がそれぞれ個別に通電するため、−４８Ｖ電源の通電タイミングが時間Ｔ１だけ異なる。それぞれの電源端子２が通電するとＯＢＰ３からＶｄｄ電源（＋３．３Ｖや＋２．５Ｖ等）が供給され、ＲＭＶ端子４がＶｄｄレベルになる。その後、ＲＭＶ端子４がＢＷＢのコネクタ端子と通電してグランドレベルに低下するが、メイン基板１１とサブ基板１２で通電するタイミングが異なるため、リムーバル信号がグランドレベルになるタイミングも時間Ｔ２だけずれる。

リセット信号はリムーバル信号がグランドレベルに落ちるのを契機にリセット解除時間経過後に解除するため、リムーバル信号のずれがそのままリセット解除のずれ（時間Ｔ３）となってしまう。

リセット信号の解除タイミングがずれると、お互いの回路基板１１，１２間で受け渡ししている信号に影響を及ぼす。例えば、図５の構成の場合、メイン基板でリセット信号が解除されて、メイン基板搭載の電機部品１１Ａからサブ基板搭載の電気部品１２Ｂに信号を送っても、サブ基板がまだリセット中であれば、電気部品１２Ｂは信号を受け取ることができない。電気部品１１Ａが電気部品１２Ｂの起動に必要な重要な信号を送っていたりすると、この時点でユニットが正常起動できなくなるという問題があった。

ところで、特許文献２でも行っているように、図５において、メイン基板１１のリセット生成回路５で生成したリセット信号をサブ基板１２に供給し、サブ基板１２のリセット生成回路５で生成したリセット信号をメイン基板１１に供給する。そして、メイン基板１１は自基板で生成したリセット信号とサブ基板１２から受信したリセット信号（受信端をプルアップ）との論理積をとって電気部品１１Ａに供給し、サブ基板１２は自基板で生成したリセット信号とメイン基板１１から受信したリセット信号（受信端をプルアップ）との論理積をとって電気部品１２Ｂに供給した場合を考える。

この場合、メイン基板１１とサブ基板１２を接続する接続ケーブル１５内でリセット信号の接続が外れたりすると、それぞれのリセット信号の解除がずれてしまうという問題がある。また、メイン基板１１とサブ基板１２の片方がしっかりと実装されていなくて、片方の回路基板だけがＢＷＢコネクタと通電できずに−４８Ｖ電源が供給されなかったりすると、ＯＢＰからＶｄｄ電源が供給されなくなり、相手側へ渡しているリセット信号はオープン状態となってしまう（受け取った側はプルアップによりハイレベルになる）。そうすると、正常に実装された回路基板だけがリセット信号を解除し、Ｖｄｄが供給されなかった回路基板は立ち上がることができないという問題があった。

開示のマルチ基板ユニットは、複数の回路基板のリセット信号を同時に解除することを目的とする。

開示の一実施形態によるマルチ基板ユニットは、相互に接続ケーブルで接続された複数の回路基板でユニットが構成され、前記複数の回路基板をワイヤードボードに装着されて前記ワイヤードボードから電源を供給されるマルチ基板ユニットにおいて、
前記複数の回路基板それぞれはリセット信号生成手段を有し、
前記複数の回路基板それぞれの前記ワイヤードボードへの実装を検知して解除するリムーバル信号を前記接続ケーブルにより相互に供給し合い、
各回路基板のリセット信号生成手段は、他の回路基板のリムーバル信号の解除を契機として所定時間後にリセットを解除するリセット信号を生成する。
付した信号を送信する段階とを含む。

本実施形態によれば、複数の回路基板のリセット信号を同時に解除することができる。

従来の基板ユニットの一例の構成図である。マルチ基板ユニットの斜視図である。マルチ基板ユニットのフロントパネルを取り除いた斜視図である。ネットワーク装置にユニットを実装する様子を示す図である。従来のマルチ基板ユニットの回路構成図である。マルチ基板ユニットにおける信号タイミングチャートである。マルチ基板ユニットの第１実施形態の構成図である。マルチ基板ユニットの第２実施形態の構成図である。マルチ基板ユニットの第２実施形態の変形例の構成図である。マルチ基板ユニットの第２実施形態の別の変形例の構成図である。

以下、図面に基づいて実施形態を説明する。

＜第１実施形態＞
図７は、２枚基板構成のマルチ基板ユニットの第１実施形態の構成図を示す。図７において、メイン基板２０とサブ基板３０は接続ケーブル４０で相互に接続されて２枚基板構成のユニットを構成している。

メイン基板２０において、ＲＭＶピンよりも長い−４８Ｖの一次側電源の電源端子２１ａ及びグランド端子２１ｂはノイズフィルタ回路２２を介してオンボード電源（ＯＢＰ）２３に接続されている。端子２１ａ，２２ｂがＢＷＢ側のコネクタ端子に接触されて電源を供給されると、ＯＢＰ２３は−４８Ｖ電源から例えば＋３．３Ｖ，＋２．５Ｖ等の電源電圧Ｖｄｄを生成する。

リムーバル信号用のＲＭＶ端子２１ｃは抵抗Ｒ２１を介して電圧Ｖｄｄにプルアップ（設定）されており、短いＲＭＶ端子２１ｃが端子２１ａ，２２ｂの後からＢＷＢのコネクタ端子（グランドレベル）と接触することでグランドレベルになる。リムーバル信号はインバータ２４で反転されてアンド回路２５の一方の端子に供給されると共に、接続ケーブル４０を通してサブ基板３０のアンド回路３５の他方の端子に供給される。また、アンド回路２５の他方の端子は抵抗Ｒ２２を介してプルダウン（設定）されており、サブ基板３０のインバータ３４から反転されたリムーバル信号が供給される。

リセットＩＣ２６は、リセット信号を生成するための汎用チップであり、監視信号であるアンド回路２５の出力信号がローレベルからハイレベルに変化したことを契機に所定時間後（例えば２００ｍｓｅｃ程度）にリセットを解除してハイレベルとなるリセットパルスを生成する。リセットＩＣ２６の出力端子は抵抗Ｒ２３を介して電圧Ｖｄｄにプルアップされており、上記リセットパルスは電機部品２７及びメイン基板２０のその他の電機部品に供給される。

サブ基板３０において、ＲＭＶピンよりも長い−４８Ｖの一次側電源の電源端子３１ａ及びグランド端子３１ｂはノイズフィルタ回路３２を介してオンボード電源（ＯＢＰ）３３に接続されている。端子３１ａ，３２ｂがＢＷＢ側のコネクタ端子に接触されて電源を供給されると、ＯＢＰ３３は−４８Ｖ電源から例えば＋３．３Ｖ，＋２．５Ｖ等の電源電圧Ｖｄｄを生成する。

リムーバル信号用のＲＭＶ端子３１ｃは抵抗Ｒ３１を介して電圧Ｖｄｄにプルアップされており、短いＲＭＶ端子３１ｃが端子３１ａ，３２ｂの後からＢＷＢのコネクタ端子（グランドレベル）と接触することでグランドレベルになる。リムーバル信号はインバータ３４で反転されてアンド回路３５の一方の端子に供給されると共に、接続ケーブル４０を通してメイン基板２０のアンド回路２５の他方の端子に供給される。また、アンド回路３５の他方の端子は抵抗Ｒ３２を介してプルダウンされており、メイン基板２０のインバータ２４から反転されたリムーバル信号が供給される。

リセットＩＣ３６は、リセット信号を生成するための汎用チップであり、監視信号であるアンド回路３５の出力信号がローレベルからハイレベルに変化したことを契機に所定の時間（例えば２００ｍｓｅｃ程度）ローレベルとなるリセットパルスを生成する。リセットＩＣ３６の出力端子は抵抗Ｒ３３を介して電圧Ｖｄｄにプルアップされており、上記リセットパルスは電機部品３７及びサブ基板３０のその他の電機部品に供給される。

この実施形態では、メイン基板２０とサブ基板３０の片方（例えばサブ基板３０とする）が正常に装着されず（ＢＷＢのコネクタ端子と接続できず）−４８Ｖ電源が供給されなかった場合には、ＯＢＰ３３からＶｄｄ電源が供給されなくなり、相手側つまりメイン基板２０に渡している反転したリムーバル信号はローレベルとなる。このため、受け取る側のメイン基板２０ではアンド回路２５からリセットＩＣ２６に供給されるリムーバル信号はローレベルのままでリムーバルが解除されないため、リセット信号はローレベルを維持してリセットが解除されずに、メイン基板２０とサブ基板３０は共に起動されず、異常であることを認識することができる。

また、接続ケーブル４０に不具合が生じて、反転したリムーバル信号がメイン基板２０とサブ基板３０間で相互に供給できない場合にも、受け取る側ではアンド回路２５（又は３５）からリセットＩＣ２６（又は３６）に供給されるリムーバル信号はローレベルのままでリムーバルが解除されないため、リセット信号はローレベルを維持してリセットが解除されずに、メイン基板２０とサブ基板３０は共に起動されず、異常であることを認識することができる。

＜第２実施形態＞
図８は、２枚基板構成のマルチ基板ユニットの第２実施形態の構成図を示す。図８において、メイン基板２０とサブ基板３０は接続ケーブル４０で相互に接続されて２枚基板構成のユニットを構成している。

メイン基板２０において、ＲＭＶピンよりも長い−４８Ｖの一次側電源の電源端子２１ａ及びグランド端子２１ｂはノイズフィルタ回路２２を介してＯＢＰ２３に接続されている。端子２１ａ，２２ｂがＢＷＢ側のコネクタ端子に接触されて電源を供給されると、ＯＢＰ２３は−４８Ｖ電源から例えば＋３．３Ｖ，＋２．５Ｖ等の電源電圧Ｖｄｄを生成する。

リムーバル信号用のＲＭＶ端子２１ｃは抵抗Ｒ２１を介して電圧Ｖｄｄにプルアップされており、短いＲＭＶ端子２１ｃが端子２１ａ，２２ｂの後からＢＷＢのコネクタ端子（グランドレベル）と接触することでグランドレベルになる。リムーバル信号はインバータ２４で反転されてアンド回路２５の一方の端子に供給されると共に、接続ケーブル４０を通してサブ基板３０のアンド回路３５の他方の端子に供給される。また、アンド回路２５の他方の端子は抵抗Ｒ２２を介してプルダウンされておりサブ基板３０のインバータ３４から反転されたリムーバル信号が供給される。

リセットＩＣ２６は、リセット信号を生成するための汎用チップであり、監視信号であるアンド回路２５の出力信号がローレベルからハイレベルに変化したことを契機に所定時間後（例えば２００ｍｓｅｃ程度）にリセットを解除してハイレベルとなるリセットパルスを生成する。リセットＩＣ２６の出力端子は抵抗Ｒ２３を介して電圧Ｖｄｄにプルアップされており、上記リセットパルスはアンド回路２８の一方の端子に供給されると共に、接続ケーブル４０を通してサブ基板３０のアンド回路３８の他方の端子に供給される。

また、アンド回路２８の他方の端子は抵抗Ｒ２４を介してプルアップされており、サブ基板３０のリセットＩＣ３６からリセット信号が供給される。アンド回路２８が出力するリセット信号は電機部品２７及びメイン基板２０のその他の電機部品に供給される。

サブ基板３０において、ＲＭＶピンよりも長い−４８Ｖの一次側電源の電源端子３１ａ及びグランド端子３１ｂはノイズフィルタ回路３２を介してオンボード電源３３に接続されている。端子３１ａ，３２ｂがＢＷＢ側のコネクタ端子に接触されて電源を供給されると、ＯＢＰ３３は−４８Ｖ電源から例えば＋３．３Ｖ，＋２．５Ｖ等の電源電圧Ｖｄｄを生成する。

リセットＩＣ３６は、リセット信号を生成するための汎用チップであり、監視信号であるアンド回路３５の出力信号がローレベルからハイレベルに変化したことを契機に所定の時間（例えば２００ｍｓｅｃ程度）ローレベルとなるリセットパルスを生成する。リセットＩＣ３６の出力端子は抵抗Ｒ３３を介して電圧Ｖｄｄにプルアップされており、上記リセットパルスはアンド回路３８の一方の端子に供給されると共に、接続ケーブル４０を通してメイン基板２０のアンド回路２８の他方の端子に供給される。

また、アンド回路３８の他方の端子は抵抗Ｒ３４を介してプルアップされており、メイン基板２０のリセットＩＣ２６からリセット信号が供給される。アンド回路３８が出力するリセット信号は電機部品３７及びサブ基板３０のその他の電機部品に供給される。

この実施形態では、第１実施形態と同様に、メイン基板２０とサブ基板３０の片方（例えばサブ基板３０とする）が正常に装着されず−４８Ｖ電源が供給されなかった場合には、ＯＢＰ３３からＶｄｄ電源が供給されなくなり、相手側つまりメイン基板２０に渡している反転したリムーバル信号はローレベルとなる。このため、リセット信号はローレベルを維持してリセットが解除されずに、メイン基板２０とサブ基板３０は共に起動されず、異常であることを認識することができる。また、接続ケーブル４０に不具合が生じて、反転したリムーバル信号がメイン基板２０とサブ基板３０間で相互に供給できない場合にも、リセット信号はローレベルを維持してリセットが解除されずに、メイン基板２０とサブ基板３０は共に起動されず、異常であることを認識することができる。

更に、リセットＩＣ２６，３６のいずれか一方のリセット解除時間が長くなる等の障害が発生した場合であっても、メイン基板２０とサブ基板３０のリセット信号の解除タイミングを同時とすることができる。また、リセットＩＣ２６，３６のいずれか一方のリセット信号が解除しなかった場合は、メイン基板２０とサブ基板３０は共に起動されないため異常であることを認識することができる。

＜第２実施形態の変形例＞
図９は、２枚基板構成のマルチ基板ユニットの第２実施形態の変形例の構成図を示す。図９において、図８と同一部分には同一符号を付す。リセットＩＣ２６，３６としては、一般的にオープン・ドレイン出力のものが多い。リセットＩＣ２６，３６がオープン・ドレイン出力の場合は、リセットＩＣ２６の出力端子とリセットＩＣ３６の出力端子とを接続ケーブル４０を介してワイヤード・オア接続することで図８と同様の動作を行うことができる。この変形例では、アンド回路２８，３８と抵抗Ｒ２４，Ｒ３４が不要となる。

図１０は、２枚基板構成のマルチ基板ユニットの第２実施形態の別の変形例の構成図を示す。図１０において、図８と同一部分には同一符号を付す。リセットＩＣ２６，３６には、複数のリムーバル信号の監視が可能なように、リムーバル信号の入力ポートを複数有し、複数の入力ポートから供給されるリムーバル信号が全てハイレベルに変化したことを契機として所定の時間ローレベルとなるリセットパルスを生成するものがある。この場合、インバータ２４の出力をリセットＩＣ２６の第１入力端子に供給すると共に、接続ケーブル４０を介してリセットＩＣ３６の第２入力端子に供給する。また、インバータ３４の出力をリセットＩＣ３６の第１入力端子に供給すると共にリセットＩＣ２６の第２入力端子に供給する。そして、リセットＩＣ２６，３６それぞれの第２入力端子を抵抗Ｒ２２，Ｒ３２を介してプルダウンすることにより、図８と同様の動作を行うことができる。この変形例では、更に、アンド回路２５，３５が不要となる。

このように、マルチ基板ユニットにおいて、それぞれの回路基板のリセット解除タイミングを同時にすることで、ネットワーク装置に実装した際の立ち上げ異常をなくすことができる。また、それぞれの回路基板を繋ぐケーブルの抜けや接続異常があってもリセットＩＣの働きにより、起動時に異常を認識することができる。

また、マルチ基板ユニットにおいて、いずれかの回路基板がネットワーク装置に未実装であった場合でも、１つのユニットとして未実装状態を認識することができる。また、回路基板を接続する接続ケーブルが外れた場合、ユニット未実装と同等の動作をすることができる。更に、マルチ基板ユニットのいずれかのプリント基盤のＯＢＰやリセットＩＣの故障があった場合、正常な回路基板だけで立ち上がるのを防ぎ、異常な状態をなくすことができる。これにより、マルチ基板ユニットであっても、１枚基板構成のユニットと同等の動作をすることができる。

なお、上記実施形態では２枚基板構成のマルチ基板ユニットを例にとって説明しているが、３枚以上の回路基板で構成されるマルチ基板ユニットであっても良く、上記実施形態に限定されるものではない。
（付記１）
相互に接続ケーブルで接続された複数の回路基板で構成され、前記複数の回路基板をワイヤードボードに装着されて前記ワイヤードボードから電源を供給されるマルチ基板ユニットにおいて、
前記複数の回路基板それぞれはリセット信号生成手段を有し、
前記複数の回路基板それぞれの前記ワイヤードボードへの実装を検知して解除するリムーバル信号を前記接続ケーブルにより相互に供給し合い、
各回路基板のリセット信号生成手段は、前記複数の回路基板のリムーバル信号の解除を契機として所定時間後にリセットを解除するリセット信号を生成する
ことを特徴とするマルチ基板ユニット。
（付記２）
付記１記載のマルチ基板ユニットにおいて、
前記複数の回路基板それぞれのリセット信号生成手段で生成したリセット信号を前記接続ケーブルにより相互に供給し合い、
前記複数の回路基板のリセット信号の解除により自回路基板の電気部品に供給するリセット信号を解除するリセット信号合成手段を
有することを特徴とするマルチ基板ユニット。
（付記３）
付記１又は２記載のマルチ基板ユニットにおいて、
前記リセット信号生成手段は、他の回路基板から供給される前記リムーバル信号の受信端を、前記リセット信号の生成契機となるリムーバル信号の極性とは逆の極性に設定することを特徴とするマルチ基板ユニット。
（付記４）
相互に接続ケーブルで接続された複数の回路基板で構成され、前記複数の回路基板をワイヤードボードに装着されて前記ワイヤードボードから電源を供給されるマルチ基板ユニットのリセット方法において、
前記複数の回路基板それぞれの前記ワイヤードボードへの実装を検知して解除するリムーバル信号を前記接続ケーブルにより相互に供給し合い、
各回路基板は、前記複数の回路基板のリムーバル信号の解除を契機として所定時間後にリセットを解除するリセット信号を生成する、
ことを特徴とするリセット方法。
（付記５）
付記４記載のリセット方法において、
前記複数の回路基板それぞれのリセット信号生成手段で生成したリセット信号を前記接続ケーブルにより相互に供給し合い、
前記複数の回路基板のリセット信号の解除により自回路基板の電気部品に供給するリセット信号を解除する
ことを特徴とするリセット方法。
（付記６）
付記３記載のマルチ基板ユニットにおいて、
前記リセット信号生成手段は、オープン・ドレイン出力であり、
前記リセット信号合成手段は、他の回路基板から供給される前記リセット信号と、前記自回路基板の電気部品に供給するリセット信号とのワイヤード・オア接続であることを特徴とするマルチ基板ユニット。
（付記７）
付記６記載のマルチ基板ユニットにおいて、
前記リセット信号生成手段は、リムーバル信号の入力ポートを複数有し、前記複数の入力ポートから供給されるリムーバル信号の解除を契機として前記リセット信号を生成することを特徴とするマルチ基板ユニット。

２０メイン基板
２２，３２ノイズフィルタ回路
２３，３３オンボード電源
２４，３４インバータ
２５，３５アンド回路
２６，３６リセットＩＣ
２７，３７電機部品
３０サブ基板
４０接続ケーブル

Claims

相互に接続ケーブルで接続された複数の回路基板でユニットが構成され、前記複数の回路基板をワイヤードボードに装着されて前記ワイヤードボードから電源を供給されるマルチ基板ユニットにおいて、
前記複数の回路基板それぞれはリセット信号生成手段を有し、
前記複数の回路基板それぞれの前記ワイヤードボードへの実装を検知して解除するリムーバル信号を前記接続ケーブルにより相互に供給し合い、
各回路基板のリセット信号生成手段は、他の回路基板のリムーバル信号の解除を契機として所定時間後にリセットを解除するリセット信号を生成する
ことを特徴とするマルチ基板ユニット。
請求項１記載のマルチ基板ユニットにおいて、
前記複数の回路基板それぞれのリセット信号生成手段で生成したリセット信号を前記接続ケーブルにより相互に供給し合い、
前記複数の回路基板のリセット信号の解除により自回路基板の電気部品に供給するリセット信号を解除するリセット信号合成手段を
有することを特徴とするマルチ基板ユニット。
請求項１又は２記載のマルチ基板ユニットにおいて、
前記リセット信号生成手段は、他の回路基板から供給される前記リムーバル信号の受信端を、前記リセット信号の生成契機となるリムーバル信号の極性とは逆の極性に設定することを特徴とするマルチ基板ユニット。
相互に接続ケーブルで接続された複数の回路基板でユニットが構成され、前記複数の回路基板をワイヤードボードに装着されて前記ワイヤードボードから電源を供給されるマルチ基板ユニットのリセット方法において、
前記複数の回路基板それぞれの前記ワイヤードボードへの実装を検知して解除するリムーバル信号を前記接続ケーブルにより相互に供給し合い、
各回路基板は、他の回路基板のリムーバル信号の解除を契機として所定時間後にリセットを解除するリセット信号を生成する、
ことを特徴とするリセット方法。
請求項４記載のリセット方法において、
前記複数の回路基板それぞれのリセット信号生成手段で生成したリセット信号を前記接続ケーブルにより相互に供給し合い、
前記複数の回路基板のリセット信号の解除により自回路基板の電気部品に供給するリセット信号を解除する
ことを特徴とするリセット方法。